JP2002084189A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JP2002084189A JP2002084189A JP2001079616A JP2001079616A JP2002084189A JP 2002084189 A JP2002084189 A JP 2002084189A JP 2001079616 A JP2001079616 A JP 2001079616A JP 2001079616 A JP2001079616 A JP 2001079616A JP 2002084189 A JP2002084189 A JP 2002084189A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- phase
- circuit
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
も、ロックレンジを拡大することができ、ロック状態を
安定に保つことができる位相同期回路を提供することを
目的とするものである。 【解決手段】 位相比較器と、ループフィルタと、電圧
制御発振器とが縦列接続されている信号経路を有し、上
記位相比較器は、入力信号と上記電圧制御発振器の出力
信号との位相を比較し、この比較結果を出力する比較器
であり、上記ループフィルタは、上記位相比較器の出力
信号を入力して直流電圧を出力するフィルタであり、上
記電圧制御発振器は、上記ループフィルタの直流出力電
圧に応じて、出力発振周波数を制御する発振器である位
相同期回路において、上記位相比較器の出力電圧の平均
電圧が、所定の基準電圧に一致させる信号を、上記信号
経路の電圧に加算する回路である。
Description
通信装置に用いられる位相同期回路に係り、特にロック
レンジが狭くロックはずれが問題となりやすいクロック
データ再生(CDR)回路、位相周波数比較器が使用で
きない超高周波帯(概ね5GHz以上)の位相同期回路
において各部品の経年変化、温度変化、電源電圧変動等
が発生してもロックが確実に継続される位相同期回路に
関する。
1の構成を示す図である。
較器1iと、ループフィルタ2iと、電圧制御発振器3
iと、信号入力端子7iと、信号出力端子9iとを有す
る。位相比較器1iは、EXOR回路で構成されてい
る。
の動作を示すタイムチャートである。
波形であり、図15(2)は、電圧制御発振器3i出力
の波形であり、図15(3)は、位相比較器1i出力の
波形であり、図15(4)は、ループフィルタ2i出力
の波形である。
(VIN)のパルスと、図15(2)に示す電圧制御発振
器3i出力のパルスは、デューティ比が50%である場
合である。
(VIN)のパルスの前縁のタイミングと、図15(2)
に示す電圧制御発振器3iの出力パルスの前縁のタイミ
ングとによって、図15(3)に示すように、位相比較
器1iのデューティ比が決定される。
のデューティ比に応じて、図15(4)に示すループフ
ィルタ2iの出力レベルが決定され、ループフィルタ2
iの出力レベルに応じて、電圧制御発振器3iの発振周
波数が決定される。
路PS111では、図15(1)に示す入力信号7i
(VIN)のパルスと、図15(2)に示す電圧制御発振
器3iの出力パルスとの位相差が、電圧制御発振器3i
の発振周波数を決定している。
る場合、図5(1)に示す入力信号7i(VIN)の周波数
(またはビットレート)と、電圧制御発振器3iの出力
周波数とが一致するように、上記位相差が決定される。
である場合が記載され、また、図15(2)には、上記
位相差が90°である場合が記載されている。
と出力周波数との比)が正である場合、図15(II)
に示す場合を基準にすると、同図(I)に示す場合は、
入力信号7i(VIN)の周波数(またはビットレート)
が高い場合に属する。
(またはビットレート)を変化させた場合におけるルー
プフィルタ2iの出力電圧の変化を示す図である。
の下端とロックレンジの上端との間)では、位相同期回
路PS111は、ロック状態にある。
ットレート)が変化すると、上記位相差が変化し、位相
比較器1iの出力信号のデューティ比が変化し、ループ
フィルタ2iの出力電圧が変化する。
上限(100%)とが存在する。すなわち、位相比較器
1i出力のデューティ比の限界が、ロックレンジの上
端、下端である。
ステムに適用しようとする場合、周波数シンセサイザで
は位相雑音特性等の仕様、CDRではジッタ耐力特性等
の仕様を満足させるように位相同期回路のパラメータ
(ループフィルタの帯域、利得等)を決定する必要があ
り、その結果ロックレンジを十分に広く得ることができ
ないという問題がある。
御発振器(VCO)の経年変化、温度変化、電源電圧変
動等環境変化による発振周波数のドリフトが発生した場
合に、ロックを維持することができないという問題が発
生することに加え、出荷時に電圧制御発振器の発振周波
数を正確に調整しておく必要が生じるという問題が生じ
る。
献;特願平8−130468号等)を付加した場合に
は、ロックレンジが極端に減少する場合が発生するとい
う問題がある。
ジを拡大する目的で位相同期回路に付加され、位相同期
回路がアンロック状態のときに掃引信号を電圧制御発振
器に入力し、その発振周波数を大きく変化させ、発振周
波数が入力信号の周波数に近づいた時点で引き込ませ
る。引き込んだ後は、ロック状態の検出によってその時
点での掃引信号の電圧を保持させる制御を行い、ロック
状態を保つ。
効果はなく、ロックレンジの端で引き込んだ場合に、実
質的なロックレンジ(引き込んだ周波数からロックレン
ジ端までの最短距離)が極端に減少し、ロック状態を安
定に保つことができないという問題がある。
位相同期回路のパラメータを調整しロックレンジが減少
した場合でも、また、引込回路を付加することによって
ロックレンジが実質的に減少した場合でも、ロックレン
ジが大幅に広い位相同期回路を提供することを目的とす
るものである。
の位相同期回路PS112を示すブロック図である。
較器1nと、ループフィルタ2nと、電圧制御発振器3
nと、信号入力端子7nと、信号出力端子9nと、ロッ
ク検出器21nと、付加的なループである引込回路FS
1と、加算器6nとを有する。位相比較器1nと、ルー
プフィルタ2nと、電圧制御発振器3nとは、位相同期
回路の本体を構成し、引込回路FS1は、特願平8−1
30468号公報に開示され、パルス発生器23nと、
計数回路24nと、D/A変換器25nとによって構成
されている。
ンレンジを拡大する目的で位相同期回路に付加され、位
相同期回路がアンロック状態のときに、掃引信号を電圧
制御発振器3nに入力し、その発振周波数を大きく変化
させ、発振周波数が入力信号の周波数に近づいた時点で
引き込ませる。引き込んだ後は、ロック状態の検出によ
って、その時点での掃引信号の電圧を保持させる制御を
行い、ロック状態を保つ。
同期回路PS112における要部の波形を示す図であ
る。
力信号の波形を示し、図18(2)は、ロック検出器2
1nの出力信号の波形を示し、図18(3)は、パルス
発生器23nの出力信号の波形を示し、図18(4)
は、D/A変換器25nの出力信号の波形を示してい
る。
の段階では、位相同期回路PS112がアンロック状態
である場合を示し、ロック検出器21nがアンロックを
判別し、パルス発生器23nがパルスを発生している。
これに伴い、計数回路24nはその値を変化させ、D/
A変換器25nは、その出力電圧を階段状に変化させ
る。D/A変換器25nの出力電圧は、電圧制御発振器
3nの発振周波数を変化させ、これが入力信号の周波数
に近づいた時点で、位相同期回路の引き込み動作が実現
する。位相同期回路を引き込んだ後は、ロック検出器2
1nがロックを判別し、パルス発生器23nが停止し、
計数回路24nがその値を一定に保ち、D/A変換器2
5nがその出力電圧を一定に保ち、ロック状態を保つ。
この結果、電圧制御発振器3nの発振周波数を変化でき
る範囲で、プルインレンジを拡大することができる。
器25nの出力電圧の電圧範囲(図18(4))が存在
するが、引込回路の働きによる引き込み動作では、D/
A変換器25nの出力信号が必ずしも、この電圧範囲の
中央付近になるとは限らない。図18(4)に示す例の
ように、ロック範囲の下限(または上限)近くで、ロッ
ク状態が維持される場合、実質的なロックレンジ(引き
込んだ周波数からロックレンジ端までの最短距離)が極
端に減少し、その後の環境変化(電源電圧変動、温度変
化、ジッタ入力)等があると、ロック状態を安定に保つ
ことができないという問題が生ずる。
の働きで、再度引き込み動作が行われるが、ロック外れ
から再引き込み完了までの期間に、スプリアス放射を起
こし(本位相同期回路を周波数シンセサイザに適用した
場合)たり、データが失われ(本位相同期回路をCDR
に適用した場合)たりする等の問題が発生する。
た位相同期回路についても、ロックレンジを拡大するこ
とができ、ロック状態を安定に保つことができる位相同
期回路を提供することを目的とするものである。
と、ループフィルタと、電圧制御発振器とが縦列接続さ
れている信号経路を有し、上記位相比較器は、入力信号
と上記電圧制御発振器の出力信号との位相を比較し、こ
の比較結果を出力する比較器であり、上記ループフィル
タは、上記位相比較器の出力信号を入力して直流電圧を
出力するフィルタであり、上記電圧制御発振器は、上記
ループフィルタの直流出力電圧に応じて、出力発振周波
数を制御する発振器である位相同期回路において、上記
位相比較器の出力電圧の平均電圧が、所定の基準電圧に
一致させる信号を、上記信号経路の電圧に加算する電圧
追尾手段を有し、上記電圧追尾手段によって、上記位相
同期回路のロックレンジを拡大する位相同期回路であ
る。
1の実施例である位相同期回路PS1を示すブロック図
である。
と、ループフィルタ2aと、電圧制御発振器3aと、信
号入力端子7aと、信号出力端子9aと、付加的なルー
プである電圧追尾回路VT1とを有する。位相比較器1
aと、ループフィルタ2aと、電圧制御発振器3aと
は、位相同期回路の本体を構成し、電圧追尾回路VT1
は、基準電圧発生器8aと、差動増幅器4aと、フィル
タ5aと、加算器6aとによって構成されている。な
お、今後、特に断らない限り、位相比較器1aが、EX
ORであるとして説明する。
電圧と、基準電圧発生器8aの出力電圧VRとの差に比
例する電圧を出力するものである。フィルタ5aは、差
動増幅器4aの出力電圧を積分することによって直流電
圧に変換し、この積分結果は、加算器6aを介して、位
相比較器1aの出力電圧に加算される。
出力電圧の平均値を、基準電圧発生器8aの出力電圧V
Rに一致させるように制御する。すなわち、位相比較器
1aの出力電圧の平均値が、基準電圧VRを上回るか下
回るかに応じて、差動増幅器4aの出力信号の極性が反
転し、これによって、フィルタ5aの出力電圧の変化方
向が反転する(増加・減少)。つまり、位相比較器1a
の出力電圧の平均値が、基準電圧VRを上回れば、差動
増幅器4aの出力信号が負になり、位相比較器1aの出
力電圧の平均値が、基準電圧VRを下回れば、差動増幅
器4aの出力信号が正になり、この差動増幅器4aの出
力電圧がフィルタ5aで積分されることによって、直流
電圧に変換され、フィルタ5aの出力電圧が、電圧制御
発振器3aに入力されるので、位相比較器1a出力の平
均電圧は、基準電圧VRに引き寄せられ、安定する。
圧が基準電圧VRに固定されたということは、位相比較
器1aに入力される入力信号7a(VIN)と、電圧制御
発振器3aの出力信号との位相差が固定されることを意
味する。
PS1がロック状態(位相同期回路PS1の出力信号の
周波数が安定している状態)にある場合に、入力信号7
a(VIN)の周波数(またはビットレート)に対する位
相比較器1aの出力信号の平均電圧の依存性を示す図で
ある。
Rは、図2では、ロックレンジの中程に相当する一定電
圧であるとしてある。
る範囲内に、基準電圧VRの平均電圧が存在していれば
よい。また、基準電圧VRを、必ずしも一定電圧にする
必要はない。
つの直線は、電圧追尾回路VT1の出力電圧(フィルタ
5a出力電圧)が異なる値である場合の特性を示す図で
ある。
の信号が入力された場合に、位相同期回路PS1の要部
における信号波形を示す図である。
らロック状態に移行した直後は、図2(i)に示す状態
であったとする。現時点での入力信号7a(VIN)の周
波数における位相比較器1aの出力信号の平均電圧VR1
は、基準電圧VRを上回っているので、差動増幅器4a
の出力信号の時間平均はゼロからずれ、フィルタ5aの
出力にはこれを積分した電圧が発生する。
比較器1aが出力する平均電圧とが、図2の点線(i)
で示される関係である場合、入力信号の周波数は、「現
時点での入力信号VIN7iの周波数」(縦の点線)であ
るので、2種類の点線が交わった点に対応する平均電圧
VR1が、位相比較器1a出力の平均電圧になる。図2に
示す例では、上記平均電圧VR1が基準電圧VRよりも上
にある。
とは、それぞれ別々に決定されるので、ロック状態に移
行した直後は、値が互いに異なる。差動増幅器4aが両
者の電圧差を増幅するので、差動増幅器4aはゼロでな
い値を出力する。
ができ、また、上記例では、位相比較器1a出力の平均
電圧が基準電圧VRを上回っている場合であるが、この
平均電圧は、位相比較器1aに入力される2信号の位相
差で決定されるので、位相比較器1aが出力する平均電
圧が基準電圧VRを実際に上回るか下回るかは、電圧制
御発振器3aのフリーラン周波数等、様々な要因に応じ
て決まる。
6aを通して、電圧制御発振器3aにオフセット電圧と
して印加され、このオフセット電圧がフィードバック制
御として働くので、図2に示す特性(ii)に近づいて
ゆく。特性(ii)に達すると、位相比較器1aの出力
電圧の平均値が基準電圧VRと一致するので、差動増幅
器4aの出力信号の時間平均はゼロになり、フィルタ5
aの出力電圧は一定になり、この状態が安定に保たれ
る。
基準電圧VRを選んだので、位相比較器1aの出力電圧
のデューティ比が50%に近い値で保たれる。基準電圧
VRを、ロックレンジの中程よりも低い電圧に選ぶと、
位相比較器1aの出力電圧のデューティ比が、上記より
も小さい値に保たれ、逆に、基準電圧VRを、ロックレ
ンジの中程よりも高い電圧に選ぶと、位相比較器1aの
出力電圧のデューティ比が、上記よりも大きい値に保た
れる。
回路VT1は、位相比較器1aの出力電圧のデューティ
比を保つようにフィードバック制御するので、電圧追尾
回路VT1が存在しない場合の位相同期回路と比較する
と、位相同期回路PS1では、ロックレンジが大幅に拡
大されている。位相比較器1a出力のデューティ比を一
定に保つことによって、ロックレンジが拡大されるの
で、このデューティ比の値自体は、ロックレンジの拡大
の効果とは無関係である。すなわち、基準電圧V Rの平
均電圧は、位相比較器1aの出力電圧がとりうる範囲内
である必要があるが、その範囲内であれば、基準電圧V
Rの値自体とは無関係に、ロックレンジが拡大される。
るとして説明したが、位相比較器はアナログ動作のミキ
サ、またはセットリセットフリップフロップであって
も、上記と同様にロックレンジ拡大の効果を得ることが
できる。また、CDRへの応用において、位相比較器
は、識別器を含んだタイプ(参考文献;C. R. Hogge, J
R., “A Self Correcting Clock Recovery Circuit”,
Journal of Lightwave Tech., vol. LT-3, No.6, 1985,
p1323、別の参考文献:特開2000-68991)であってもよ
い。さらに、位相比較器は、ディレイフリップフロップ
(D−FF)を使用するいわゆるBang−bang型
の位相比較器(BB−PD)であってもよい。BB−P
Dを使用した場合で、電圧制御発振器の発振周波数のド
リフトが発生した場合、電圧追尾回路を用いなくても、
入力信号と電圧制御発振器出力との位相関係は、所定の
位置に固定されているものの、ロックを維持するため
に、BB−PD出力のデューティ比が変化する。このと
きに、BB−PD出力のデューティ比が変化できる周波
数範囲が、ロックレンジとなる。電圧追尾回路を付加す
ることによって、BB−PD出力のデューティ比を固定
する(たとえば50%に固定する)ことができるので、
ロックレンジを大幅に拡大することができる。さらに
は、位相比較器が、位相周波数比較器(PFD)であっ
ても、上記と同様に、ロックレンジ拡大の効果を得るこ
とができる。
に、電圧追尾回路VT1を適用すると、ロックレンジを
拡大することができる。引込回路の働きによってアンロ
ック状態からロック状態に移行した場合に、その時点で
の位相比較器1aの出力電圧のデューティ比が0%近
く、または100%近くであっても(すなわち、ロック
レンジの端で引き込みが起こったとしても)、電圧追尾
回路VT1の働きによって、所定のデューティ比に引き
寄せられ、保たれる。
ループフィルタと比較して時定数の長いローパスフィル
タまたは積分器を、ループフィルタに並列に付加するよ
うにしてもよく、このようにすることによって、若干の
ロックレンジ拡大の効果を得ることができる。しかし、
この方法では、位相比較器出力のデューティ比を任意に
選択することができないことに加え、ロックレンジ拡大
の効果を十分には得られない。
比較器出力の平均電圧を任意の基準電圧に一致させる制
御を行うことによって、位相比較器出力の平均電圧を任
意の電圧に保ったまま、電圧制御発振器の発振周波数の
ドリフトを補償するので、広いロックレンジと、任意の
位相(またはジッタ耐力などに対して最適の位相)でロ
ックを維持することができる。
比較器のデューティ比を任意に選択することができるの
で、たとえば入力データパタンの変動や入力信号のレベ
ル変動に応じて基準電圧を変更する制御を行うことも可
能であり、それぞれの条件でジッタ耐力に対して最適な
動作を実現することができる。
タ2aとして、受動素子によるパッシブのラグリード・
フィルタ、能動素子を利用したアクティブのラグリード
・フィルタのどちらでも使用することができる。一般
に、受動素子によるパッシブのラグリード・フィルタを
使用した位相同期回路は、アクティブのラグリード・フ
ィルタを使用した位相同期回路よりも、ロックレンジが
狭い。したがって、受動素子によるパッシブのラグリー
ド・フィルタを使用している位相同期回路において、上
記実施例中の電圧追尾回路VT1を適用すれば、特に顕
著なロックレンジ拡大の効果を得ることができる。言い
換えれば、アクティブのラグリード・フィルタを使用し
ていた従来の位相同期回路に、上記電圧追尾回路VT1
を適用すれば、アクティブのラグリード・フィルタの代
わりに、より回路規模が小さく、より設計が簡単なパッ
シブのラグリード・フィルタを使用することができる。
同期回路PS2を示すブロック図である。
と、ループフィルタ2bと、電圧制御発振器3bと、信
号入力端子7bと、信号出力端子9bと、電圧追尾回路
VT2とを有する。電圧追尾回路VT2は、基準電圧発
生器8bと、差動増幅器4bと、フィルタ5bと、加算
器6bとによって構成されている。
同期回路PS1と同じであり、位相同期回路PS1にお
いて、フィルタ5aの出力電圧が位相比較器1aの出力
電圧と加算される代わりに、フィルタ5bの出力電圧が
ループフィルタ2bの出力電圧と加算されている点のみ
が、位相同期回路PS1と異なる点である。
は、位相同期回路PS1におけるそれらとほぼ同じであ
る。
同期回路PS3を示すブロック図である。
と、ループフィルタ2cと、電圧制御発振器3cと、信
号入力端子7cと、信号出力端子9cと、電圧追尾回路
VT3とを有する。電圧追尾回路VT3は、基準電圧発
生器8cと、差動増幅器4cと、第1のフィルタ10c
と、第2のフィルタ5cと、加算器6cとによって構成
されている。
る信号波形を示す図である。
状態に移行した直後の動作を示す図であり、図6(i
i)は、電圧追尾回路VT3の働きによって、位相比較
器1c出力のデューティ比が一定(図では約50%)に
保たれている状態を示している。
位相同期回路PS1、PS2とほぼ同じである。ただ
し、位相同期回路PS3において、フィルタ10cが挿
入されている点と、このために、差動増幅器4cに入力
される2信号ともに直流である点とが、位相同期回路P
S1、PS2とは異なり、これによって、差動増幅器4
cの演算速度を落とすことができるので、位相同期回路
PS1、PS2よりも、低消費電力化が可能である。
同期回路PS4を示すブロック図である。
と、ループフィルタ2dと、電圧制御発振器3dと、信
号入力端子7dと、信号出力端子9dと、電圧追尾回路
VT4とを有する。電圧追尾回路VT4は、基準電圧発
生器8dと、差動増幅器4dと、第1のフィルタ10d
と、第2のフィルタ5dと、加算器6dとによって構成
されている。
同期回路PS3と同じであり、位相同期回路PS3にお
いて、フィルタ5cの出力電圧が位相比較器1cの出力
電圧と加算される代わりに、フィルタ5dの出力電圧が
ループフィルタ2dの出力電圧と加算されている点のみ
が、位相同期回路PS3と異なる点である。
は、位相同期回路PS3におけるそれらとほぼ同じであ
る。
同期回路PS5を示すブロック図である。
と、ループフィルタ2eと、電圧制御発振器3eと、信
号入力端子7eと、信号出力端子9eと、電圧追尾回路
VT5とを有する。電圧追尾回路VT5は、基準電圧発
生器8eと差動増幅器4eと、フィルタ5eと、加算器
6eとによって構成されている。
4における第1のフィルタ10dとループフィルタ2d
との機能を、1つのフィルタ(フィルタ2e)で実現し
ている。したがって、位相同期回路PS5は、位相同期
回路PS4よりも、回路規模が縮小される。
同期回路PS6を示すブロック図である。
と、ループフィルタ2hと、電圧制御発振器3hと、信
号入力端子7hと、信号出力端子9hと、電圧追尾回路
VT6とを有する。電圧追尾回路VT6は、基準電圧発
生器8hと、差動積分器20と、加算器6hとによって
構成されている。
1において、差動増幅器4aとフィルタ5aの代わり
に、1つの回路である差動積分器20によって実現する
ものである。したがって、位相同期回路PS6は、位相
同期回路PS1〜PS5よりも、回路規模が小さくな
る。
おいて、差動増幅器とフィルタとを、上記と同様に、差
動積分器に置き換えるようにしてもよい。
回路図である。
抗器14、15と、容量16と、入力端子17、18
と、出力端子19とを有する。そして、入力端子17、
18に入力される2電圧の差を積分し、この結果を、電
圧として出力端子19に出力する仕組みである。
相同期回路PS7を示すブロック図である。
と、ループフィルタ2fと、電圧制御発振器3fと、電
圧追尾回路VT7と、加算器6fと、信号入力端子7f
と、信号出力端子9fとを有する。
と、遅延発生器12fと、差動増幅器4fと、フィルタ
5fと、加算器6fとによって構成されている。また、
位相比較器11fと遅延発生器12fとは、基準電圧発
生器を構成している。
部の波形を示す図である。図12(i)は、アンロック
状態からロック状態に移行した直後の状態を示す図であ
り、図12(ii)は、電圧追尾回路VT7の働きによ
って、位相比較器1f出力のデューティ比が位相比較器
11fのそれ(図では約50%)に一致し保たれている
状態を示ず図である。
0°位相に相当する遅延を発生するものとして記載さ
れ、また、位相比較器11fとして、EXORが使用さ
れている場合の波形を記載してあり、入力信号7f(V
IN)と、これが90°遅延された信号とを、位相比較器
11fが入力するので、位相比較器11fは、図12
(1)に示すように、デューティ比50%の矩形波を出
力する。位相比較器11fの出力信号の平均電圧は、位
相比較器1fの出力信号がデューティ比50%となる場
合の平均電圧と一致するので、位相同期回路PS7にお
いて、位相比較器11fの出力信号を、基準電圧VRと
して使用している。
力信号、位相比較器1fの出力信号がともに、パルスで
あるとして記載してあるが、差動増幅器4fの入力にそ
れぞれフィルタを挿入することによって、直流に変換
し、この変換された直流信号を差動増幅器4fに入力さ
せるようにしてもよい。
1〜PS6における各基準電圧発生器の具体例を明示す
るものであり、位相比較器11fと遅延発生器12fと
によって、基準電圧VRを発生することによって、基準
電圧VRの無調整化を図ることができる。
相同期回路PS8を示すブロック図である。
と、ループフィルタ2gと、電圧制御発振器3gと、電
圧追尾回路VT8と、加算器6gと、信号入力端子7g
と、信号出力端子9gとを有する。
と、遅延発生器12gと、差動増幅器4gと、フィルタ
5gと、加算器6gとによって構成されている。また、
位相比較器11gと遅延発生器12gとは、基準電圧発
生器を構成している。
7とでは、基準電圧の発生方法が異なる。位相同期回路
PS7では、位相比較器11f、遅延発生器12fの入
力信号として、入力信号7f(VIN)を使用している
が、位相同期回路PS8では、電圧制御発振器3gの出
力信号を、位相比較器11g、遅延発生器12gの入力
信号として使用している。
3gの出力信号を、位相比較器11g、遅延発生器12
gの入力信号として使用するので、入力信号7g
(VIN)の振幅に影響されることなく安定した基準電圧
VRを発生することができる。
回路に電圧追尾回路を付加することである。電圧追尾回
路は、入力信号と電圧制御発振器の出力信号との位相差
を常に一定に保つように(すなわち、位相比較器出力の
デューティ比を一定に保つように)、電圧制御発振器に
オフセット電圧を与える制御を行う。
と、ループフィルタと、電圧制御発振器と、ロック検出
器と、引込回路が縦列接続されている信号経路とを有す
る位相同期回路において、位相比較器出力の平均電圧
が、所定の基準電圧に一致させる信号を、上記信号経路
の電圧に加算する電圧追尾手段を有する位相同期回路で
ある。そして、上記電圧追尾手段で付加される信号によ
って、位相同期回路のロックレンジが拡大される。
相同期回路PS9を示すブロック図である。
と、ループフィルタ2jと、電圧制御発振器3jと、信
号入力端子7jと、信号出力端子9jと、ロック検出器
21jと、付加的なループである引込回路FS2と、付
加的なループである電圧追尾回路VT9とを有する。
と、電圧制御発振器3jとは、位相同期回路の本体を構
成し、引込回路FS2は、パルス発生器23jと、計数
回路24jと、D/A変換器25jとによって構成さ
れ、電圧追尾回路VT9は、基準電圧発生器8jと、差
動積分器20jと、加算器6jとによって構成されてい
る。
形を示す図である。
力信号波形を示し、図20(2)は、ロック検出器21
jの出力信号波形を示し、図20(3)は、位相比較器
1jの出力信号の平均電圧を示し、図20(4)は、パ
ルス発生器23jの出力信号波形を示し、図20(5)
は、加算器22jの出力信号VFBを示している。図20
(3)には、基準電圧発生器8j出力電圧VRのレベル
も並記されている。
の段階では、位相同期回路がアンロック状態(電圧制御
発振器の出力信号が入力信号VINに非同期である状態)
の場合を示しており、ロック検出器21jがアンロック
を判別し、パルス発生器23jがパルスを発生してい
る。これに伴い、計数回路24jが、その値を変化さ
せ、D/A変換器25jが、その出力電圧を階段状に変
化させる。D/A変換器25jの出力電圧は、電圧制御
発振器3jの発振周波数を変化させ、これが入力信号の
周波数に近づいた時点で、位相同期回路の引き込み動作
が実現する。位相同期回路を引き込んだ後は、ロック検
出器21jが、ロックを判別し、パルス発生器23jが
停止し、計数回路24jがその値を一定に保ち、D/A
変換器25jがその出力電圧を一定に保ち、ロック状態
(電圧制御発振器の出力信号が入力信号VINに同期して
いる状態)を保つ。この結果、電圧制御発振器3jが発
振周波数を変化できる範囲にまで、プルインレンジが拡
大される。これまでの過程は、上記従来例と同じであ
る。
移行した時点では、加算器22jの出力電圧VFBは、ロ
ック範囲の中央付近にあるとは限らず、図20(5)に
示すように、下限付近(または上限付近)をとる場合が
ある。電圧追尾回路VT9は、ロック後の加算器22j
の出力電圧を、所望の電圧(たとえばロック範囲の中央
付近)にシフトさせる動作を行う。
詳細に説明する。
入力信号VIN7jの周波数と位相比較器1jの平均電圧
との関係を示す図である。図21中、(i)は、アンロ
ック状態からロック状態に移行した時点でにおける特性
を示している。現時点における入力信号VIN7jの周波
数での位相比較器1jの出力信号の平均電圧はVR1であ
り、位相比較器1jの出力信号の平均電圧が取り得る電
圧範囲の下限付近となっている。この状態では、環境変
化(電源電圧変動、温度変化、ジッタ入力)等に対し
て、ロック状態を安定に保つことができない。
力し、VRとVR1との差に比例した電圧を積分し、加算
器22jに送出する。この結果、電圧制御発振器3jの
出力周波数が僅かに変化することによって、入力信号V
IN7jと電圧制御発振器3jの出力信号との位相関係が
変化し、位相比較器1jの出力信号の平均電圧は、VR
に近づいてゆき、一致したところで安定する(図20
(3))。
位相比較器1jの平均電圧との関係を、図21における
(ii)に示してある。現時点における入力信号VIN7
jの周波数での位相比較器1j出力の平均電圧は、VR
になっている。
相比較器1j出力の平均電圧が取り得る電圧範囲の中央
付近に、設定しておくことによって(図21)、加算器
22jの出力電圧VFBは、ロック範囲の中央付近に移動
し、そこで保たれる。このようにしておけば、アンロッ
ク状態からロック状態に移行した時点における加算器2
2jの出力電圧とは無関係に、環境変化(電源電圧変
動、温度変化、ジッタ入力)等に対して、ロック状態を
安定に保つことができる。
FS2によってプルインレンジが拡大され、電圧追尾回
路VT9によって、環境変化等に対してロック状態を安
定に保つことができるだけでなく、電圧追尾回路VT9
によって、ロックレンジが拡大される効果が得られる。
後の入力信号VIN7jの周波数と位相比較器1jの平均
電圧との関係を示す図である。
からロック状態に移行できる入力周波数VIN7jの範囲
が拡大され、引き込んだ後には、電圧追尾回路VT9の
働きによって、位相比較器1jの出力信号の平均電圧
が、基準電圧発生器8jの出力電圧VRと一致し、入力
信号VIN7jの周波数(またはビットレート)が変動し
ても、この一致は保たれ、ロック状態が保たれるので、
ロックレンジが拡大されていることになる。
PS112と比較すると、図22の中央部分、すなわ
ち、位相比較器1jの出力信号の平均電圧が、基準電圧
発生器8jの出力電圧VRと一致している入力信号VIN
7jの周波数範囲が、電圧追尾回路VT9を付加してい
ることによるロックレンジの増加分となる。このロック
レンジの増加分は、引込回路FS2出力電圧範囲と電圧
追尾回路VT9の出力電圧範囲とを変更することによっ
て、自由に選ぶことができ、ループフィルタ2jの特性
とは無関係に選ぶことができる。すなわち、位相同期回
路出力の位相雑音、ジッタ耐性を悪化させることなく、
ロックレンジを拡大することができる。
目的である場合には、基準電圧発生器8jの出力電圧V
Rを位相比較器1j出力の平均電圧が取り得る電圧範囲
内に設定すれば、その設定値に無関係にロックレンジが
拡大される効果が得られる。さらに、基準電圧発生器8
jの出力電圧VRを、位相比較器1jの出力信号の平均
電圧が取り得る電圧範囲の中央付近に設定すると、環境
変化(電源電圧変動、温度変化、ジッタ入力)等に対し
て、ロック状態をより安定に保つことができる効果が得
られる。
位相同期回路PS10を示すブロック図である。
と、ループフィルタ2kと、電圧制御発振器3kと、信
号入力端子7kと、信号出力端子9kと、ロック検出器
21kと、付加的なループである引込回路FS3と、付
加的なループである電圧追尾回路VT10とを有する。
と、電圧制御発振器3kとは、位相同期回路の本体を構
成し、引込回路FS3は、シュミット・トリガ回路26
kと、積分器27と、電圧保持回路28とによって構成
され、電圧追尾回路VT10は、基準電圧発生器8k
と、差動積分器20kと、加算器6kとによって構成さ
れている。
S112における引込回路は、一般的に、デジタル回路
で構成される。これは、ロック時に、引込回路FS1出
力電圧の変動を抑え、ロック状態を安定に保つ効果を期
待するためである。しかし、電圧追尾回路を引込回路と
一緒に適用すれば、ロック時に、引込回路出力に何らか
の変動が発生したとしても、電圧追尾回路がこれをキャ
ンセルするように働くので、引込回路への性能要求を大
幅に軽減できる。そこで、回路規模が小さく低消費電力
であるアナログ回路で構成することが可能となるので、
本発明の第10の実施例に示す引込回路FS3で構成で
きる。
示す回路図である。
出力とにヒステリシス特性を持つ回路(履歴回路)であ
ればよく、図24(1)に示すシュミット・トリガイン
バータ、図24(2)、(3)に示すヒステリシスコン
パレータ等を使用することができる。なお、シュミット
・トリガタイプのデジタルゲートとアナログ用途のヒス
テリシスコンパレータとは、用途によって使用電圧と呼
び方とが異なるだけであり、電気的な機能は同一である
ので、上記実施例の場合、どちらの回路をも使用するこ
とができる。ここでは、入出力にヒステリシス特性を持
つ回路の総称としてシュミット・トリガ回路と呼ぶこと
にする。
7とは、アナログ発振器を構成している。電圧保持回路
28は、ロック検出器21kがアンロックと判別した場
合にアナログ発振器が信号を出力し、ロック検出器21
kがロックと判別した場合に、一定電圧を保持・出力す
る。
波形を示す図である。
力信号を示し、図25(図2)は、ロック検出器21k
の出力信号を示し、図25(3)は、電圧保持回路28
の出力信号を示し、図25(4)は、加算器22kの出
力電圧VFBを示す図である。
の段階では、位相同期回路が、アンロック状態である場
合を示し、ロック検出器21kがアンロックを判別し、
シュミット・トリガ回路26kと積分器27とによって
構成されるアナログ発振器が、三角波を発生する。三角
波は、電圧制御発振器3kの出力周波数を掃引し、これ
が入力信号の周波数に近づいた時点で、位相同期回路の
引き込み動作が実現する。位相同期回路を引き込んだ後
は、ロック検出器21nがロックを判別し、電圧保持回
路28がその出力電圧を一定に保ち、ロック状態を保
つ。この結果、電圧制御発振器3kが発振周波数を変化
できる範囲にまで、プルインレンジが拡大される。
行してからは、電圧追尾回路VT10の働きによって、
加算器22kの出力電圧VFBの値が所望の電圧(たとえ
ばロック範囲の中央付近)に引き寄せられ、その状態が
安定に保たれる、すなわち、電圧追尾回路VT10の働
きによってロックレンジも拡大される。
S9と比較して、同様のプルインレンジ拡大の効果とロ
ックレンジ拡大の効果と環境変動(電源電圧変動、温度
変動、ジッタ入力)への耐性とが得られることに加え、
回路規模が小さく、低消費電力であるという特徴を持
つ。
位相同期回路PS11を示すブロック図である。
と、ループフィルタ2mと、電圧制御発振器3mと、信
号入力端子7mと、信号出力端子9mと、ロック検出器
21mと、付加的なループである引込回路FS4と、付
加的なループである電圧追尾回路VT11とを有する。
と、電圧制御発振器3mとは、位相同期回路の本体を構
成し、引込回路FS4は、シュミット・トリガ回路26
mと、差動積分器20mと、スイッチ29とによって構
成され、電圧追尾回路VT11は、基準電圧発生器8m
と、差動積分器20mと、加算器6mとによって構成さ
れている。また、引込回路FS4と電圧追尾回路VT1
1との回路の一部(差動積分器20m)を共通化し、共
通化回路CM1としている。
相同期回路PS11の要部の波形を示す図である。
力信号を示し、図27(2)は、ロック検出器21mの
出力信号を示し、図27(3)は、位相比較器1mの出
力信号の平均電圧を示し、図27(4)は、差動積分器
20mの出力電圧VFBを示している。なお、図27
(3)には、基準電圧発生器8m出力電圧VRも並記さ
れている。
の段階では、位相同期回路がアンロック状態である場合
を示し、ロック検出器21mがアンロックを判別し、ス
イッチ29は、シュミット・トリガ回路26mの出力信
号を選択し、シュミット・トリガ回路26mと差動積分
器20mとによって構成されるアナログ発振器は、三角
波を発生する。三角波は、電圧制御発振器3mの出力周
波数を掃引し、これが入力信号の周波数に近づいた時点
で、位相同期回路の引き込み動作が実現する。位相同期
回路を引き込んだ後は、ロック検出器21mは、ロック
を判別し、スイッチ29は、位相比較器1mの出力信号
を選択し、電圧追尾回路VT11の働きによって、位相
比較器1m出力の平均電圧(図27(3))は、基準電
圧発生器の出力電圧VRに一致するように制御され、ロ
ック状態が安定に保たれる。この結果、電圧制御発振器
3kが発振周波数を変化できる範囲にまで、プルインレ
ンジとロックレンジとが拡大される。なお、スイッチ2
9が切り替わる時点で、差動積分器20mに入力される
電圧に飛びが生じても、差動積分器20mの出力には、
飛びが現れないので、アンロック状態からロック状態へ
の移行がスムーズに行われる。
入出力にヒステリシス特性を持つものであれば何でもよ
く、シュミット・トリガタイプのデジタルゲート、ヒス
テリシスコンパレータが使用可能である。また、スイッ
チ29は、アナログスイッチを使用できるが、位相比較
器1mとシュミット回路26mとには、デジタル出力タ
イプのものが使用できるので、その場合、スイッチ29
を、デジタルゲートによるセレクタで実現してもよい。
波に限定されるものではなく、電圧上昇過程の時定数と
電圧降下過程の時定数とを異なる値にし、鋸波としても
よい。
を選択している場合でも、差動積分器20mの入力の一
方には、基準電圧発生器8m出力電圧VRが入力される
構成になっているが、スイッチ29がシュミット・トリ
ガ26mを選択している期間は、この限りではない。す
なわち、スイッチ29が、シュミット・トリガ26mを
選択している期間は、差動積分器20mの入力の一方
(図26において基準電圧発生器8m出力電圧VRが入
力されている方)が、基準電圧発生器8mの出力電圧V
Rではなく、シュミットトリガ26m出力の最高電圧と
最低電圧との範囲内の任意の電圧を与えるようにしても
よい。
S9、PS10と同様に、プルインレンジ拡大とロック
レンジ拡大との効果と、環境変動(電源電圧変動、温度
変動、ジッタ入力)への耐性とが得られることに加え、
引込回路FS4と電圧追尾回路VT11の回路との一部
を共通化し、共通化回路CM1とすることによって、回
規模の縮小と低消費電力化とにさらに有利な構成になっ
ている。
状態には、引込回路FS4が動作し、ロック状態には、
電圧追尾回路VT11が動作し、両回路が同時に動作す
ることがないので、逆方向制御による動作速度の低下、
有効制御可能範囲の縮小等が発生しない利点がある。
される差動積分器20mの出力電圧に飛びが発生するこ
とがないので、アンロック状態からロック状態への移行
がスムーズに実現でき、移行の衝撃によるロック外れが
起きにくいという利点がある。
位相同期回路PS12を示すブロック図である。
と、ループフィルタ2pと、電圧制御発振器3pと、信
号入力端子7pと、信号出力端子9pと、付加的なルー
プである電圧追尾回路VT12とを有する。
と、電圧制御発振器3pとは、位相同期回路の本体を構
成し、電圧追尾回路VT12は、基準電圧発生器8p
と、電圧差検出器40pと、コンパレータ41pと、パ
ルス発生器23pと、計数回路24pと、D/A変換器
25pとによって構成されている。
S1の電圧追尾回路VT1を、ディジタル構成で実現し
たものであり、その動作原理は、位相同期回路PS1と
ほぼ同じである。電圧差検出器40pは、位相比較器1
p出力と基準電圧発生器8p出力電圧VRとを入力し、
両電圧の電圧差(または両電圧の平均値の電圧差)が、
所定の電圧を超過する場合に、イネーブル信号ENをパ
ルス発生器23pに送出し、パルス発生器23pは、こ
れに従って発振状態となる。
1p出力と基準電圧発生器8pの出力電圧VRとを入力
し、両電圧を電圧比較(または両電圧の平均値を電圧比
較)した出力U/D信号を計数回路24pに送出する。
パルス発生器23pの出力信号は、計数回路24pに入
力され、計数される。このときに、計数の方向(アップ
/ダウン)は、コンパレータ41pの出力U/D信号に
よって決定される。計数回路24p出力は、D/A変換
器25pによって電圧に変換され、位相同期回路本体の
電圧経路に加算される。以上の仕組みによって、電圧追
尾回路VT12は、位相比較器1p出力の平均電圧が、
基準電圧発生器8pの出力電圧VRと一致するように制
御を行う。
相同期回路PS12の要部のロック時の波形を示す図で
ある。
力信号ENを示し、図29(2)は、パルス発生器23
pの出力信号を示し、図29(3)は、D/A変換器2
5pの出力電圧VFBを示し、図29(4)は、位相比較
器1pの出力信号の平均電圧を示している。また、図2
9(4)には、基準電圧発生器8Pの出力電圧VRも並
記されている。
経時変化によって、位相比較器1p出力の平均電圧がシ
フトし、電圧差検出器40pの検出閾値(図29
(4))を超えると、電圧差検出器40pは、イネーブ
ル信号ENを出力し、パルス発生器23pを発振させ
る。
指定する方向(アップ・ダウン)に数値を変化させ、こ
れに従い、D/A変換器25pは、その出力電圧VFBを
変化させる。これに伴い、電圧制御発振器3pの出力信
号と入力信号7pVINとの位相関係が変化し、位相比較
器1p出力の平均電圧が、基準電圧発生器8q出力電圧
VRに近づいてゆく。位相比較器1p出力の平均電圧と
基準電圧発生器8q出力電圧VRとが、上記閾値以下に
なると、電圧差検出器40pは、イネーブル出力ENを
反転させ、パルス発生器23pを停止させる。この結
果、位相比較器1p出力の平均電圧は、基準電圧発生器
8qの出力電圧VR近くに保たれるので、ロック状態が
安定に保たれる。
トレート)が変化した場合も、電圧追尾回路VT12の
働きによって、位相比較器1pの出力信号の平均電圧
が、基準電圧発生器8qの出力電圧VR近くに保たれ
る。すなわち、電圧追尾回路VT12は、ロックレンジ
を拡大する効果がある。
12の動作に不感帯を設けるために挿入されている。す
なわち、位相比較器1pの出力電圧(またはその平均電
圧)と基準電圧発生器8pの出力電圧VRとが、所定の
電圧差内であれば、パルス発生器23pをオフ状態と
し、電圧追尾回路VT12をオフ状態とすることによっ
て、電圧追尾回路VT12が位相同期回路本体の動作に
与える影響を最小限に留めるように工夫している。電圧
追尾回路VT12が位相同期回路本体に与える影響が問
題とならない場合は、電圧差検出器40pを取り除き、
パルス発生器23pを常に発振状態とさせておいてもよ
い。
較器1pの出力信号を電圧追尾回路VT12に入力し、
電圧追尾回路VT12出力を位相比較器1p出力に加算
する構成を例に挙げて説明したが、電圧追尾回路VT1
2の出力信号を、ループフィルタ2pの出力信号に加算
するようにしてもよい。
圧追尾回路VT12に入力し、電圧追尾回路VT12の
出力信号を、ループフィルタ2pの出力信号に加算する
ようにしてもよい。また、電圧差検出器40pは、ヒス
テリシスコンパレータ、ウィンドウコンパレータ等でも
よい。
T12を付加することによって、ロックレンジが拡大さ
れる。電圧追尾回路VT12をデジタルで構成したこと
によって、集積化が容易であり、環境変化(電源電圧変
動、温度変化等)に対して影響を受けにくいという利点
がある。また、電圧差検出器40pを設けることによっ
て、電圧追尾回路VT12の動作に不感帯を設けるの
で、電圧追尾回路VT12が位相同期回路本体の動作に
与える影響を、最小限に留めることができるという利点
がある。
位相同期回路PS13を示すブロック図である。
と、ループフィルタ2qと、電圧制御発振器3qと、信
号入力端子7qと、信号出力端子9qと、ロック検出器
21qと、付加的なループである引込回路FS5と、付
加的なループである電圧追尾回路VT13とを有する。
と、電圧制御発振器3qとは、位相同期回路の本体を構
成し、引込回路FS5は、パルス発生器23qと、計数
回路24qと、D/A変換器25qとによって構成さ
れ、電圧追尾回路VT13は、基準電圧発生器8qと、
電圧差検出器40qと、コンパレータ41qと、パルス
発生器23qと、計数回路24qと、D/A変換器25
qとによって構成されている。また、引込回路FS5と
電圧追尾回路VT13の回路との一部(パルス発生器2
3qと、計数回路24qと、D/A変換器25q)を、
共通化し、共通化回路CM2としている。
した従来の位相同期回路PS112(図17)に、位相
同期回路PS12の電圧追尾回路VT12を適用し、引
込回路に含まれるパルス発生器、計数回路、D/A変換
器と、電圧追尾回路に合まれるパルス発生器、計数回
路、D/A変換器とを共通化し、共通化回路CM2とし
たものである。
S9における動作と同じであり、電圧追尾回路VT13
の動作は、位相同期回路PS12と同じである。
波形を示す図である。
力信号を示し、図31(2)は、ロック検出器21qの
出力信号を示し、図31(3)は、電圧差検出器40q
の出力信号ENを示し、図31(4)は、パルス発生器
23qの出力信号を示し、図31(5)は、D/A変換
器25qの出力信号を示し、図31(6)は、位相比較
器1pの出力信号の平均電圧を示している。また、図3
1(6)には、電圧差検出器40qの検出閾値も並記さ
れている。
の段階では、位相同期回路がアンロック状態の場合を示
し、ロック検出器21qがアンロックを判別し、パルス
発生器23qは、パルスを発生するので、D/A変換器
25qは、電圧を階段状に変化させる。
と、ロック検出器21qは、ロックを判別するが、この
時点では、位相比較器1q出力の平均電圧と基準電圧発
生器8q出力電圧VRとは一致しておらず、電圧差検出
器40qは、イネーブル信号ENを出力するために、パ
ルス発生器23qが発振を継続する。D/A変換器25
qの出力電圧VFBが変化することによって、電圧制御発
振器3qの出力信号と入力信号7qVINとの位相関係が
変化するので、位相比較器1qの出力信号の平均電圧も
変化する。
圧発生器8q出力電圧VRに一致する(厳密には、図3
1(6)に記載の閾値内に入る)と、電圧差検出器40
qがこれを検知し、パルス発生器23qを停止させる制
御を行い、ロック状態が保たれる。以降、環境変化(電
源電圧変動、温度変化等)が発生し、位相比較器1qの
出力信号の平均電圧がシフトしたとしても、これを電圧
差検出器40qが検知し、パルス発生器23qを発振さ
せ、計数回路24qが上記電圧シフトを打ち消す方向に
その値を変化させ、ロックはずれを起こすことなく、元
の状態に戻すので、ロックが安定に保たれる。
S11と同様に、プルインレンジ拡大とロックレンジ拡
大との効果と、環境変動(電源電圧変動、温度変動、ジ
ッタ入力)への耐性とが得られることに加え、引込回路
FS5と電圧追尾回路VT13の回路との一部を共通化
し、共通化回路CM2とすることによって、回路規模の
縮小と、低消費電力化とに有利な構成になっている。
回路本体ヘフィードバックされるD/A変換器25qの
出力電圧に飛びが発生することがないので、アンロック
状態からロック状態への移行がスムーズに実現でき、移
行の衝撃によるロック外れが起きにくいという利点があ
る。また、位相同期回路PS13は、位相同期回路PS
11と比較して、同じ機能がデジタル回路で構成されて
いるので、集積化が容易で、環境変動(電源電圧変動、
温度変動等)の影響を受けにくいという利点がある。
ループフィルタと、電圧制御発振器とが縦列接続されて
いる信号経路を有し、上記位相比較器は、入力信号VIN
と上記電圧制御発振器の出力信号との位相を比較し、こ
の比較結果を出力する比較器であり、上記ループフィル
タは、上記位相比較器の出力信号を入力して直流電圧を
出力するフィルタであり、上記電圧制御発振器は、上記
ループフィルタの直流出力電圧に応じて、出力発振周波
数を制御する発振器である位相同期回路において、上記
位相比較器の出力電圧を、所定の基準電圧に一致させる
信号を、上記信号経路の電圧に加算する電圧追尾手段を
有し、上記電圧追尾手段によって、上記位相同期回路の
ロックレンジを拡大する位相同期回路の例である。
較器出力のデューティ比の限界が直接ロックレンジを制
限するという従来例における問題点を克服することがで
き、電圧追尾回路が位相比較器出力のデューティ比を一
定に保つことができる入力周波数範囲まで、ロックレン
ジを大幅に拡大することができる。
に別のループ(電圧追尾回路)を付加することによっ
て、入力周波数(またはビットレート)の変化や電圧制
御発振器の経年変化、温度変化があった場合でも、位相
比較器出力のデューティ比を変化させることなく、同期
状態を保つことが可能であり、従来の位相同期回路と比
較して著しくロックレンジを拡大することができる。
電圧VRを調整することによって、入力信号VINと電圧
制御発振器出力との位相関係を任意に制御することがで
きるという利点がある。さらに、CDRの用途では、最
も位相関係余裕がある位相位置を常に使用することがで
きるので、ジッタに対する耐力を常に高く保つことがで
きるとい利点がある。
って実質的なロックレンジが減少した位相同期回路に対
しても、同様に得られる。すなわち、引込回路を付加し
た位相同期回路において。ロックレンジの端で引き込み
が起こった場合でも、電圧追尾回路の働きによって、所
定のデューティ比に引き寄せられ保たれるので、ロック
レンジが大幅に拡大される。つまり、上記実施例によれ
ば、経年変動、温度変動を補償する付加回路を不要と
し、また、調整作業を大幅に短縮できるので、低コスト
化を図ることができる。
位相同期回路PS14を示すブロック図である。
と、ループフィルタ2rと、電圧制御発振器3rと、電
圧追尾回路VT14と、信号入力端子7rと、信号出力
端子9rとを有する。
rと、可変遅延発生器12rと、差動増幅器4rと、フ
ィルタ5rと、加算器6rと、発振器41とによって構
成されている。また、位相比較器11rと可変遅延発生
器12rと発振器41とは、基準電圧発生器を構成して
いる。
S7と比較して、基準電圧の発生方法が異なる。つま
り、位相同期回路PS7では、遅延発生器12fが、固
定遅延(たとえば90度位相に相当する遅延)を発生す
るのに対して、位相同期回路PS14では、可変遅延発
生器12r(たとえば0°〜360度位相に相当する遅
延を発生する無限移相器)を使用する点が異なる。さら
に、可変遅延発生器12rにおける遅延量は、発振器4
1によって周期的に制御される。
11fと遅延発生器12fとによって構成される基準電
圧発生器は、図12(1)(2)に示すように、デュー
ティ比50%の矩形波を出力するのに対して、位相同期
回路PS14において、位相比較器11rと可変遅延発
生器12rと発振器41とによって構成される基準電圧
発生器は、デューティ比が0%から100%までのラン
ダムな値を移り変わる矩形波を出力する。ここで、デュ
ーティ比が一定にならないのは、発振器41の発振周波
数が、信号入力7rの周波数(またはビットレート)と
は無関係に決定され、位相関係が常に変化するためであ
る。
おける基準電圧発生器の出力は、デューティ比がランダ
ムに変化する矩形波となるので、ハイ、ローの出現確率
はほぼ等しくなり、デューティ比を50%に固定する場
合(移相同期回路PS7)とほぼ等しい直流成分を含む
ことになる。したがって、位相同期回路PS14におけ
る基準電圧発生器は、電圧追尾回路VT14の基準電圧
VRを発生することができる。
の構成では、位相比較器11rの出力信号、位相比較器
1rの出力信号は、ともにパルス信号となるが、差動増
幅器4rの入力にそれぞれフィルタを挿入することによ
って直流成分のみを取出し、この直流信号を、差動増幅
器4rに入力するようにしてもよい。この場合、電圧追
尾回路VT14において、フィルタ5rによって、最終
的に高周波成分が除去されるので、上記のように、高周
波成分を予め除去しておいた場合でも、同等の動作を実
現することができる。
生器は、遅延発生器の遅延量を調整する(たとえば90
度位相に相当する固定遅延に調整する)必要がなく、経
年変化や環境変化(温度変化、電源電圧変動等)に対し
て耐性が強いという利点がある。
て、位相比較器11rと可変遅延発生器12rと発振器
41とによって構成されている基準電圧発生器のうち
で、可変遅延発生器12rは、入力信号VINを任意時間
遅延させる可変遅延手段の例であり、発振器41は、上
記可変遅延手段の遅延量を周期的に制御するために所定
の周波数の信号を発振する発振手段の例であり、位相比
較器11rは、入力信号V INの位相と上記可変遅延手段
の出力の位相とを比較する第2の位相比較器の例であ
る。
位相同期回路PS15を示すブロック図である。
と、ループフィルタ2sと、電圧制御発振器3sと、電
圧追尾回路VT15と、信号入力端子7sと、信号出力
端子9sとを有する。
sと、差動増幅器4sと、フィルタ5sと、加算器6s
と、発振器42とによって構成されている。また、位相
比較器11sと発振器42とは、基準電圧発生器を構成
している。
S14と比較して、基準電圧の発生方法が異なる。位相
同期回路PS14では、可変遅延発生器12rを使用し
ているのに対して、位相同期回路PS15では、遅延発
生器を用いず、発振器42出力を位相比較器11sに直
接に入力する構成になっている、発振器42の発振周波
数が信号入力7sの周波数(またはビットレート)と無
関係に決定されるので、位相比較器11sは、デューテ
ィ比が0%から100%までのランダムな値を移り変わ
る矩形波を出力する。このようにして、位相同期回路P
S15における基準電圧発生器の出力は、デューティ比
がランダムに変化する矩形波となるので、ハイ、ローの
出現確率はほぼ等しくなり、デューティ比を50%に固
定する場合(位相同期回路PS7)とほぼ等しい直流成
分を含むことになる。したがって、位相同期回路PS1
5における基準電圧発生器は、電圧追尾回路VT15の
基準電圧を発生することができる。
の構成では、位相比較器11sの出力信号、位相比較器
1sの出力信号は、ともにパルス信号となるが、差動増
幅器4sの入力にそれぞれフィルタを挿入することによ
って直流成分のみを取出し、この直流信号を差動増幅器
4sに入力するようにしてもよい。
生器は、位相同期回路PS14における基準電圧発生器
と比較して、回路構成が簡単であり小型化に優れていこ
とに加え、位相比較器11s出力のデューティ比が0%
から100%まで理想的に網羅されるので、ハイとロー
の出現確立をより精度良く50%に近付けることが可能
となり、電圧追尾回路VT15の基準電圧を、より安定
して発生することができる。
器11sと発振器42とによって構成されている基準電
圧発生器のうちで、発振器42は、所定の周波数の信号
を発振する発振手段の例であり、位相比較器11sは、
上記入力信号VINの位相と上記発振手段の出力信号の位
相とを比較する第2の位相比較器の例である。
りも、ロックレンジが大幅に広くなるという効果を奏す
る。
1を示すブロック図である。
ク状態にある場合に、入力信号7a(VIN)の周波数に
対する位相比較器1aの出力信号の平均電圧の依存性を
示す図である。
された場合に、位相同期回路PS1の要部における信号
波形を示す図である。
2を示すブロック図である。
3を示すブロック図である。
示す図である。
4を示すブロック図である。
5を示すブロック図である。
6を示すブロック図である。
る。
S7を示すブロック図である。
す図である。
S8を示すブロック図である。
図である。
タイムチャートである。
トレート)を変化させた場合におけるループフィルタ2
iの出力電圧の変化を示す図である。
路PS112を示すブロック図である。
112における要部の波形を示す図である。
S9を示すブロック図である。
ある。
7jの周波数と位相比較器1jの平均電圧との関係を示
す図である。
VIN7jの周波数と位相比較器1jの平均電圧との関係
を示す図である。
PS10を示すブロック図である。
ある。
である。
PS11を示すブロック図である。
S11の要部の波形を示す図である。
PS12を示すブロック図である。
S12の要部のロック時の波形を示す図である。
PS13を示すブロック図である。
である。
PS14を示すブロック図である。
PS15を示すブロック図である。
i、1j、1k、1m、1n、1p、1q…位相比較
器、 2a、2b、2c、2d、2e、2f、2g、2h、2
i、2j、2k、2m、2n、2p、2q…ループフィ
ルタ、 3a、3b、3c、3d、3e、3f、3g、3h、3
i、3j、3k、3m、3n、3p、3q…電圧制御発
振器、 4a、4b、4c、4d、4e、4f、4g…差動増幅
器、 5a、5b、5c、5d、5e、5f、5g…フィル
タ、 6a、6b、6c、6d、6e、6f、6g、6h、6
j、6k、6m、6n、6p、6q、22j、22k…
加算器、 7a、7b、7c、7d、7e、7f、7g、7h、7
i、7j、7k、7m、7n、7p、7q…信号入力端
子、 8a、8b、8c、8d、8e、8f、8j、8k、8
m、8n、8p、8q…基準電圧発生器、 9a、9b、9c、9d、9e、9f、9g、9h、9
i、9j、9k、9m、9n、9p、9q…信号出力端
子、 10c、10d…フィルタ、 11f、11g…位相比較器、 12f、12g…遅延発生器、 13…オペアンプ、 14、15、33、34…抵抗器、 16…容量、 17、18…入力端子、 19…出力端子、 20、20j、20k、20m…差動積分器、 21j、21k、21m、21n…ロック検出器、 23j、23n、23p、23q…パルス発生器、 24j、24n、24p、24q…計数回路、 24j、25n、25p、25q…D/A変換器、 26k、26m…シュミット・トリガ回路、 27k…積分器、 28…電圧保持回路、 29…スイッチ、 30…インバータ、 32、37、38、41p、41q…コンパレータ、 35…上限値設定器、 36…下限値設定器、 39…セットリセットフリップフロップ(SR−F
F)、 40p、40q…電圧差検出器、 41…発振器、 42…発振器。
Claims (24)
- 【請求項1】 位相比較器と、ループフィルタと、電圧
制御発振器とが縦列接続されている信号経路を有し、 上記位相比較器は、入力信号VINと上記電圧制御発振器
の出力信号との位相を比較し、この比較結果を出力する
比較器であり、上記ループフィルタは、上記位相比較器
の出力信号を入力して直流電圧を出力するフィルタであ
り、上記電圧制御発振器は、上記ループフィルタの直流
出力電圧に応じて、出力発振周波数を制御する発振器で
ある位相同期回路において、 上記位相比較器出力の平均電圧が、所定の基準電圧に一
致させる信号を、上記信号経路の電圧に加算する電圧追
尾手段を有し、上記電圧追尾手段によって、上記位相同
期回路のロックレンジを拡大することを特徴とする位相
同期回路。 - 【請求項2】 位相比較器と、ループフィルタと、電圧
制御発振器と、ロック検出器と、引込回路とが接続され
ている信号経路を有し、 上記位相比較器は、入力信号VINと上記電圧制御発振器
の出力信号との位相を比較し、この比較結果を出力する
比較器であり、上記ループフィルタは、上記位相比較器
の出力信号を入力して直流電圧を出力するフィルタであ
り、上記電圧制御発振器は、上記ループフィルタの直流
出力電圧に応じて、出力発振周波数を制御する発振器で
あり、上記ロック検出器は、上記電圧制御発振器の出力
信号が上記入力信号VINにロックしているか、アンロッ
クしているかを判別し、この判別結果を出力する検出器
であり、上記引込回路は、上記ロック検出器がアンロッ
クであると判別した場合に、掃引信号を発生し、上記信
号経路の電圧に加算する信号発生器である位相同期回路
において、 上記位相比較器出力の平均電圧が、所定の基準電圧に一
致させる信号を、上記信号経路の電圧に加算する電圧追
尾手段を有し、上記電圧追尾手段によって、上記位相同
期回路のロックレンジを拡大することを特徴とする位相
同期回路。 - 【請求項3】 請求項1において、 上記電圧追尾手段は、 上記位相比較器の出力電圧範囲内の電圧を発生する基準
電圧発生手段と;上記位相比較器の出力電圧と上記基準
電圧発生手段の出力電圧との差に比例する電圧を出力す
る差動増幅器と;上記差動増幅器の出力を直流電圧に変
換するフィルタと;上記位相比較器の出力電圧に、上記
フィルタの出力を加算し、上記ループフィルタに送出す
る加算手段と;を有する手段であることを特徴とする位
相同期回路。 - 【請求項4】 請求項2において、 上記電圧追尾手段は、 上記位相比較器の出力電圧範囲内の電圧を発生する基準
電圧発生手段と;上記位相比較器の出力電圧と上記基準
電圧発生手段の出力電圧との差に比例する電圧を出力す
る差動増幅器と;上記差動増幅器の出力を直流電圧に変
換するフィルタと;上記位相比較器の出力電圧に、上記
フィルタの出力を加算し、上記ループフィルタに送出す
る加算手段と;を有する手段であることを特徴とする位
相同期回路。 - 【請求項5】 請求項1において、 上記電圧追尾手段は、 上記位相比較器の出力電圧範囲内の電圧を発生する基準
電圧発生手段と;上記位相比較器の出力電圧と上記基準
電圧発生手段の出力電圧との差に比例する電圧を積分し
た電圧を出力する差動積分器と;上記位相比較器の出力
電圧に、上記差動積分器の出力を加算し、上記ループフ
ィルタに送出する加算手段と;を有する手段であること
を特徴とする位相同期回路。 - 【請求項6】 請求項2において、 上記電圧追尾手段は、 上記位相比較器の出力電圧範囲内の電圧を発生する基準
電圧発生手段と;上記位相比較器の出力電圧と上記基準
電圧発生手段の出力電圧との差に比例する電圧を積分し
た電圧を出力する差動積分器と;上記位相比較器の出力
電圧に、上記差動積分器の出力を加算し、上記ループフ
ィルタに送出する加算手段と;を有する手段であること
を特徴とする位相同期回路。 - 【請求項7】 請求項3または請求項5において、 上記位相比較器の出力電圧がフィルタによって変換され
た直流電圧を、上記電圧追尾手段に入力することを特徴
とする位相同期回路。 - 【請求項8】 請求項4または請求項6において、 上記位相比較器の出力電圧がフィルタによって変換され
た直流電圧を、上記電圧追尾手段に入力することを特徴
とする位相同期回路。 - 【請求項9】 請求項3、5、7のいずれか1項におい
て、 上記基準電圧発生手段は、 上記入力信号VINを所定の時間遅延させる遅延手段と;
上記入力信号VINと上記遅延手段の出力とを入力する第
2の位相比較器と;を有する手段であることを特徴とす
る位相同期回路。 - 【請求項10】 請求項4、6、8のいずれか1項にお
いて、 上記基準電圧発生手段は、 上記入力信号VINを所定の時間遅延させる遅延手段と;
上記入力信号VINと上記遅延手段の出力とを入力する第
2の位相比較器と;を有する手段であることを特徴とす
る位相同期回路。 - 【請求項11】 請求項3、5、7のいずれか1項にお
いて、 上記基準電圧発生手段は、 上記電圧制御発振器の出力信号を所定の時間遅延させる
遅延手段と;上記電圧制御発振器の出力信号と上記遅延
手段の出力信号とを入力する第2の位相比較器と;を有
する手段であることを特徴とする位相同期回路。 - 【請求項12】 請求項4、6、8のいずれか1項にお
いて、 上記基準電圧発生手段は、 上記電圧制御発振器の出力信号を所定の時間遅延させる
遅延手段と;上記電圧制御発振器の出力信号と上記遅延
手段の出力信号とを入力する第2の位相比較器と;を有
する手段であることを特徴とする位相同期回路。 - 【請求項13】 請求項3、5、7、9、11のいずれ
か1項において、 上記加算は、上記信号経路中における上記ループフィル
タの直流出力電圧に対して行う加算であることを特徴と
する位相同期回路。 - 【請求項14】 請求項4、6、8、10、12のいず
れか1項において、 上記加算は、上記信号経路中における上記ループフィル
タの直流出力電圧に対して行う加算であることを特徴と
する位相同期回路。 - 【請求項15】 請求項1において、 上記電圧追尾手段は、 上記位相比較器の出力電圧範囲内の電圧を発生する基準
電圧発生手段と;上記位相比較器の出力電圧と上記基準
電圧発生手段の出力電圧との電位差が所定の値を超過す
ることを検出する電圧差検出手段と;上記位相比較器の
出力電圧と上記基準電圧発生手段の出力電圧の電圧の高
低を検出する電圧比較手段と;電圧差検出手段が上記所
定の電圧差を超過したと検出した場合に発振動作を行う
パルス発生手段と;上記パルス発生手段の出力を計数
し、その計数方向は上記電圧比較手段の出力によって制
御される計数手段と;上記計数手段の計数結果を電圧に
変換するD/A変換手段と;を有する手段であることを
特徴とする位相同期回路。 - 【請求項16】 請求項2において、 上記電圧追尾手段は、 上記位相比較器の出力電圧範囲内の電圧を発生する基準
電圧発生手段と;上記位相比較器の出力電圧と上記基準
電圧発生手段の出力電圧との電位差が所定の値を超過す
ることを検出する電圧差検出手段と;上記位相比較器の
出力電圧と上記基準電圧発生手段の出力電圧の電圧の高
低を検出する電圧比較手段と;電圧差検出手段が上記所
定の電圧差を超過したと検出した場合に発振動作を行う
パルス発生手段と;上記パルス発生手段の出力を計数
し、その計数方向は上記電圧比較手段の出力によって制
御される計数手段と;上記計数手段の計数結果を電圧に
変換するD/A変換手段と;を有する手段であることを
特徴とする位相同期回路。 - 【請求項17】 請求項2、4、6、8、10、12、
14、16のいずれか1項において、 上記引込手段は、 上記ロック検出手段がアンロックを検出する場合に、継
続して所定の周期のパルスを発生するパルス発生手段
と;上記パルス発生手段が発生するパルス数を計数する
計数手段と;上記計数手段の計数結果を電圧に変換する
D/A変換手段と;を有する手段であることを特徴とす
る位相同期回路。 - 【請求項18】 請求項2、4、6、8、10、12、
14、16のいずれか1項において、 上記引込手段は、 シュミット・トリガ手段と;上記シュミット・トリガ手
段の出力電圧を積分し、積分結果を上記シュミット・ト
リガ手段の入力にフィードバックする積分手段と;上記
ロック検出手段がアンロックと判別した場合に、上記積
分器出力電圧を出力し、一方、上記ロック検出手段がロ
ックと判別した場合に、一定電圧を出力する電圧保持手
段と;を有する手段であることを特徴とする位相同期回
路。 - 【請求項19】 請求項2、4、6、8、10、12、
14、16のいずれか1項において、 上記引込手段は、 上記電圧追尾手段の出力電圧を入力するシュミット・ト
リガ手段と;上記ロック検出手段がアンロックを検出し
た場合に、上記シュミット・トリガ手段の出力を上記電
圧追尾手段の入力に送出し、一方、上記ロック検出手段
がロックを検出した場合に、上記位相比較器の出力を上
記電圧追尾手段の入力に送出する回路切替手段と;を有
する手段であることを特徴とする位相同期回路。 - 【請求項20】 請求項2、4、6、8、10、12、
14、16、17のいずれか1項において、 上記引込手段に含まれるパルス発生手段と、計数回路
と、D/A変換手段と、上記電圧追尾回路に含まれるパ
ルス発生手段と、計数回路と、D/A変換手段とのうち
の少なくとも1つを、上記引込手段と上記電圧追尾回路
との間で共用することを特徴とする位相同期回路。 - 【請求項21】 請求項3、5、7のいずれか1項にお
いて、 上記基準電圧発生手段は、 上記入力信号VINを任意時間遅延させる可変遅延手段
と;上記可変遅延手段の遅延量を周期的に制御するため
に所定の周波数の信号を発振する発振手段と;上記入力
信号VINの位相と上記可変遅延手段の出力信号の位相と
を比較する第2の位相比較器と;を有する手段であるこ
とを特徴とする位相同期回路。 - 【請求項22】 請求項4、6、8のいずれか1項にお
いて、 上記基準電圧発生手段は、 上記入力信号VINを任意時間遅延させる可変遅延手段
と;上記可変遅延手段の遅延量を周期的に制御するため
に所定の周波数の信号を発振する発振手段と;上記入力
信号VINの位相と上記可変遅延手段の出力信号の位相と
を比較する第2の位相比較器と;を有する手段であるこ
とを特徴とする位相同期回路。 - 【請求項23】 請求項3、5、7のいずれか1項にお
いて、 上記基準電圧発生手段は、 所定の周波数の信号を発振する発振手段と;上記入力信
号VINの位相と上記発振手段の出力信号の位相とを比較
する第2の位相比較器と;を有する手段であることを特
徴とする位相同期回路。 - 【請求項24】 請求項4、6、8のいずれか1項にお
いて、 上記基準電圧発生手段は、 所定の周波数の信号を発振する発振手段と;上記入力信
号VINの位相と上記発振手段の出力信号の位相とを比較
する第2の位相比較器と;を有する手段であることを特
徴とする位相同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001079616A JP3690735B2 (ja) | 2000-03-21 | 2001-03-21 | 位相同期回路 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000077934 | 2000-03-21 | ||
JP2000-77934 | 2000-07-04 | ||
JP2000-201851 | 2000-07-04 | ||
JP2000201851 | 2000-07-04 | ||
JP2001079616A JP3690735B2 (ja) | 2000-03-21 | 2001-03-21 | 位相同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002084189A true JP2002084189A (ja) | 2002-03-22 |
JP3690735B2 JP3690735B2 (ja) | 2005-08-31 |
Family
ID=27342733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001079616A Expired - Fee Related JP3690735B2 (ja) | 2000-03-21 | 2001-03-21 | 位相同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3690735B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005328272A (ja) * | 2004-05-13 | 2005-11-24 | Nec Electronics Corp | Pll回路およびそれを用いた周波数設定回路 |
JP2007515120A (ja) * | 2003-12-19 | 2007-06-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧制御周波数発生器における妨害を補償する装置及び方法 |
WO2007114054A1 (ja) * | 2006-03-31 | 2007-10-11 | Nihon Dempa Kogyo Co., Ltd. | 周波数シンセサイザ |
JP2007295537A (ja) * | 2006-03-31 | 2007-11-08 | Nippon Dempa Kogyo Co Ltd | 周波数シンセサイザ |
-
2001
- 2001-03-21 JP JP2001079616A patent/JP3690735B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007515120A (ja) * | 2003-12-19 | 2007-06-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧制御周波数発生器における妨害を補償する装置及び方法 |
JP2005328272A (ja) * | 2004-05-13 | 2005-11-24 | Nec Electronics Corp | Pll回路およびそれを用いた周波数設定回路 |
WO2007114054A1 (ja) * | 2006-03-31 | 2007-10-11 | Nihon Dempa Kogyo Co., Ltd. | 周波数シンセサイザ |
JP2007295537A (ja) * | 2006-03-31 | 2007-11-08 | Nippon Dempa Kogyo Co Ltd | 周波数シンセサイザ |
KR100990612B1 (ko) | 2006-03-31 | 2010-10-29 | 니혼 덴파 고교 가부시끼가이샤 | 주파수 신시사이저 |
US7825701B2 (en) | 2006-03-31 | 2010-11-02 | Nihon Dempa Kogyo Co., Ltd. | Frequency synthesizer |
KR100995173B1 (ko) | 2006-03-31 | 2010-11-17 | 니혼 덴파 고교 가부시끼가이샤 | 주파수 신시사이저 |
US7888974B2 (en) | 2006-03-31 | 2011-02-15 | Nihon Dempa Kogyo Co. . Ltd. | Frequency synthesizer |
JP4713525B2 (ja) * | 2006-03-31 | 2011-06-29 | 日本電波工業株式会社 | 周波数シンセサイザ |
Also Published As
Publication number | Publication date |
---|---|
JP3690735B2 (ja) | 2005-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8432198B2 (en) | Injection-locked phase-locked loop with a self-aligned injection window | |
EP2933924B1 (en) | Clock and data recovery circuit using an injection locked oscillator | |
EP1184987B1 (en) | Phase-locked loop | |
JP5110815B2 (ja) | 広い周波数範囲にわたり安定した利得を有する電圧制御発振器 | |
US6915081B2 (en) | PLL circuit and optical communication reception apparatus | |
JPH09298461A (ja) | 半導体集積回路 | |
JPH1168559A (ja) | 位相同期ループ回路 | |
JP2019153962A (ja) | Pll回路およびcdr装置 | |
EP0287776A2 (en) | Phase-locked data detector | |
US6275116B1 (en) | Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator | |
JP2002084189A (ja) | 位相同期回路 | |
US7642877B2 (en) | Self-oscillating modulator and method for adjusting a self-oscillating modulator | |
US11509318B2 (en) | Voltage controlled oscillator structure and phase-locked loop | |
JP2002124876A (ja) | Rcフィルタ内フィルタ・コンデンサ用充放電加速回路 | |
US6744326B2 (en) | Interleaved VCO with balanced feedforward | |
US7825737B1 (en) | Apparatus for low-jitter frequency and phase locked loop and associated methods | |
KR102418077B1 (ko) | 서브샘플링 기반 ftl과 dll을 적용한 주입-고정 위상고정루프 | |
JPH0353813B2 (ja) | ||
KR100424174B1 (ko) | 페이스 락 루프 회로 | |
JPH09200046A (ja) | 位相差制御pll回路 | |
JP2009515488A (ja) | 拡散スペクトラムクロック発生装置としての非線形フィードバック制御ループ | |
EP2019484B1 (en) | Quadrature VCO system and method | |
JP2000349623A (ja) | 位相同期ループ回路 | |
CN113300706A (zh) | 自偏置锁相环及快速锁定自偏置锁相环的方法 | |
TW202401987A (zh) | 具有脈衝濾波器的時鐘和資料恢復裝置和其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050610 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |