JPH02294119A - 位相調整装置 - Google Patents
位相調整装置Info
- Publication number
- JPH02294119A JPH02294119A JP1115339A JP11533989A JPH02294119A JP H02294119 A JPH02294119 A JP H02294119A JP 1115339 A JP1115339 A JP 1115339A JP 11533989 A JP11533989 A JP 11533989A JP H02294119 A JPH02294119 A JP H02294119A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- circuit
- signal
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 9
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 230000010363 phase shift Effects 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は一定周波数の連続波信号の位相を直流制御で連
続的に可変する位相調整装置に関するものである。
続的に可変する位相調整装置に関するものである。
従来の技術
例えば、テレビジロン送受像機やＶＴＲにおける色相調
整、その同期信号発生装置における基準サブキャリアお
よび水平同期信号に対してのサブキャリアの位相調整等
、機器の外部に設けたつまみでサブキャリアの位相シフ
ト量を調整することが必要となる。そして、この際、直
流制御の方がノイズに対して有利である。
整、その同期信号発生装置における基準サブキャリアお
よび水平同期信号に対してのサブキャリアの位相調整等
、機器の外部に設けたつまみでサブキャリアの位相シフ
ト量を調整することが必要となる。そして、この際、直
流制御の方がノイズに対して有利である。
第３図は従来の位相調整装置のブロック図を示すもので
ある。同図において、１は周波数ｆＯの連続波信号の入
力端子、２は移相同路、３は移相回路２の位相シフトａ
を調整するための直流電圧を入力する調整端子、４は位
相比較器（ＰＣ）、５は電圧制御発振器（ＶＣＯ）、８
はｎ分の１分周器、７は低域通過フィルタ（ＬＰＦ）、
８は周波数ｎ−ｆＯの連続波信号の出力端子、９は周波
数ｆ０の連続波信号の出力端子である。
ある。同図において、１は周波数ｆＯの連続波信号の入
力端子、２は移相同路、３は移相回路２の位相シフトａ
を調整するための直流電圧を入力する調整端子、４は位
相比較器（ＰＣ）、５は電圧制御発振器（ＶＣＯ）、８
はｎ分の１分周器、７は低域通過フィルタ（ＬＰＦ）、
８は周波数ｎ−ｆＯの連続波信号の出力端子、９は周波
数ｆ０の連続波信号の出力端子である。
端子１から入力された周波数ｆＯの連続波信号は移相同
路２で調整端子３からの調整電圧に従って位相がシフト
され、ＰＣ４の一方の入力端子に入力される。また、Ｖ
ＣＯ５の出力はｎ分の１に分周されてＰＣ４の他方の入
力端子に入力され、これら２つの入力信号の位相差に応
じたＰＣ４の出力はＬＰＦ７で高城成分が除去され、Ｖ
ＣＯ５の発振周波数および位相を制御する。その結果、
この発振周波数はｎ＠ｆｏとなる。また、ＰＣ４の２つ
の入力間の位相差は周波数が一定なら一定で、入力端子
１と出力端子８の信号間の位相差は移相回路２だけで制
御される。ここで、ＰＣ４，ＶＣ０５，ｎ分の１分周器
８，ＬＰＦ７はＰＬＬを構成している。
路２で調整端子３からの調整電圧に従って位相がシフト
され、ＰＣ４の一方の入力端子に入力される。また、Ｖ
ＣＯ５の出力はｎ分の１に分周されてＰＣ４の他方の入
力端子に入力され、これら２つの入力信号の位相差に応
じたＰＣ４の出力はＬＰＦ７で高城成分が除去され、Ｖ
ＣＯ５の発振周波数および位相を制御する。その結果、
この発振周波数はｎ＠ｆｏとなる。また、ＰＣ４の２つ
の入力間の位相差は周波数が一定なら一定で、入力端子
１と出力端子８の信号間の位相差は移相回路２だけで制
御される。ここで、ＰＣ４，ＶＣ０５，ｎ分の１分周器
８，ＬＰＦ７はＰＬＬを構成している。
第４図は移相回路２の具体的な構成例を示す回路図であ
って、抵抗１０の抵抗値Ｒとノくリキャップ１１の容量
値Ｃにより位相変化量が決まる。トランジスタ１２とそ
のバイアス抵抗１３．１４により抵抗１０には入力と同
相の信号が、ノイリキャップ１１には逆相の信号が加わ
る。コンデンサ１５，１６、抵抗１７．１８． １９
は調整端子３からの直流電圧をバリキャップ１１に印加
してその容量を変えるためのものである。トランジスタ
２ｏ． Ｆｒ１抗２ｊはバッファである。ここで、位相
シフト量φは、 Φ＝−２・ａｒ ｃｔａｑ （２π−ｆＯ・Ｒ−Ｃ）
であって、バリキャップ１１を直流制御することにより
容量値Ｃを変化させ、位相シフト量Φの値を変えること
が出来る。
って、抵抗１０の抵抗値Ｒとノくリキャップ１１の容量
値Ｃにより位相変化量が決まる。トランジスタ１２とそ
のバイアス抵抗１３．１４により抵抗１０には入力と同
相の信号が、ノイリキャップ１１には逆相の信号が加わ
る。コンデンサ１５，１６、抵抗１７．１８． １９
は調整端子３からの直流電圧をバリキャップ１１に印加
してその容量を変えるためのものである。トランジスタ
２ｏ． Ｆｒ１抗２ｊはバッファである。ここで、位相
シフト量φは、 Φ＝−２・ａｒ ｃｔａｑ （２π−ｆＯ・Ｒ−Ｃ）
であって、バリキャップ１１を直流制御することにより
容量値Ｃを変化させ、位相シフト量Φの値を変えること
が出来る。
なお、ｎの値は通常４が選ばれる。この時、出力端子９
の周波数ｆＯの信号を出力端子８の４ｆＯの信号でラッ
チすることにより９０度単位で出力端子９の信号の位相
をシフトすることが出来る。
の周波数ｆＯの信号を出力端子８の４ｆＯの信号でラッ
チすることにより９０度単位で出力端子９の信号の位相
をシフトすることが出来る。
発明が解決しようとする課題
しかしながら上記のような構成では、１つの移相回路を
構成するために多くの回路素子を必要とすること、バリ
キャップ容量の可変範囲が狭いため広い調整範囲を確保
するためには何段も直列に接続しなければならないこと
、位相比較器はアナログ乗算器か１ビット乗算器を使用
する場合は移相回路と位相比較器の間にコンバレー夕を
設ける必要があること等により、回路規模が大きくなり
、コスト高になる。また、位相シフト量を決める要素が
多いため温度特性の補償が難しくなるといった問題点が
あった。
構成するために多くの回路素子を必要とすること、バリ
キャップ容量の可変範囲が狭いため広い調整範囲を確保
するためには何段も直列に接続しなければならないこと
、位相比較器はアナログ乗算器か１ビット乗算器を使用
する場合は移相回路と位相比較器の間にコンバレー夕を
設ける必要があること等により、回路規模が大きくなり
、コスト高になる。また、位相シフト量を決める要素が
多いため温度特性の補償が難しくなるといった問題点が
あった。
本発明はかかる点に鑑み、２値回路を使用することによ
って、回路規模が小さく、ＬＳＩに内蔵でき、可変範囲
が広く、かつ回路が単純で安定な位相調整装置を提供す
ることを目的とする。
って、回路規模が小さく、ＬＳＩに内蔵でき、可変範囲
が広く、かつ回路が単純で安定な位相調整装置を提供す
ることを目的とする。
課題を解決するための手段
本発明は、周波数ｆＯの第１の連続波信号を２ｍ分の１
に分周（ｍは１以上の整数）する第１の分周手段と、周
波数ｆＯの第２の連続波信号を出力する発振手段と、前
記第２の連続波信号を２ｍ分の１に分周する第２０分周
手段と、前記第１，第２の分周手段の出力信号を乗算し
て位相比較する位相比較手段と、基準電圧と前記位相比
較手段の出力信号から高周波成分を除去した信号とを比
較し増幅する増幅手段と、前記基準電圧を可変する調整
手段と、前記増幅手段の出力信号で前記発振手段の発振
周波数および位相を制御する制御手段とより構成されて
いる。
に分周（ｍは１以上の整数）する第１の分周手段と、周
波数ｆＯの第２の連続波信号を出力する発振手段と、前
記第２の連続波信号を２ｍ分の１に分周する第２０分周
手段と、前記第１，第２の分周手段の出力信号を乗算し
て位相比較する位相比較手段と、基準電圧と前記位相比
較手段の出力信号から高周波成分を除去した信号とを比
較し増幅する増幅手段と、前記基準電圧を可変する調整
手段と、前記増幅手段の出力信号で前記発振手段の発振
周波数および位相を制御する制御手段とより構成されて
いる。
作用
本発明は上記した構成により、位相比較手段の前段にｍ
分の１分周器を設けることにより位相比較手段として２
値回路の乗算器を使用することが出来、ｍの値を適当に
大きくすることにより、位相調整範囲を広くすることが
出来る。
分の１分周器を設けることにより位相比較手段として２
値回路の乗算器を使用することが出来、ｍの値を適当に
大きくすることにより、位相調整範囲を広くすることが
出来る。
実施例
第１図は本発明の一実施例に於ける位相調整装置のブロ
ック図を示すものである。なお、従来例と同一構成部に
は同一の符号を付し、同一の動作をする。同図において
、２２．２３は２ｍ分の１分周器、２４は演算増幅器、
２５は基準電圧発生器であって、入力端子１から入力さ
れた周波数ｆＯの連続波信号は分周器２２で２ｍ分の１
に分周される。一方、ＶＣＯ５の出力信号は分周器８で
ｎ分の１に分周され、さらに、分周器２３で２ｍ分の１
に分周される。
ック図を示すものである。なお、従来例と同一構成部に
は同一の符号を付し、同一の動作をする。同図において
、２２．２３は２ｍ分の１分周器、２４は演算増幅器、
２５は基準電圧発生器であって、入力端子１から入力さ
れた周波数ｆＯの連続波信号は分周器２２で２ｍ分の１
に分周される。一方、ＶＣＯ５の出力信号は分周器８で
ｎ分の１に分周され、さらに、分周器２３で２ｍ分の１
に分周される。
分周器２２．２３の出力信号はＰＣ４で位相比較され、
位相比較された信号はＬＰＦ７でその高城成分が除去さ
れ、演算増幅器２４で基準電圧発生器２５からの基準電
圧と比較され、その差成分が増幅されＶＣＯ５を制御す
る。その結果、ｖＣ０５の発振周波数はｎ●ｆＯとなり
、出力端子８からは周波数ｎ●ｆＯの連続波゛信号が、
出力端子θからは周波数ｆＯの連続波信号が出力される
。なお、基準電圧は制御端子３からの制御信号で調整で
きる。なお、この場合、従来例と同様ｆＯの信号をｎ●
ｆＯの信号でラッチすることにより位相をステップ的に
変えることができる。また、ｎ＠ｆＯの連続波信号が不
用のときＶＣＯ５の発振周波数はｆＯでもよく、この場
合、分周器６は不用である。
位相比較された信号はＬＰＦ７でその高城成分が除去さ
れ、演算増幅器２４で基準電圧発生器２５からの基準電
圧と比較され、その差成分が増幅されＶＣＯ５を制御す
る。その結果、ｖＣ０５の発振周波数はｎ●ｆＯとなり
、出力端子８からは周波数ｎ●ｆＯの連続波゛信号が、
出力端子θからは周波数ｆＯの連続波信号が出力される
。なお、基準電圧は制御端子３からの制御信号で調整で
きる。なお、この場合、従来例と同様ｆＯの信号をｎ●
ｆＯの信号でラッチすることにより位相をステップ的に
変えることができる。また、ｎ＠ｆＯの連続波信号が不
用のときＶＣＯ５の発振周波数はｆＯでもよく、この場
合、分周器６は不用である。
第２図は本実施例の動作特性図であって、同図（ａ）は
位相比較器の入出力特性を、同図（ｂ）はＰＬＬ回路を
動作させた時の基準電圧と端子１，９の入出力信号間の
位相差の関係を示したものである。
位相比較器の入出力特性を、同図（ｂ）はＰＬＬ回路を
動作させた時の基準電圧と端子１，９の入出力信号間の
位相差の関係を示したものである。
第１図において、２ｍ分の１分周器２２．２３は２分の
１分周器またはそれを含むので、ＰＣ４の出力信号は周
波数ｆｏ／２ｍ１ デューティ５０／５０の２値信号で
ある。そこで、ＰＣ４は１ビット乗算器すなわちイクス
クルーシブーオア回路で実現でき、その出力信号は基本
周波数ｆＯ／ｍでその各高調波を含み、出力電圧の２値
をＯとＶｏとするとその平均値は第２図（ａ）に示すよ
うに分周器２２．２３の出力信号が同相のとき０１
逆相（１８０度）のときＶｏｚ９０度のときＶｏ／２で
あって、その位相差に比例して直線的に変化する。
１分周器またはそれを含むので、ＰＣ４の出力信号は周
波数ｆｏ／２ｍ１ デューティ５０／５０の２値信号で
ある。そこで、ＰＣ４は１ビット乗算器すなわちイクス
クルーシブーオア回路で実現でき、その出力信号は基本
周波数ｆＯ／ｍでその各高調波を含み、出力電圧の２値
をＯとＶｏとするとその平均値は第２図（ａ）に示すよ
うに分周器２２．２３の出力信号が同相のとき０１
逆相（１８０度）のときＶｏｚ９０度のときＶｏ／２で
あって、その位相差に比例して直線的に変化する。
ＰＬＬ回路が動作している時、演算増幅器２４の増幅度
を十分大きくするとＰＣ４出力の平均値は基準電圧に等
しくなるよう制御され、ＰＣ４の２つの入力信号の位相
差は基醐電圧に応じてＯから１８０度変化する。従って
、端子１と９の周波数ｆＯの入出力信号間の位相差は第
２図（ｂ）に示すように基準電圧に応じてＯから３６０
ｍ度まで直線的に変化する。
を十分大きくするとＰＣ４出力の平均値は基準電圧に等
しくなるよう制御され、ＰＣ４の２つの入力信号の位相
差は基醐電圧に応じてＯから１８０度変化する。従って
、端子１と９の周波数ｆＯの入出力信号間の位相差は第
２図（ｂ）に示すように基準電圧に応じてＯから３６０
ｍ度まで直線的に変化する。
ｍ＝１のとき、すなわち分周器２２．２３が２分の１分
周器であるとき基準信号の変化で３６０度可変すること
が理論的には可能である。実際には、基準電圧が０また
は３６０度付近ではＰＬＬとしての動作が不安定になる
ので、ＶＯ／２付近で使用することが望ましい。そこで
、ｍの値を大きくすると、少ない基準電圧の変化で位相
を大きく変えることが出来る。
周器であるとき基準信号の変化で３６０度可変すること
が理論的には可能である。実際には、基準電圧が０また
は３６０度付近ではＰＬＬとしての動作が不安定になる
ので、ＶＯ／２付近で使用することが望ましい。そこで
、ｍの値を大きくすると、少ない基準電圧の変化で位相
を大きく変えることが出来る。
以上のように本実施例によれば、分周器２２，２３、Ｐ
Ｃ４は入出力信号が１またはＯの２値だけで処理する２
値回路で構成でき、ＰＣ４の出力レベルがｖＯであると
き、基準電圧をｋ●ｖＯとすると入出力間の位相差が１
８０ｋｅｍ度となり、ＰＣ４の出力レベルを決める電源
と基準電圧の電源を同一にし、ｋの値をボリュウム等を
用いて抵抗比で決めるようにすると電源電圧変動、温度
変化をキャンセルすることができる。
Ｃ４は入出力信号が１またはＯの２値だけで処理する２
値回路で構成でき、ＰＣ４の出力レベルがｖＯであると
き、基準電圧をｋ●ｖＯとすると入出力間の位相差が１
８０ｋｅｍ度となり、ＰＣ４の出力レベルを決める電源
と基準電圧の電源を同一にし、ｋの値をボリュウム等を
用いて抵抗比で決めるようにすると電源電圧変動、温度
変化をキャンセルすることができる。
発明の効果
以上説明したように、本発明によれば、移相回路が不用
で、各分周器、位相比較回路を２値回路で構成でき、汎
用素子を使用して回路数を減らすことやＬＳＩに内蔵す
ることが出来る。また、ｍ＝１でも従来例より十分広い
可変範囲がとれ、ｍの値を増やしていけば可変範囲はＰ
ＬＬの応答、安定性に影響しない範囲でいくらでも広く
することが出来る。さらに、基準電圧に比例して位相が
直線的に変化すること、電源電圧変動、温度変化をキャ
ンセルする構成が容易である等その効果は太きい。
で、各分周器、位相比較回路を２値回路で構成でき、汎
用素子を使用して回路数を減らすことやＬＳＩに内蔵す
ることが出来る。また、ｍ＝１でも従来例より十分広い
可変範囲がとれ、ｍの値を増やしていけば可変範囲はＰ
ＬＬの応答、安定性に影響しない範囲でいくらでも広く
することが出来る。さらに、基準電圧に比例して位相が
直線的に変化すること、電源電圧変動、温度変化をキャ
ンセルする構成が容易である等その効果は太きい。
第１図は本発明の一実施例における位相調整装置のブロ
ック図、第２図はその動作特性図、第３図は従来の位相
調′整装置のブロック図、第４図は従来の位相調整装置
における移相回路の詳細を示す回路図である。 １・・・入力端子、 ３・・・調整端子、 ４・・
・位相比較器、 ５・・・電圧制御発振器、 ６・
・・ｎ分の１分周器、 ７・・・低域通過フィルタ、
８・・・周波数４ｆＯの出力端子、 ９・・・周
波数ｆＯの出力端子、２２．２３・・・２ｍ分の１分周
器、 ２４・・・演算増幅器、 ２５・・・基準電
圧発生器。 代理人の氏名 弁理士 粟野 重孝 はか１名第 図 第 図 ｑｏａ ３々ビ ｖカ →羞準ｔ尾 Ｖａ 第 図 第 図
ック図、第２図はその動作特性図、第３図は従来の位相
調′整装置のブロック図、第４図は従来の位相調整装置
における移相回路の詳細を示す回路図である。 １・・・入力端子、 ３・・・調整端子、 ４・・
・位相比較器、 ５・・・電圧制御発振器、 ６・
・・ｎ分の１分周器、 ７・・・低域通過フィルタ、
８・・・周波数４ｆＯの出力端子、 ９・・・周
波数ｆＯの出力端子、２２．２３・・・２ｍ分の１分周
器、 ２４・・・演算増幅器、 ２５・・・基準電
圧発生器。 代理人の氏名 弁理士 粟野 重孝 はか１名第 図 第 図 ｑｏａ ３々ビ ｖカ →羞準ｔ尾 Ｖａ 第 図 第 図
Claims (1)
- 【特許請求の範囲】 周波数ｆ０の第１の連続波信号を２ｍ分の１に分周（ｍ
は１以上の整数）する第１の分周手段と、周波数ｆ０の
第２の連続波信号を出力する発振手段と、 前記第２の連続波信号を２ｍ分周する第２の分周手段と
、 前記第１、第２の分周手段の出力信号を乗算して位相比
較する位相比較手段と、 基準電圧と前記位相比較手段の出力信号から高周波成分
を除去した信号とを比較し増幅する増幅手段と、 前記基準電圧を可変する調整手段と、 前記増幅手段出力信号で前記発振手段の発振周波数およ
び位相を制御する制御手段とを備えてなる位相調整装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1115339A JPH02294119A (ja) | 1989-05-09 | 1989-05-09 | 位相調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1115339A JPH02294119A (ja) | 1989-05-09 | 1989-05-09 | 位相調整装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02294119A true JPH02294119A (ja) | 1990-12-05 |
Family
ID=14660096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1115339A Pending JPH02294119A (ja) | 1989-05-09 | 1989-05-09 | 位相調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02294119A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225905A (ja) * | 1985-03-29 | 1986-10-07 | Toshiba Corp | 出力位相可変型位相同期発振器 |
| JPS63199520A (ja) * | 1987-02-13 | 1988-08-18 | Nec Corp | デイジタル位相同期発振器 |
-
1989
- 1989-05-09 JP JP1115339A patent/JPH02294119A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225905A (ja) * | 1985-03-29 | 1986-10-07 | Toshiba Corp | 出力位相可変型位相同期発振器 |
| JPS63199520A (ja) * | 1987-02-13 | 1988-08-18 | Nec Corp | デイジタル位相同期発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4313209A (en) | Phase-locked loop frequency synthesizer including compensated phase and frequency modulation | |
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| US20120068743A1 (en) | Feedback-Based Linearization of Voltage Controlled Oscillator | |
| US20050190003A1 (en) | Interpolative varactor voltage controlled oscillator with constant modulation sensitivity | |
| US4797637A (en) | PLL frequency synthesizer | |
| US4975662A (en) | Voltage controlled oscillator (VCO) circuit with enhanced frequency selection range | |
| JPH0340333A (ja) | チューナ選局装置 | |
| US4862106A (en) | Signal generating apparatus using PLL circuit | |
| US7205849B2 (en) | Phase locked loop including an integrator-free loop filter | |
| US8432200B1 (en) | Self-tracking adaptive bandwidth phase-locked loop | |
| JP4334634B2 (ja) | 周波数追跡装置 | |
| JPH02294119A (ja) | 位相調整装置 | |
| US7391840B2 (en) | Phase locked loop circuit, electronic device including a phase locked loop circuit and method for generating a periodic signal | |
| JP3715335B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| KR20010057036A (ko) | 차동 차지펌프를 이용한 위상동기루프의 필터부 | |
| US20040027205A1 (en) | Local oscillator apparatus for low-noise generation of arbitrary frequencies | |
| US4560957A (en) | Oscillator fine tune circuit | |
| JPH09200046A (ja) | 位相差制御ｐｌｌ回路 | |
| JPH08139525A (ja) | 電圧制御型ｓａｗ発振器 | |
| JPH03163912A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH0440104A (ja) | 超高周波ダイオード発振器の位相同期回路 | |
| KR950003115Y1 (ko) | 주파수 발생장치 | |
| JP2631009B2 (ja) | Ｐｌｌ回路 | |
| JPH04344713A (ja) | 位相同期回路 | |
| JPH02142215A (ja) | 位相調整装置 |