JPH02142215A - 位相調整装置 - Google Patents
位相調整装置Info
- Publication number
- JPH02142215A JPH02142215A JP63296483A JP29648388A JPH02142215A JP H02142215 A JPH02142215 A JP H02142215A JP 63296483 A JP63296483 A JP 63296483A JP 29648388 A JP29648388 A JP 29648388A JP H02142215 A JPH02142215 A JP H02142215A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- divider
- phase
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 10
- 230000003111 delayed effect Effects 0.000 abstract description 5
- 230000000630 rising effect Effects 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000010363 phase shift Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は一定周波数の連続波信号の位相を一定量おきに
ステップ的にかつ直流制御で連続的に可変する位相調整
装置に関するものである。
ステップ的にかつ直流制御で連続的に可変する位相調整
装置に関するものである。
従来の技術
例えば、テレビシロン送受像機やＶＴＲにおける色相調
整、その同期信号発生装置における基準サブキャリアお
よび水平同期信号に対してのサブキャリアの位相調整等
、機器の外部に設けたつまみでサブキャリアの位相シフ
ト量を調整することが必要となる。そして、この際、直
流制御の方がノイズに対して有利である。
整、その同期信号発生装置における基準サブキャリアお
よび水平同期信号に対してのサブキャリアの位相調整等
、機器の外部に設けたつまみでサブキャリアの位相シフ
ト量を調整することが必要となる。そして、この際、直
流制御の方がノイズに対して有利である。
第３図は従来の位相調整装置のブロック図を示すもので
ある。同図において、１は周波数ｆＯの連続波信号の入
力端子、２は移相回路、３は移相回路２の位相シフト量
を調整するための直流電圧を入力する制御端子、４は位
相比較器（ＰＣ）、５は電圧制御発振器（ＶＣＯ）、８
はｎ分の１分周器、７は低域通過フィルタ（ＬＰＦ）、
８は周波数ｎｆＯの連続波信号の出力端子、９は周波数
ｆＯの連続波信号の出力端子である。
ある。同図において、１は周波数ｆＯの連続波信号の入
力端子、２は移相回路、３は移相回路２の位相シフト量
を調整するための直流電圧を入力する制御端子、４は位
相比較器（ＰＣ）、５は電圧制御発振器（ＶＣＯ）、８
はｎ分の１分周器、７は低域通過フィルタ（ＬＰＦ）、
８は周波数ｎｆＯの連続波信号の出力端子、９は周波数
ｆＯの連続波信号の出力端子である。
端子１から入力された周波数ｆＯの連続波信号は移相回
路２で制御端子３からの制御電圧に従って位相がシフト
され、位相比較器４の一方の”入力端子に入力される。
路２で制御端子３からの制御電圧に従って位相がシフト
され、位相比較器４の一方の”入力端子に入力される。
また、電圧制御発振器５の出力はｎ分の１に分周され位
相比較器４の他方の入力端子に入力され、これら２つの
入力信号の位相差に応じた出力はＬＰＦ７で高域成分が
除去され、電圧制御発振器５の発振周波数および位相を
制御する。その結果、この発振周波数はｎｆｏとなる。
相比較器４の他方の入力端子に入力され、これら２つの
入力信号の位相差に応じた出力はＬＰＦ７で高域成分が
除去され、電圧制御発振器５の発振周波数および位相を
制御する。その結果、この発振周波数はｎｆｏとなる。
また、位相比較器４の２つの入力間の位相差は周波数が
一定なら一定で入力端子１と出力端子８間の位相差は移
相回路２だけで制御される。ここで、位相比較器４、Ｖ
Ｃ０５Ｎ ｎ分の１分周器６、ＬＰＦ７はＰＬＬを構
成している。
一定なら一定で入力端子１と出力端子８間の位相差は移
相回路２だけで制御される。ここで、位相比較器４、Ｖ
Ｃ０５Ｎ ｎ分の１分周器６、ＬＰＦ７はＰＬＬを構
成している。
第４図は移相回路２の具体的な構成例を示す回路図であ
って、抵抗１０の抵抗値Ｒとバリキャップ１１の容量値
Ｃにより位相変化量が決まる。トランジスタ１２とその
バイアス抵抗１３．１４により抵抗１０には入力と同相
の信号が、バリキャップ１１には逆相の信号が加わる。
って、抵抗１０の抵抗値Ｒとバリキャップ１１の容量値
Ｃにより位相変化量が決まる。トランジスタ１２とその
バイアス抵抗１３．１４により抵抗１０には入力と同相
の信号が、バリキャップ１１には逆相の信号が加わる。
コンデンサ１５．１６、抵抗１７，１８．１９は制御端
子３からの直流電圧をバリキャップ１１に印加してその
容量を変えるためのものである。トランジスタ２０、抵
抗２１はバッファである。ここで、位相シフト量Φは Φ＝−２＊ａｒｃＴＡＮ （２πｔｏ ＲＣ）であって
、バリキャップ１１を直流制御することにより容量値Ｃ
を変化させ、位相シフト量Φの値を変えることが出来る
。
子３からの直流電圧をバリキャップ１１に印加してその
容量を変えるためのものである。トランジスタ２０、抵
抗２１はバッファである。ここで、位相シフト量Φは Φ＝−２＊ａｒｃＴＡＮ （２πｔｏ ＲＣ）であって
、バリキャップ１１を直流制御することにより容量値Ｃ
を変化させ、位相シフト量Φの値を変えることが出来る
。
なお、ｎの値は通常４が選ばれる。この時、出力端子９
の周波数ｆｏの信号を出力端子８の４ｆＯの信号でラッ
チすることにより９０度単位で出力端子９の信号の位相
をシフトすることが出来る。
の周波数ｆｏの信号を出力端子８の４ｆＯの信号でラッ
チすることにより９０度単位で出力端子９の信号の位相
をシフトすることが出来る。
発明が解決しようとする課題
しかしながら上記のような構成では１つの移相回路を構
成するために多くの回路素子を必要とすること、バリキ
ャップ容量の可変範囲が狭いため広い調整範囲を確保す
るためには何段も直列に接続しなければならないこと、
位相比較器はアナログ乗算器か１ビット乗算器を使用す
る場合は移相回路と位相比較器の間にコンパレータを設
ける必要があること等により、回路規模が大きくなる、
コスト高になる、また位相シフト量を決める要素が多い
ため温度特性の補償が難しくなるといった問題点があっ
た。
成するために多くの回路素子を必要とすること、バリキ
ャップ容量の可変範囲が狭いため広い調整範囲を確保す
るためには何段も直列に接続しなければならないこと、
位相比較器はアナログ乗算器か１ビット乗算器を使用す
る場合は移相回路と位相比較器の間にコンパレータを設
ける必要があること等により、回路規模が大きくなる、
コスト高になる、また位相シフト量を決める要素が多い
ため温度特性の補償が難しくなるといった問題点があっ
た。
本発明はかかる点に鑑み、汎用の２値回路を使用して回
路規模が小さく、可変範囲が広く、かつ回路が単純で安
定な位相調整装置を提供することを目的とする。
路規模が小さく、可変範囲が広く、かつ回路が単純で安
定な位相調整装置を提供することを目的とする。
課題を解決するための手段
本発明は 周波数ｆＯの第１の連続波信号を入力する手
段と、周波数ｎ＊ｆｏ（ｎは１以上の整数）の第２の連
続波信号を出力する発振手段と、第２の連続波信号をｎ
分の１に分周して周波数ｆＯの第３の連続波信号を得る
第１の分周手段と、上記第１、第３の連続波信号の何れ
か一方をｍ分の１に分周（ｍは１以上の整数）する第２
の分周手段と、第２の分周手段出力信号を時間Ｔ！遅延
する遅延手段と、遅延手段の遅延時間ＴＩを直流制御で
調整する調整手段と、遅延手段出力信号を２分の１に分
周する第３の分周手段と、上記第１．第２の連続波信号
の他方を２ｍ分の１に分周する第４の分周手段と、第３
．第４の分周手段出力信号を乗算する乗算手段と、乗算
１手段出力信号から高周波成分を除去した信号で上記発
振手段の発振周波数および位相を制御する手段とより構
成されている。
段と、周波数ｎ＊ｆｏ（ｎは１以上の整数）の第２の連
続波信号を出力する発振手段と、第２の連続波信号をｎ
分の１に分周して周波数ｆＯの第３の連続波信号を得る
第１の分周手段と、上記第１、第３の連続波信号の何れ
か一方をｍ分の１に分周（ｍは１以上の整数）する第２
の分周手段と、第２の分周手段出力信号を時間Ｔ！遅延
する遅延手段と、遅延手段の遅延時間ＴＩを直流制御で
調整する調整手段と、遅延手段出力信号を２分の１に分
周する第３の分周手段と、上記第１．第２の連続波信号
の他方を２ｍ分の１に分周する第４の分周手段と、第３
．第４の分周手段出力信号を乗算する乗算手段と、乗算
１手段出力信号から高周波成分を除去した信号で上記発
振手段の発振周波数および位相を制御する手段とより構
成されている。
作用
本発明は前記した構成により、遅延手段の後段に２分の
１分周器を設けることにより遅延手段としてモノマルチ
パイブレイータを使用することが出来、各分周器、モノ
マルチバイブレータ、乗算器を２値回路で構成出来る。
１分周器を設けることにより遅延手段としてモノマルチ
パイブレイータを使用することが出来、各分周器、モノ
マルチバイブレータ、乗算器を２値回路で構成出来る。
また、その前段に必要に応じてｍ分の１分周器を設ける
ことにより、位相調整範囲を広くすることが出来る。
ことにより、位相調整範囲を広くすることが出来る。
実施例
第１図は本発明の一実施例に於ける位相調整装置のブロ
ック図を示すものである。なお、従来例と同一構成部に
は同一の符号を付し、同一の動作をする。同図において
、２２はｍ分の１分周器、２３は遅延回路であり、モノ
マルチバイブレータ（Ｍ −Ｍ）で構成される。２４は
２分の１分周器、２５は２ｍ分の１分周器であって、入
力端子１から入力された周波数ｆＯの連続波信号は分周
器２２でｍ分の１に分周され、その立ち上がりエツジが
遅延回路２３で時間ＴＩだけ遅延され、分周器２４で２
分の１に分周される。ここで、遅延時間ＴＩは制御端子
３からの直流電位で可変される。
ック図を示すものである。なお、従来例と同一構成部に
は同一の符号を付し、同一の動作をする。同図において
、２２はｍ分の１分周器、２３は遅延回路であり、モノ
マルチバイブレータ（Ｍ −Ｍ）で構成される。２４は
２分の１分周器、２５は２ｍ分の１分周器であって、入
力端子１から入力された周波数ｆＯの連続波信号は分周
器２２でｍ分の１に分周され、その立ち上がりエツジが
遅延回路２３で時間ＴＩだけ遅延され、分周器２４で２
分の１に分周される。ここで、遅延時間ＴＩは制御端子
３からの直流電位で可変される。
また、電圧制御発振器５の出力信号は分周器６でｎ分の
１に分周され、さらに、分周器２５で２ｍ分の１に分周
される。
１に分周され、さらに、分周器２５で２ｍ分の１に分周
される。
分周器２４．２５の出力信号は位相比較器（ＰＣ）４で
位相比較され、ＬＰＦ７でその高域成分が除去され、電
圧制御発振器５を制御する。その結果、電圧制御発振器
５の発振周波数はｎｆＯとなり、出力端子８からは周波
数ｎｆＯの連続波信号が、出力端子９からは周波数ｆＯ
の連続波信号が出力される。
位相比較され、ＬＰＦ７でその高域成分が除去され、電
圧制御発振器５を制御する。その結果、電圧制御発振器
５の発振周波数はｎｆＯとなり、出力端子８からは周波
数ｎｆＯの連続波信号が、出力端子９からは周波数ｆＯ
の連続波信号が出力される。
以上において、遅延回路２３の遅延時間はその時定数回
路を構成する抵抗、コンデンサの内、抵抗にバイアスす
る電位を変えることにより而単に直流制御することが出
来る。分周器２４．２５は２分の１分周器またはそれを
含むので、その出力信号は周波数ｆ Ｏ／ ２ｍ１
デユーティ５０ ／ ５０の２値信号である。そこで、
位相比較器４は１ビット乗算器すなわちイクスクルーシ
ブーオア回路で実現でき、その出力信号は基本周波数ｆ
Ｏ／ｍでその各高調波を含み、平均値は分周器２４．２
５の出力信号が同相のとき１、逆相のとき０１９０度の
とき０． ５であって、その位相差に比例して直線的に
変化する。
路を構成する抵抗、コンデンサの内、抵抗にバイアスす
る電位を変えることにより而単に直流制御することが出
来る。分周器２４．２５は２分の１分周器またはそれを
含むので、その出力信号は周波数ｆ Ｏ／ ２ｍ１
デユーティ５０ ／ ５０の２値信号である。そこで、
位相比較器４は１ビット乗算器すなわちイクスクルーシ
ブーオア回路で実現でき、その出力信号は基本周波数ｆ
Ｏ／ｍでその各高調波を含み、平均値は分周器２４．２
５の出力信号が同相のとき１、逆相のとき０１９０度の
とき０． ５であって、その位相差に比例して直線的に
変化する。
第２図は本実施例の動作波形図であって、ｍ＝Ｌｎ＝４
の場合である。同図（ａ）は周波数ｆＯ（周期１／ｆＯ
’）の入力信号、同図（ｂ）は遅延回路２３によりその
立ち上がりエツジを時間ＴＩ遅延した信号、同図（Ｃ）
はこれを２分の１分周した位相比較器４の一方の入力信
号、同図（ｄ）はその他方の入力信号、同図（ｅ）はそ
の出力であって、位相比較器の２つの入力（ｃ）、
（ｄ）の位相差がちょうど９０度の場合を示す。このと
き（ｅ）は周波数ｆＯ１デユーティ５０１５０となり、
その平均値すなはちＬＰＦ７の出力は０．５となる。同
図（ｆ）は周波数４ｆＯのＶＣＯ５の出力、同図（ｇ）
はこれを４分の１に分周した周波数ｆＯの出力信号であ
る。ここで、ＶＣＯ５はその入力が０．５のとき発振周
波数が４ｆＯになる様調整されているものとする。
の場合である。同図（ａ）は周波数ｆＯ（周期１／ｆＯ
’）の入力信号、同図（ｂ）は遅延回路２３によりその
立ち上がりエツジを時間ＴＩ遅延した信号、同図（Ｃ）
はこれを２分の１分周した位相比較器４の一方の入力信
号、同図（ｄ）はその他方の入力信号、同図（ｅ）はそ
の出力であって、位相比較器の２つの入力（ｃ）、
（ｄ）の位相差がちょうど９０度の場合を示す。このと
き（ｅ）は周波数ｆＯ１デユーティ５０１５０となり、
その平均値すなはちＬＰＦ７の出力は０．５となる。同
図（ｆ）は周波数４ｆＯのＶＣＯ５の出力、同図（ｇ）
はこれを４分の１に分周した周波数ｆＯの出力信号であ
る。ここで、ＶＣＯ５はその入力が０．５のとき発振周
波数が４ｆＯになる様調整されているものとする。
ｍ＝１のとき、ＴＩは理論的には０から１／ｆＯまで３
６０度、実質的に２４０度以上変えることが出来る。ｍ
＝２では、さらに３６０度変えられる。
６０度、実質的に２４０度以上変えることが出来る。ｍ
＝２では、さらに３６０度変えられる。
以上のように、本実施例によれば分周器６，２２、 ２
４． ２５、遅延回路２３、位相比較器４は入出力信号
が１または０の２値だけで処理する２値回路で構成でき
、ｍ＝１でも２４０度以上の可変範囲が取れる。
４． ２５、遅延回路２３、位相比較器４は入出力信号
が１または０の２値だけで処理する２値回路で構成でき
、ｍ＝１でも２４０度以上の可変範囲が取れる。
発明の詳細
な説明したように、本発明によれば、位相シフト量を可
変する遅延装置としてモノマルチバイブレータを使用出
来、各分周器、遅延回路、位相比較回路を２値回路で構
成出来、汎用素子を使用して回路数を減らすことが出来
る。また、ｍ分の１分周器なしくｍ＝ １ ）でも従来
例より十分広い−１２０から＋１２０度以上の可変範囲
がとれ、ｍの値を増やしていけば可変範囲はＰＬＬの応
答に影響しない範囲でいくらでも広くすることが出来る
等その実用的効果は大きい。
変する遅延装置としてモノマルチバイブレータを使用出
来、各分周器、遅延回路、位相比較回路を２値回路で構
成出来、汎用素子を使用して回路数を減らすことが出来
る。また、ｍ分の１分周器なしくｍ＝ １ ）でも従来
例より十分広い−１２０から＋１２０度以上の可変範囲
がとれ、ｍの値を増やしていけば可変範囲はＰＬＬの応
答に影響しない範囲でいくらでも広くすることが出来る
等その実用的効果は大きい。
第１図は本発明の一実施例の位相調整装置のブロック図
、第２図はその動作説明図、第３図は従来の位相調整装
置のブロック図、第４図は従来の位相調整装置の位相回
路の詳細を示す回路図である。 １・・・入力端子、 ３・・・制御端子、 ４・・
・位相比較器、 ５・・・電圧制御発振器、 ６・
・・ｎ分の１分周器、 ７・・・ＬＰＦ、 ２２
・・・ｍ分の１分周器、２３・・・遅延回路、 ２４
・・・２分の１分周器、２５・・・２ｍ分の１分周器、
８・・・周波数４ｆＯの出力端子、 ９・・・周
波数ｆＯの出力端子。 第 図
、第２図はその動作説明図、第３図は従来の位相調整装
置のブロック図、第４図は従来の位相調整装置の位相回
路の詳細を示す回路図である。 １・・・入力端子、 ３・・・制御端子、 ４・・
・位相比較器、 ５・・・電圧制御発振器、 ６・
・・ｎ分の１分周器、 ７・・・ＬＰＦ、 ２２
・・・ｍ分の１分周器、２３・・・遅延回路、 ２４
・・・２分の１分周器、２５・・・２ｍ分の１分周器、
８・・・周波数４ｆＯの出力端子、 ９・・・周
波数ｆＯの出力端子。 第 図
Claims (1)
- 周波数ｆ０の第１の連続波信号を入力する手段と、周波
数ｎ・ｆ０の第２の連続波信号を出力する発振手段と、
第２の連続波信号を分周して周波数ｆ０の第３の連続波
信号を得る第１の分周手段と、前記第１、第３の連続波
信号の何れか一方をｍ分周（ｍは１以上の整数）する第
２の分周手段と、前記第２の分周手段の出力信号を時間
Ｔ１遅延する遅延手段と、前記遅延手段の遅延時間Ｔ１
を直流制御で調整する調整手段と、前記遅延手段の出力
信号を２分周する第３の分周手段と、前記第１、第２の
連続波信号の他方を２ｍ分周する第４の分周手段と、前
記第３、第４の分周手段出力信号を乗算する乗算手段と
、前記乗算手段の出力信号から高周波成分を除去した信
号で上記発振手段の発振周波数および位相を制御する手
段とを有してなる位相調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296483A JPH02142215A (ja) | 1988-11-24 | 1988-11-24 | 位相調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296483A JPH02142215A (ja) | 1988-11-24 | 1988-11-24 | 位相調整装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02142215A true JPH02142215A (ja) | 1990-05-31 |
Family
ID=17834141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63296483A Pending JPH02142215A (ja) | 1988-11-24 | 1988-11-24 | 位相調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02142215A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114890A (en) * | 1997-05-16 | 2000-09-05 | Fujitsu Limited | Skew-reduction circuit |
-
1988
- 1988-11-24 JP JP63296483A patent/JPH02142215A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114890A (en) * | 1997-05-16 | 2000-09-05 | Fujitsu Limited | Skew-reduction circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2993200B2 (ja) | 位相同期ループ | |
| Abuelmaatti et al. | A new current-controlled multiphase sinusoidal oscillator using translinear current conveyors | |
| US5146186A (en) | Programmable-step, high-resolution frequency synthesizer which substantially eliminates spurious frequencies without adversely affecting phase noise | |
| JPH09172370A (ja) | Ｐｌｌ回路 | |
| CN1874142A (zh) | 产生参考信号的电路装置 | |
| JP3641782B2 (ja) | クロック逓倍回路 | |
| US5945881A (en) | PLL frequency synthesizer with K multiplication in addition to division for subtraction of phase noise | |
| JP3091423B2 (ja) | 正確なデジタル位相シフタ | |
| US3710276A (en) | Digital variable quadrature sine wave voltage controlled oscillator | |
| JPH02142215A (ja) | 位相調整装置 | |
| KR940005139A (ko) | 입력 및 출력 신호용 공통 라인을 갖는 부궤환 제어 회로 | |
| US5838755A (en) | Frequency forming circuit with pulse swallower | |
| JP2930305B2 (ja) | 移相型発振回路 | |
| KR20210047778A (ko) | 위상잠금루프 회로를 이용한 다중 동기신호를 출력하는 다중 전압제어발진기 장치 | |
| JP3010961B2 (ja) | Ｐｌｌ回路 | |
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| JP2589531B2 (ja) | 電圧制御発振器 | |
| JPH10303708A (ja) | 周波数逓倍回路 | |
| JP2631009B2 (ja) | Ｐｌｌ回路 | |
| JPH02294119A (ja) | 位相調整装置 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPH0727701Y2 (ja) | 広帯域ｐｌｌ回路 | |
| JPH08139525A (ja) | 電圧制御型ｓａｗ発振器 | |
| JPH0998084A (ja) | 位相同期発振回路 | |
| JPH09214336A (ja) | 二重比較形シンセサイザ発振器 |