JP3026382B2 - Ｄｔｍｆ信号生成回路 - Google Patents
Ｄｔｍｆ信号生成回路Info
- Publication number
- JP3026382B2 JP3026382B2 JP03343609A JP34360991A JP3026382B2 JP 3026382 B2 JP3026382 B2 JP 3026382B2 JP 03343609 A JP03343609 A JP 03343609A JP 34360991 A JP34360991 A JP 34360991A JP 3026382 B2 JP3026382 B2 JP 3026382B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency
- frequency data
- sine wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はＤＴＭＦ（Dial Tone Mu
lti Frequency ）信号生成回路、特に例えば、自動車電
話や携帯電話などの移動体通信における電話機に有利に
適用されるＤＴＭＦ信号生成回路に関する。
lti Frequency ）信号生成回路、特に例えば、自動車電
話や携帯電話などの移動体通信における電話機に有利に
適用されるＤＴＭＦ信号生成回路に関する。
【０００２】
【従来の技術】ＤＴＭＦ信号生成回路の従来技術とし
て、たとえば特開平１−１４７９４４、２−６３２４
３、２−２６１６７、３−６０２５５に記載されたもの
がある。これら従来技術には、信号の立ち上がり時にお
ける波形歪みを防止したり、低消費電力・低電圧で動作
するもの、音によりキー操作の誤りを防止するもの、ま
たは回路の小型化を達成するものがそれぞれ提案されて
いる。
て、たとえば特開平１−１４７９４４、２−６３２４
３、２−２６１６７、３−６０２５５に記載されたもの
がある。これら従来技術には、信号の立ち上がり時にお
ける波形歪みを防止したり、低消費電力・低電圧で動作
するもの、音によりキー操作の誤りを防止するもの、ま
たは回路の小型化を達成するものがそれぞれ提案されて
いる。
【０００３】一方、このようなＤＴＭＦ信号生成回路が
たとえば移動体通信システムの自動車電話機や携帯電話
機などの選択信号送出回路として適用される場合、送信
側で周波数の高い信号を特に強調するプリエンファシス
が行われる。これは、音声信号の電力スペクトルは５０
０〜１０００Ｈｚをピークとして高い周波数で減衰する
という特徴があり、このまま出力すると受信側で正確な
選択信号の受信が困難になるためである。
たとえば移動体通信システムの自動車電話機や携帯電話
機などの選択信号送出回路として適用される場合、送信
側で周波数の高い信号を特に強調するプリエンファシス
が行われる。これは、音声信号の電力スペクトルは５０
０〜１０００Ｈｚをピークとして高い周波数で減衰する
という特徴があり、このまま出力すると受信側で正確な
選択信号の受信が困難になるためである。
【０００４】図２には従来技術におけるＤＴＭＦ信号生
成回路が示されている。この従来技術では、発振回路１
によって発生する信号は分周器２、３のクロック源とし
て送られる。そして、これら分周器２、３により所定の
周波数に対応した分周比で分周された後に、アドレスカ
ウンタ４、５のクロック源として供給される。
成回路が示されている。この従来技術では、発振回路１
によって発生する信号は分周器２、３のクロック源とし
て送られる。そして、これら分周器２、３により所定の
周波数に対応した分周比で分周された後に、アドレスカ
ウンタ４、５のクロック源として供給される。
【０００５】アドレスカウンタ４、５は、１６進カウン
タとして動作し、擬似正弦波データを格納した正弦波Ｒ
ＯＭテーブル６、７のアドレスを順次指定する。正弦波
ＲＯＭテーブル６、７より出力される擬似正弦波ディジ
タルデータは、加算器８で加算され、それぞれの周波数
の設定レベルになるようにプリエンファシス回路９で調
整される。プリエンファシス回路９で調整されたデータ
はＤ−Ａ変換器１０によりアナログ値として正弦波に変
換され、ＤＴＭＦ信号として出力される。
タとして動作し、擬似正弦波データを格納した正弦波Ｒ
ＯＭテーブル６、７のアドレスを順次指定する。正弦波
ＲＯＭテーブル６、７より出力される擬似正弦波ディジ
タルデータは、加算器８で加算され、それぞれの周波数
の設定レベルになるようにプリエンファシス回路９で調
整される。プリエンファシス回路９で調整されたデータ
はＤ−Ａ変換器１０によりアナログ値として正弦波に変
換され、ＤＴＭＦ信号として出力される。
【０００６】
【発明が解決しようとする課題】しかしながらこのよう
な従来技術では、加算器８で加算した後の擬似正弦波
は、１６進のカウンタを通過しているので階段波として
出力されるが、この階段波はプリエンファシス回路（Ｓ
ＣＦ）９に入力されるＳＣＦクロックと同期がとれてい
ない。このため、プリエンファシス回路９により周波数
の設定が行われる際に、異なった歪んだ波形（特に１ｋ
Ｈｚ以下）になるという欠点があり、正確なＤＴＭＦ信
号の送出ができなかった。
な従来技術では、加算器８で加算した後の擬似正弦波
は、１６進のカウンタを通過しているので階段波として
出力されるが、この階段波はプリエンファシス回路（Ｓ
ＣＦ）９に入力されるＳＣＦクロックと同期がとれてい
ない。このため、プリエンファシス回路９により周波数
の設定が行われる際に、異なった歪んだ波形（特に１ｋ
Ｈｚ以下）になるという欠点があり、正確なＤＴＭＦ信
号の送出ができなかった。
【０００７】本発明はこのような従来技術の欠点を解消
し、波形歪発生の防止を小規模な回路追加により達成す
るとともにその制御を容易にし、正確なＤＴＭＦ信号の
送出が可能なＤＴＭＦ信号生成回路を提供することを目
的とする。
し、波形歪発生の防止を小規模な回路追加により達成す
るとともにその制御を容易にし、正確なＤＴＭＦ信号の
送出が可能なＤＴＭＦ信号生成回路を提供することを目
的とする。
【０００８】
【課題を解決するための手段】本発明は上述の課題を解
決するために、制御手段により指定されたＤＴＭＦ信号
を生成するＤＴＭＦ信号生成回路は、制御手段から制御
信号を入力し、この制御信号により第１の周波数データ
を出力する第１の周波数データ出力手段と、制御手段か
ら制御信号を入力し、この制御信号により第２の周波数
データを出力する第２の周波数データ出力手段と、第１
の周波数データおよび第２の周波数データを入力し、こ
れらデータを加算する加算手段と、クロックを入力し、
このクロックにより加算手段で加算された周波数データ
を微分操作して出力レベルを調整するプリエンファシス
手段と、制御信号とクロックを入力し、第１の周波数デ
ータ出力手段および第２の周波数データ出力手段とプリ
エンファシス手段との同期をとる同期手段とを有する。
決するために、制御手段により指定されたＤＴＭＦ信号
を生成するＤＴＭＦ信号生成回路は、制御手段から制御
信号を入力し、この制御信号により第１の周波数データ
を出力する第１の周波数データ出力手段と、制御手段か
ら制御信号を入力し、この制御信号により第２の周波数
データを出力する第２の周波数データ出力手段と、第１
の周波数データおよび第２の周波数データを入力し、こ
れらデータを加算する加算手段と、クロックを入力し、
このクロックにより加算手段で加算された周波数データ
を微分操作して出力レベルを調整するプリエンファシス
手段と、制御信号とクロックを入力し、第１の周波数デ
ータ出力手段および第２の周波数データ出力手段とプリ
エンファシス手段との同期をとる同期手段とを有する。
【０００９】
【作用】本発明によれば、制御手段は第１の周波数デー
タ出力手段と第２の周波数データ出力手段に制御信号を
出力し、これら出力手段より送出する周波数データを指
定する。制御手段より出力される制御信号はまた、同期
手段にも送出される。同期手段は、この制御信号とプリ
エンファシス手段の微分操作を行うＳＣＦクロックとを
入力する。そして同期手段は、これら信号により第１の
周波数データ出力手段および第２の周波数データ出力手
段とプリエンファシス手段との同期をとる同期信号を、
これら周波数データ出力手段に送出する。
タ出力手段と第２の周波数データ出力手段に制御信号を
出力し、これら出力手段より送出する周波数データを指
定する。制御手段より出力される制御信号はまた、同期
手段にも送出される。同期手段は、この制御信号とプリ
エンファシス手段の微分操作を行うＳＣＦクロックとを
入力する。そして同期手段は、これら信号により第１の
周波数データ出力手段および第２の周波数データ出力手
段とプリエンファシス手段との同期をとる同期信号を、
これら周波数データ出力手段に送出する。
【００１０】
【実施例】次に添付図面を参照して本発明によるＤＴＭ
Ｆ信号送出回路の実施例を詳細に説明する。
Ｆ信号送出回路の実施例を詳細に説明する。
【００１１】図１は、本発明によるＤＴＭＦ信号送出回
路の実施例を示す機能ブロック図である。同図におい
て、発振回路１は、たとえば１ＭＨｚなどの高周波信号
を発振する水晶発振器であり、基準クロックを発生す
る。発振回路１は、分周器２および３に接続され、これ
らに基準クロックを出力する。
路の実施例を示す機能ブロック図である。同図におい
て、発振回路１は、たとえば１ＭＨｚなどの高周波信号
を発振する水晶発振器であり、基準クロックを発生す
る。発振回路１は、分周器２および３に接続され、これ
らに基準クロックを出力する。
【００１２】分周器２、３はそれぞれ、入力したクロッ
クを設定された値に対応して分周する分周器である。分
周器２はカウンタ４に、また分周器３はカウンタ５にそ
れぞれ接続され、分周したクロックをプログラマブルカ
ウンタ４または５に出力する。プログラマブルカウンタ
４、５は分周器２、３より入力したクロックをカウント
するカウンタである。これらカウンタ４、５は、正弦波
ＲＯＭ６または７に接続されている。
クを設定された値に対応して分周する分周器である。分
周器２はカウンタ４に、また分周器３はカウンタ５にそ
れぞれ接続され、分周したクロックをプログラマブルカ
ウンタ４または５に出力する。プログラマブルカウンタ
４、５は分周器２、３より入力したクロックをカウント
するカウンタである。これらカウンタ４、５は、正弦波
ＲＯＭ６または７に接続されている。
【００１３】正弦波ＲＯＭ６、７は、正弦波データがあ
らかじめ格納されているメモリであり、カウンタ４、５
でカウントされた値を入力し、これによって指定された
アドレスの内容を加算器８に送る。なお、分周器２、カ
ウンタ４および正弦波ＲＯＭ６により高群側の正弦波信
号を発生するブロックが形成され、また分周器３、カウ
ンタ５および正弦波ＲＯＭ７により低群側の正弦波信号
を発生するブロックが形成されている。加算器８は高群
側と低群側の２つの正弦波信号を電気的に加算する加算
器である。加算器８はプリエンファシス回路９に接続さ
れ、加算された２つの正弦波信号をこれに送る。
らかじめ格納されているメモリであり、カウンタ４、５
でカウントされた値を入力し、これによって指定された
アドレスの内容を加算器８に送る。なお、分周器２、カ
ウンタ４および正弦波ＲＯＭ６により高群側の正弦波信
号を発生するブロックが形成され、また分周器３、カウ
ンタ５および正弦波ＲＯＭ７により低群側の正弦波信号
を発生するブロックが形成されている。加算器８は高群
側と低群側の２つの正弦波信号を電気的に加算する加算
器である。加算器８はプリエンファシス回路９に接続さ
れ、加算された２つの正弦波信号をこれに送る。
【００１４】プリエンファシス回路９は、設定された周
波数の出力レベルを調整するフィルタであり、ＳＣＦク
ロックに同期して微分処理を行うことにより実質的に高
い周波数成分を強調する。プリエンファシス回路９はＤ
−Ａ変換器１０に接続されている。Ｄ−Ａ変換器１０
は、プリエンファシス回路９よりディジタル信号として
入力した正弦波信号をアナログ信号に変換する変換回路
である。Ｄ−Ａ変換器１０によりアナログ変換されたＤ
ＴＭＦ信号は、たとえば被呼者端末の電話番号などを示
す選択信号として出力される。
波数の出力レベルを調整するフィルタであり、ＳＣＦク
ロックに同期して微分処理を行うことにより実質的に高
い周波数成分を強調する。プリエンファシス回路９はＤ
−Ａ変換器１０に接続されている。Ｄ−Ａ変換器１０
は、プリエンファシス回路９よりディジタル信号として
入力した正弦波信号をアナログ信号に変換する変換回路
である。Ｄ−Ａ変換器１０によりアナログ変換されたＤ
ＴＭＦ信号は、たとえば被呼者端末の電話番号などを示
す選択信号として出力される。
【００１５】制御回路１１は、分周器２、カウンタ４お
よび正弦波ＲＯＭ６を制御して高群側の正弦波信号を、
また分周器３、カウンタ５および正弦波ＲＯＭ７を制御
して低群側の正弦波信号をそれぞれ指定する回路であ
る。すなわち制御回路１１は、ＤＴＭＦ送出周波数を決
定する制御信号を高群側および低群側のブロックに送出
する。制御回路１１はまた、同期回路１２に接続され、
高群側または低群側のいずれかの制御信号を制御信号１
００を同期回路１２に出力する。
よび正弦波ＲＯＭ６を制御して高群側の正弦波信号を、
また分周器３、カウンタ５および正弦波ＲＯＭ７を制御
して低群側の正弦波信号をそれぞれ指定する回路であ
る。すなわち制御回路１１は、ＤＴＭＦ送出周波数を決
定する制御信号を高群側および低群側のブロックに送出
する。制御回路１１はまた、同期回路１２に接続され、
高群側または低群側のいずれかの制御信号を制御信号１
００を同期回路１２に出力する。
【００１６】同期回路１２は、制御回路１１からの制御
信号とプリエンファシス回路９が入力するＳＣＦクロッ
クとを入力し、高群側および低群側の回路とプリエンフ
ァシス回路９とに同期信号を供給する回路である。すな
わち同期回路１２は、制御信号１００とＳＣＦクロック
によりリセット出力１１０を、分周器２，３、カウンタ
４，５、正弦波ＲＯＭ６，７に出力する。
信号とプリエンファシス回路９が入力するＳＣＦクロッ
クとを入力し、高群側および低群側の回路とプリエンフ
ァシス回路９とに同期信号を供給する回路である。すな
わち同期回路１２は、制御信号１００とＳＣＦクロック
によりリセット出力１１０を、分周器２，３、カウンタ
４，５、正弦波ＲＯＭ６，７に出力する。
【００１７】このリセット出力１１０により同期がとら
れることで、本実施例では周波数を設定する毎に異なっ
た歪んだ波形（特に１ｋＨｚ以下）になることがなくな
る。図３には本実施例における同期回路１２の機能ブロ
ック図が示されている。同図に示すように同期回路１２
は、リセット付きＤフリップ・フロップ２０とリセット
無しＤフリップ・フロップ２２を直列接続することによ
り構成することができる。
れることで、本実施例では周波数を設定する毎に異なっ
た歪んだ波形（特に１ｋＨｚ以下）になることがなくな
る。図３には本実施例における同期回路１２の機能ブロ
ック図が示されている。同図に示すように同期回路１２
は、リセット付きＤフリップ・フロップ２０とリセット
無しＤフリップ・フロップ２２を直列接続することによ
り構成することができる。
【００１８】次に本実施例の動作を説明する。なお、本
動作例では高群ブロックを例に説明する。まず、制御回
路１１は出力する周波数の選択を行う。選択した情報は
制御回路１１から制御信号として分周器２、カウンタ４
および正弦波ＲＯＭ６に出力される。また、同じ制御信
号が制御信号１００として同期回路１２にも出力され
る。同期回路１２は、制御信号１００とＳＣＦクロック
とにより同期信号１１０を分周器２、カウンタ４および
正弦波ＲＯＭ６に出力し、プリエンファシス回路９とこ
れら高群側ブロックの回路との同期をとる。
動作例では高群ブロックを例に説明する。まず、制御回
路１１は出力する周波数の選択を行う。選択した情報は
制御回路１１から制御信号として分周器２、カウンタ４
および正弦波ＲＯＭ６に出力される。また、同じ制御信
号が制御信号１００として同期回路１２にも出力され
る。同期回路１２は、制御信号１００とＳＣＦクロック
とにより同期信号１１０を分周器２、カウンタ４および
正弦波ＲＯＭ６に出力し、プリエンファシス回路９とこ
れら高群側ブロックの回路との同期をとる。
【００１９】一方、発振回路１によって発生する１ＭＨ
ｚのクロック信号はプログラマブルカウンタである分周
器２のクロック源として供給される。そして、各々の高
群周波数に対応した分周比で分周された後、高群用アド
レスカウンタ４のクロック源として供給される。アドレ
スカウンタ４は、１６進カウンタとして動作し、擬似正
弦波データを格納した正弦波ＲＯＭテーブル６のアドレ
スを順次指定する。
ｚのクロック信号はプログラマブルカウンタである分周
器２のクロック源として供給される。そして、各々の高
群周波数に対応した分周比で分周された後、高群用アド
レスカウンタ４のクロック源として供給される。アドレ
スカウンタ４は、１６進カウンタとして動作し、擬似正
弦波データを格納した正弦波ＲＯＭテーブル６のアドレ
スを順次指定する。
【００２０】正弦波ＲＯＭテーブル６より出力される擬
似正弦波ディジタルデータは、加算器８で低群側ブロッ
クの擬似正弦波ディジタルデータと加算される。そし
て、加算された擬似正弦波ディジタルデータは、各々の
周波数の設定レベルになるようプリエンファシス回路９
で調整され、Ｄ−Ａ変換回路１０に出力される。Ｄ−Ａ
変換回路１０は、擬似正弦波ディジタルデータをアナロ
グ信号の正弦波に変換し、ＤＴＭＦ信号として出力す
る。
似正弦波ディジタルデータは、加算器８で低群側ブロッ
クの擬似正弦波ディジタルデータと加算される。そし
て、加算された擬似正弦波ディジタルデータは、各々の
周波数の設定レベルになるようプリエンファシス回路９
で調整され、Ｄ−Ａ変換回路１０に出力される。Ｄ−Ａ
変換回路１０は、擬似正弦波ディジタルデータをアナロ
グ信号の正弦波に変換し、ＤＴＭＦ信号として出力す
る。
【００２１】
【発明の効果】このように本発明のＤＴＭＦ信号生成回
路によれば、ＳＣＦクロックによりＤＴＭＦ出力信号の
同期をとるため、出力周波数を設定するたびに従来のよ
うな波形歪みが発生することがない。また、波形歪みの
発生を防止するのに必要な同期回路は、本実施例で示し
たように、たとえば２つのフリップ・フロップなどで構
成可能である。このため、波形歪みの発生防止を達成す
るために増える回路も少なくて済み、またその同期信号
を発生する際の制御も容易である。
路によれば、ＳＣＦクロックによりＤＴＭＦ出力信号の
同期をとるため、出力周波数を設定するたびに従来のよ
うな波形歪みが発生することがない。また、波形歪みの
発生を防止するのに必要な同期回路は、本実施例で示し
たように、たとえば２つのフリップ・フロップなどで構
成可能である。このため、波形歪みの発生防止を達成す
るために増える回路も少なくて済み、またその同期信号
を発生する際の制御も容易である。
【図１】本発明によるＤＴＭＦ信号生成回路の実施例を
示す機能ブロック図、
示す機能ブロック図、
【図２】従来技術におけるＤＴＭＦ信号生成回路の機能
ブロック図、
ブロック図、
【図３】図１に示した実施例における同期回路の一例を
示す回路図である。
示す回路図である。
１ 発振回路 ２，３ 分周器 ４，５ カウンタ ６，７ 正弦波ＲＯＭ ８ 加算器 ９ プリエンファシス回路 １０ Ｄ−Ａ変換器 １１ 制御回路 １２ 同期回路 ２０，２２ フリップ・フロップ
Claims (1)
- 【請求項１】 制御手段から制御信号を入力し、この制
御信号により第１の周波数データを出力する第１の周波
数データ出力手段と、 前記制御手段から制御信号を入力し、この制御信号によ
り第２の周波数データを出力する第２の周波数データ出
力手段と、 前記第１の周波数データおよび第２の周波数データを入
力し、これらのデータを加算する加算手段と、 クロックを入力し、前記加算手段で加算された周波数デ
ータに対して該クロックと同期させることにより微分処
理を施し、該周波数データの高い周波数成分を強調する
プリエンファシス手段と、 前記制御信号と前記クロックとから同期信号を生成する
とともに、前記第１の周波数データ出力手段、前記第２
の周波数データ出力手段および前記プリエンファシス手
段に対して該同期信号を出力する同期回路とを有するこ
とを特徴とするＤＴＭＦ信号生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03343609A JP3026382B2 (ja) | 1991-12-25 | 1991-12-25 | Ｄｔｍｆ信号生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03343609A JP3026382B2 (ja) | 1991-12-25 | 1991-12-25 | Ｄｔｍｆ信号生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05176043A JPH05176043A (ja) | 1993-07-13 |
| JP3026382B2 true JP3026382B2 (ja) | 2000-03-27 |
Family
ID=18362862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03343609A Expired - Fee Related JP3026382B2 (ja) | 1991-12-25 | 1991-12-25 | Ｄｔｍｆ信号生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3026382B2 (ja) |
-
1991
- 1991-12-25 JP JP03343609A patent/JP3026382B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05176043A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307990B1 (ko) | 디지털 ｐｌｌ 회로 및 클록 생성 방법 | |
| EP0208141B1 (en) | Waveform generators | |
| US6400821B1 (en) | Digital tone generator | |
| US4132871A (en) | Digitally synthesized multi-frequency signal generator | |
| JP3026382B2 (ja) | Ｄｔｍｆ信号生成回路 | |
| JPH09186727A (ja) | Ｆｓｋ変調回路 | |
| US5892692A (en) | Method for generating a lookup table for a digital oscillator | |
| GB2331645A (en) | Analog signal sampling | |
| US4939470A (en) | Circuit for generating dual-tone multi-frequency signals and high/low-tone signals | |
| US5936438A (en) | Digital oscillator using lookup table with multiple cycles | |
| JPH08307380A (ja) | １４０ｍクロック・ｓｔｍ−１電気クロック生成方式 | |
| JPH11289224A (ja) | 周波数シンセサイザ | |
| JPH1084252A (ja) | フイルタ装置及び無線通信端末装置 | |
| JPH01159696A (ja) | デジタル信号シンセサイザ及び校正信号発生器 | |
| JPH06188965A (ja) | Ｄｔｍｆ信号生成回路 | |
| JP2880012B2 (ja) | ディジタルコンバーゼンス装置 | |
| JP3209187B2 (ja) | クロック周波数変換回路及びその変換方法並びにクロック周波数変換機能を備えた受像装置 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JPH0741229Y2 (ja) | Ａｍｉクロック作成回路 | |
| JP2882411B2 (ja) | ディジタル信号発生装置 | |
| JPH10209922A (ja) | 局部発振周波数発生方法とその装置、並びに周波数ホッピングスペクトル拡散通信方法と周波数ホッピングスペクトル拡散通信装置 | |
| KR0165052B1 (ko) | 디지탈 링백톤 발생회로 | |
| JPS60194807A (ja) | 正弦波発生回路 | |
| JPS58223918A (ja) | 微小可変周波数発振器 | |
| JP2000244627A (ja) | Ｄｔｍｆ信号生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991221 |
|
| LAPS | Cancellation because of no payment of annual fees |