JPH02259800A - エコー発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は音声信号にエコーの効果を付加するエコー発生
回路に関する。

〔従来の技術〕

従来、この種のエコー発生回路は第３じに示すように、
メモリ１と、符号変換回路２と、信号変換回路３と、音
声データを加算して信号変換回路３の信号変換方式に従
った重み付け（例えばμ−ＬＯＷ　、　Ａ−ＬＯＷなど
と称される重み付けが公知である）による加算データの
加工処理を行う演算処理回路６と、アナログ信号を増幅
する増幅回路７と、前記メモリ１．符号変換回路２．信
号変換回路３．及び演算処理回路６を制御する制御回路
５とで構成されている。

そして、音声データの授受に関する各部のタイミングは
第４図に示す通りとなっている。

即ち、音声データの符号がメモリ１のアドレス順に時系
列的に蓄積されている場合、演算処理回路６はａに示す
ようにある時点でのアドレスに対応したデータと、それ
から一定の数だけ若番となるアドレスにあるデータ（す
なわち音声信号としては一定時間前にアナログ信号に変
換された音声データ）とを順次入力して演算加工し、ｂ
のタイミングで符号変換回路２へ出力する。

一方、符号変換回路２・は演算処理回路６がらのデータ
をＣのタイミングで信号変換回路３に直列出力する。信
号変換回路３はｄのタイミングで制御回路５により制御
されて符号変換回路２の直列出力データを入力し、逐次
アナログ信号に変換して増幅回路７へ送出する。

以上の動作によって、蓄積されている一連の音声データ
に一定時間遅れたタイミングの同一データがディジタル
符号の状態で加算され、あたかもエコーを生じたような
音声信号として再生される４、〔発明が解決しようとす
る課題〕 上述した従来のエコー発生回路では、エコーである遅延
音声を発生させるのに、演算処理回路６においてディジ
タル演算を行う必要があり、しかも上述したように単に
音声データ符号の加算を行うのみならず、「重み付け」
という特別な処理が必要となる。このため、複雑かつ高
価な演算処理回路が必要とされ、回路全体も複雑かつ高
価になるという問題がある。

本発明は演算処理回路を不要にして回路の簡単化、低価
格化を可能にしたエコー発生回路を提供することを目的
とする。

〔課題を解決するための手段〕

本発明のエコー発生回路は、符号化された音声データを
蓄積するメモリと、このメモリから出力される並列の音
声データ符号を直列の音声データ符号に変換する符号変
換回路と、この符号変換回路から出力される直列音声デ
ータ符号をアナログ音声信号に変換する２つの信号変換
回路と、これら信号変換回路から出力される各アナログ
信号を加算して増幅する加算増幅回路と、前記メモリ。

符号変換回路、信号変換回路の動作を制御する制御回路
とを備えている。

〔作用〕

上述した構成では、信号変換回路を１つ増やし、かつ増
幅回路を加算増幅回路に代えることで、所望のエコーを
得ることができ、演算処理回路を不要とする。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例のブロック回路図である。図
において、１はメモリであり、符号化された音声信号を
蓄積している。２は並列符号を直列符号に変換する符号
変換回路、３Ａ、３Ｂは夫々直列符号をアナログ信号に
変換する信号変換回路、４は２つのアナログ信号を加算
する加算増幅回路である。更に、５は前記メモリ１．符
号変換回路２．信号変換回路３Ａ、３Ｂの各動作を制御
制御するための制御回路である。

制御回路５の制御により、メモリｌは並列データバスを
通じて逐次音声データを符号変換回路２に転送する。ま
た、符号変換回路２は転送されたきたデータを逐次直列
データに変換し、信号変換回路３Ａ、３Ｂに送出する。

また、制御回路５はメ゛モリ１からあるアドレスの音声
データと、そのアドレスから一定の値を差し引いたアド
レスにある音声データ（エコーデータ）とを交互に出力
させるとともに、これらのデータが符号変換回路２を経
て直列データとなって出力されるタイミングに合わせて
信号変換回路３Ａ、３Ｂに振り分けられるように信号変
換回路３Ａ、３Ｂを駆動する。

即ち、音声データを信号変換回路３Ａに入力させ、エコ
ーデータを信号変換回路３Ｂに入力させる。これらのデ
ータを信号変換回路３Ａ、、３Ｂに順次入力していくタ
イミングは充分早く、信号変換回路３Ａ、３Ｂは入力し
たデータを連続したアナログ信号に変換する。アナログ
信号となった音声データ及びエコーデータは加算増幅回
路４で加算され、エコー効果として現れる。

第２図は上述した回路動作のタイミングを示すタイミン
グチャートであり、同図ａ　−ｄは第１図のａ　−ｄに
各々対応する。ａはメモリ１から出力される並列音声デ
ータのタイミングを示し、ｂは符号変換回路２の出力で
ある直列音声データの出現タイミングを示し、ｃ、ｄは
各々信号変換回路３Ａ、３Ｂが直列音声データを読み取
るタイミングを示している。

したがって、このエコー発生回路では、従来用いていた
演算処理回路を用いな（ともエコーを発生することがで
きる。また、この回路を実現するためには、従来回路に
対して１つ、の信号変換回路３Ａ（又は３Ｂ）を追加し
、かつ増幅回路を加算増幅回路で構成すればよく、簡単
かつ低価格に構成できる。

〔発明の効果〕

以上説明したように本発明は、信号変換回路を１つ増や
し、かつ増幅回路に加算増幅回路を用いることにより所
望のエコー効果を得ることができ、複雑で高価な演算処
理回路を不要にし、簡単かつ安価なエコー発生回路が構
成できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック回路図、第２図は
第１図のａ　−ｄ部の信号のタイミングチャート、第３
図は従来のエコー発生回路のブロック回路図、第４図は
第３図のａ　−ｄ部の信号のタイミングチャートである
。 １・・・メモリ、２・・・符号変換回路、３．３Ａ、３
Ｂ・・・信号変換回路、４・・・加算増幅回路、５・・
・制御回路、６・・・演算処理回路、７・・・増幅回路
。 第１図 １Δ 第２ ｍ−−１Ｔ−一一「−

Claims (1)

【特許請求の範囲】
1. １、符号化された音声データを蓄積するメモリと、この
   メモリから出力される並列の音声データ符号を直列の音
   声データ符号に変換する符号変換回路と、この符号変換
   回路から出力される直列音声データ符号をアナログ音声
   信号に変換する２つの信号変換回路と、これら信号変換
   回路から出力される各アナログ信号を加算して増幅する
   加算増幅回路と、前記メモリ、符号変換回路、信号変換
   回路の動作を制御する制御回路とを備えることを特徴と
   するエコー発生回路。