JPH08250978A

JPH08250978A - 音声用フィルタ装置

Info

Publication number: JPH08250978A
Application number: JP7047184A
Authority: JP
Inventors: Isao Nishino; 功西野; Hideki Yoshii; 秀樹吉井; Shinji Takeuchi; 伸次竹内; Noboru Yashima; 昇八嶋
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-03-07
Filing date: 1995-03-07
Publication date: 1996-09-27

Abstract

(57)【要約】【目的】フィルタ係数が外部のメモリから与えられる
音声用フィルタ装置の電源投入時、係数を外部メモリか
ら転送終了するまでの間の異音の発生を防止し、また、
正規の音声が出るまでの時間を短くする。【構成】フィルタ係数を上位、下位の２つに分け、先
に上位の係数を外部メモリからバッファメモリへ転送す
ように構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、音響装置あるいはテレ
ビジョン受像機等における音声信号処理用のディジタル
フィルタに関する。

【０００２】

【従来の技術】図１２は従来の音声用フィルタ装置の構
成を示すブロック図である。図において、１は音声入力
端子、２は音声入力端子１より入力された音声信号をデ
ィジタル音声信号に変換するＡ／Ｄコンバータ、３は信
号の振幅、位相を周波数に応じて変化させるＦＩＲ（Fi
nite Impulse Response ）フィルタ、４はＦＩＲフィル
タ３の特性をきめる、ＦＩＲフィルタ３の内部の各タッ
プの係数を記憶する不揮発性メモリである。５はＦＩＲ
フィルタ３で処理されたディジタル音声信号をアナログ
音声信号に変換するＤ／Ａコンバータ、６はスピーカド
ライブ用の電力増幅器、７はスピーカである。

【０００３】図１３はＦＩＲフィルタ３の構成を示し、
図において、３１、３２、３３はレジスタであり、３
１、３２、３３の順に信号を次段のレジスタに供給し、
信号を順々に遅延させるとともに、各段の出力（以後タ
ップ出力）をもっている。３４、３５、３６、３７は、
乗算器であり、前記レジスタ３１〜３３の各タップ出力
とそれぞれ任意の係数の乗算を行なう。３８は加算器で
あり、前記乗算器３４〜３７の出力を加算し、ＦＩＲフ
ィルタの出力とする。

【０００４】次に動作について説明する。図１２におい
て、音声入力端子１より入力された音声信号は、Ａ／Ｄ
コンバータ２によりディジタル音声信号に変換される。
ディジタル音声信号はＦＩＲフィルタ３に入力され、不
揮発性メモリ４に予め記憶された係数によって得られる
特性のフィルタ処理が行なわれる。このフィルタ処理
は、図１３により説明する。ＩＮより入力されたＦＩＲ
フィルタ３の入力は、レジスタ３１〜３３により段階的
に遅延される。レジスタ３１〜３３の各タップ出力はそ
れぞれ乗算器３４〜３７に供給され、不揮発性メモリ４
より供給された係数と乗算が行なわれる。乗算器３４〜
３７の出力は加算器３８により加算され、ＦＩＲフィル
タ３の出力となる。図１２にもどり、ＦＩＲフィルタ３
の出力はＤ／Ａコンバータ５によりアナログ音声信号に
変換され、電力増幅器６により電力増幅され、スピーカ
７が駆動される。

【０００５】以上のようにして、入力音声信号は不揮発
性メモリに予め記憶されている係数により特性がきまる
ＦＩＲフィルタをとおしてスピーカを駆動し、入力音声
信号を補正することができる。フィルタ特性をスピーカ
や増幅器の特性のちょうど逆となるようにすれば、総合
的に平坦な特性を実現できる。さらに、この平坦な特性
をもとに、例えば高域を持ち上げたり、中低域を持ち上
げたりするなど、フィルタの係数を変更することで自由
に特性を変えることが可能である。これは、係数を何種
類か不揮発性メモリに格納し、実現したい特性にあわせ
て係数を選択するようにすれば良い。

【０００６】図１４はフィルタ３をＤＳＰ（Digital Si
gnal Processor）構成としたテレビジョン受像機の音声
用フィルタ装置の例であり、通常、音声信号のディジタ
ル処理はこのようなＤＳＰにより行なわれることが多
い。図において、３０３はA/Dコンバータ２、D/A コン
バータ５へのA/D クロック,D/AクロックやＤＳＰのシス
テムクロックを生成するタイミング生成回路、３０６
は、A/D コンバータ２の出力データを一時記憶するデー
タメモリ、３０１はA/D クロックをもとにデータメモリ
３０６の書き込みアドレスを生成するアドレス生成回
路、３０４はシステムクロックをもとにデータメモリ３
０６の読み出しアドレスを生成するアドレス生成回路、
３０５は、不揮発性メモリ４より係数が転送され、記憶
する係数バッファメモリ、３０２は、係数バッファメモ
リ３０５の読み出しアドレスをシステムクロックをもと
に生成するアドレス生成回路、３０７はデータメモリ３
０６の出力と係数バッファメモリ３０５の出力を乗算す
る乗算器、３０９はレジスタ、３０８は、乗算器３０７
の出力とレジスタ３０９の出力を加算する加算器、３１
０はD/A コンバータ５の出力を増減する音量調節器、３
１１はマイコンであり、テレビジョン受像機の各機能の
制御を行ない、バスラインにより音量調節器３１０、不
揮発性メモリ４、係数バッファメモリ３０５と接続され
ている。

【０００７】３１３はリセット回路であり、電源ＯＮ時
にタイミング生成回路３０３及びマイコン３１１にリセ
ットパルスを供給する。不揮発性メモリ４は、フィルタ
係数の他、音量調節器３１０や他のＩＣの制御データを
記憶している。次に動作について説明する。この図１４
に示す例は図１３のレジスタ３１〜３３、乗算器３４〜
３７、加算器３８をそれぞれ一個の、レジスタ３０９、
乗算器３０７、加算器３０８によるＤＳＰ構成としたも
のである。

【０００８】A/D コンバータ２の出力であるディジタル
音声信号はデータメモリ３０６に書き込まれる。このデ
ータメモリ３０６の書き込みアドレスは、アドレス生成
回路３０１でA/D,D/A クロックを計数し与えられる。デ
ータメモリ３０６からはシステムクロックをアドレス生
成回路３０４で計数した読み出しアドレスからディジタ
ル音声信号が読み出され、乗算器３０７の一方の端子に
入力される。一方、不揮発性メモリ４よりマイコン３１
１により読み出され、バスラインを通じて係数が転送さ
れ記憶している係数バッファメモリ３０５からはアドレ
ス生成回路３０２でシステムクロックを計数して作られ
た読み出しクロックにより係数が読み出され、乗算器３
０７の別の端子に入力され、ディジタル音声信号と乗算
される。

【０００９】乗算器３０７の出力は加算器３０８の一方
の端子に供給される。加算器３０８の出力はレジスタ３
０９に供給されシステムクロック１個分遅延される。こ
のレジスタ３０９の出力は加算器３０８のもう一方の端
子に接続され、乗算器３０７の出力と加算される。乗算
器３０７、加算器３０８の演算はシステムクロックごと
に行なわれ、演算結果はレジスタ３０９の出力となって
いる。この演算結果はＦＩＲフィルタ処理されたもので
あり、ディジタル音声信号の１サンプル周期の間にＦＩ
Ｒフィルタのタップ数にあたる回数だけ、演算され、D/
A コンバータ５によりアナログ音声信号となり、音量調
節器３１０に供給される。この様子を図１５に示す。

【００１０】以上のような構成の従来の音声用フィルタ
装置においては、電源投入時および、係数変更時には、
係数バッファメモリ３０５に係数を不揮発性メモリ４よ
り転送する必要がある。電源投入時には、リセット回路
３１３より、リセットパルスがタイミング生成回路３０
３及びマイコン３１１に供給され、これをもとに、タイ
ミング生成回路３０３のタイミングの初期化、係数バッ
ファメモリ３０５への係数転送・記憶等電源投入時の動
作が行なわれる。マイコン３１１は、不揮発性メモリ４
にアクセスし、フィルタ係数を読み出す。マイコン３１
１はまた、音量調節器３１０の音量制御データ、他ＩＣ
の制御データを読み出しことも行ない、係数バッファメ
モリ３０５にフィルタ係数を、音量調節器３１０に音量
データ、他ＩＣにそれぞれの制御データをバスラインを
通じて送信する作業を行なう。この様子を図１６（ａ）
に示す。バスラインは、テレビジョン受像機等の場合２
線式のものが多く使われる。

【００１１】図１６（ｂ）にバスライン上の各種データ
の送信時の様子を示す。バスラインは、クロックライン
とデータラインの２つからなる。まず、マイコン３１１
は非送信時ＨレベルのデータラインをＬに下げる（スタ
ート）。その後クロックラインにクロックを送出し、こ
のクロックに同期してデータをデータラインに送出す
る。データは、最初に送信先のアドレス、その後にデー
タを送る。アドレス、データともに８ビット単位で送ら
れる。バスラインに接続された各ＩＣはおのおのアドレ
スをクロックに同期して読み、該当するＩＣは続いてデ
ータを取り込む。マイコン３１１はデータを送出し終わ
ると、データラインをＨにし、上記の該当するＩＣは、
ＡＣＫパルスとしてデータラインをＬに一定期間下げ
る。このＡＣＫパルスをマイコン３１１は認識し、次の
送出へと移る。この動作をマイコン３１１および各ＩＣ
は行ないデータ送受が行なわれる。以上のように電源投
入時には不揮発性メモリ４から、係数を始め、各種の制
御データをマイコン３１１はいったん読み出した後、各
ＩＣに時分割で送信する。

【００１２】以上のような従来の音声用フィルタ装置で
は、電源投入時に、係数がすべて係数バッファメモリに
転送されるまではフィルタ係数が不定となり、正しいフ
ィルタ特性が出ず、異音発生等出力音声がおかしくな
る。これを防止するため、係数が転送し終わるまでは、
消音状態とする必要がある。また、テレビジョン受像機
等の機器の場合、係数を記憶する不揮発性メモリを他の
ＩＣ等の制御データの記憶用としても使い、他のＩＣの
動作も遅れてはいけないので、係数ばかりを先に転送す
るわけにもいかない。さらに、マイコンはバスラインの
データ転送以外の動作（リモコン受信、画面表示制御
等）も並行して行なうため、転送に専念できず、また、
転送時の画面への妨害を防止するためにも時間を区切っ
て、例えばテレビジョン受像機の場合、垂直帰線期間に
転送が行なわれる。よって、係数転送終了までの時間が
さらに長くなり、転送終了までの消音状態が長く続くこ
とになる。また、電源投入時以外にも音声の特性を変え
る時には、係数を変更する必要があり、不揮発性メモリ
４より係数バッファメモリ３０５への係数転送が行なわ
れ、上記と同じ問題が生じる。

【００１３】テレビジョン受像機の場合についてこの係
数の転送時間を具体的に示すと、ＦＩＲフィルタのタッ
プ数、すなわち係数を２５６ステレオ対応としてＬ，Ｒの２個分として、５１２個＝
９ｂｉｔであるが、８ｂｉｔ単位で送信するのでアドレ
スは１６ｂｉｔ必要になる。また、データ量すなわち係
数のｂｉｔ数は１６ｂｉｔであり、メモリアドレスとし
て８ｂｉｔ必要とするので、送信すべき全ｂｉｔ数は、（メモリアドレス８＋アドレス１６＋データ１６）×２
５６×２＝２０４８０ｂｉｔとなる。例えばＩ²Ｃバス（転送レート：１００ｋｂｉ
ｔ／ｓｅｃ）を使用したとすると、テレビジョン受像機
の場合には垂直周期Ｖ（約１６．７ｍｓｅｃ）のうちの
垂直帰線期間の間（約１ｍｓｅｃ）に転送するので、送
信すべき全ｂｉｔ数（すなわち２０４８０ｂｉｔ）を転
送するに要する時間を求めると、１ｍｓｅｃ／Ｖ×１００ｋｂｉｔ／ｓｅｃ＝１００ｂｉ
ｔ／Ｖ２０４８０ｂｉｔ÷１００ｂｉｔ／Ｖ２０４．８Ｖ＝２０４．８×１６．７ｍｓｅｃ＝約３．４ｓｅｃとなる。すなわち、係数のみを転送するのに約３．４秒
かかることになる。

【００１４】

【発明が解決しようとする課題】以上のような従来の音
声用フィルタ装置では以上のような問題点があった。（１）電源投入時係数がすべて係数バッファメモリに転
送されるまではフィルタ係数が不定となり、正しいフィ
ルタ特性が出ず、異音発生等出力音声がおかしくなる。
しかも係数を記憶するメモリを他のＩＣ等の制御データ
の記憶用としても使うことが多く、この場合係数転送終
了までの時間が長くかかる。このためフィルタ装置の後
段において転送終了まで消音動作を行なう必要が生じ、
音がでるまで時間がかかる。（２）係数を優先的に転送すると、他の制御データの転
送が遅れ、たとえば音量制御データの場合、電源投入後
しばらく所望の音量とならない。この発明は上記問題を解決するもので、電源投入時にフ
ィルタへ係数を外部メモリから転送終了するまでの間の
異音の発生を防止でき、また、短時間で正規の音声を出
力することのできる音声用フィルタ装置を提供すること
を目的とするものである。

【００１５】

【課題を解決するための手段】この発明の請求項１の音
声用フィルタ装置は、入力される音声信号の振幅あるい
は位相の少なくとも一方を周波数に応じてあらかじめ定
められた特性となるように処理するディジタルフィルタ
と、ディジタルフィルタの各タップの出力にかけられる
係数を記憶するメモリと、メモリより転送される前記デ
ィジタルフィルタの各タップにかけられる係数を一旦記
憶してから各タップに供給するバッファメモリとを備え
電源投入時に、ディジタルフィルタの係数の値が大きな
タップが多く存在するタップ領域に対応する係数を先に
メモリからバッファメモリへ転送するように構成したも
のである。

【００１６】この発明の請求項２の音声用フィルタ装置
は、入力される音声信号の振幅あるいは位相の少なくと
も一方を周波数に応じてあらかじめ定められた特性とな
るように処理するディジタルフィルタと、ディジタルフ
ィルタの各タップの出力にかけられる係数を記憶するメ
モリと、ディジタルフィルタの各タップの出力にかけら
れる予め定められた所定の第１の係数を記憶するＲＯＭ
と、メモリより転送されるディジタルフィルタの各タッ
プにかけられる係数を一旦記憶してから各タップに供給
するバッファメモリとを備え、電源投入時に、ＲＯＭに
記憶されている第１の係数をディジタルフィルタの各タ
ップに出力するように構成したものである。

【００１７】この発明の請求項３の音声用フィルタ装置
は、入力される音声信号の振幅あるいは位相の少なくと
も一方を周波数に応じてあらかじめ定められた特性とな
るように処理するディジタルフィルタと、ディジタルフ
ィルタの各タップの出力にかけられる係数を記憶するメ
モリと、メモリより転送される前記ディジタルフィルタ
の各タップにかけられる係数を一旦記憶してから各タッ
プに供給するバッファメモリとを備え、電源投入時に、
メモリからバッファメモリへ係数転送が終了するまでの
間、１個のタップのみに所定の係数を与えるように構成
したものである。

【００１８】この発明の請求項４の音声用フィルタ装置
は、請求項３の装置において、電源投入時に、メモリか
らバッファメモリへ係数転送が終了するまでの間、全て
のタップに係数０を与えるように構成したものである。

【００１９】この発明の請求項５の音声用フィルタ装置
は、請求項１の装置において、ディジタルフィルタの各
タップに対応する係数を最上位ビットから連続した所定
ビット長のものを上位係数とし、電源投入時に、メモリ
からバッファメモリへ前記上位係数から先に転送するよ
うに構成したものである。

【００２０】

【作用】この発明の請求項１においては、電源投入時
に、ディジタルフィルタの係数の値が大きなタップが多
く存在するタップ領域に対応する係数を先にメモリから
バッファメモリへ転送するようにしたので、大体のフィ
ルタ特性が早く得られる。

【００２１】この発明の請求項２においては、電源投入
時に、ＲＯＭに記憶されている第１の係数をディジタル
フィルタの各タップに出力するようにしたので、異音の
発生を防止する。

【００２２】この発明の請求項３においては、電源投入
時に、メモリからバッファメモリへ係数転送が終了する
までの間、１個のタップのみに所定の係数を与えるよう
にしたので、平坦なフィルタ特性となり、異音の発生を
防止する。

【００２３】この発明の請求項４においては、電源投入
時に、メモリからバッファメモリへ係数転送が終了する
までの間、全てのタップに係数０を与えるようにしたの
で、フィルタ出力はなくなり、消音モードとなる。

【００２４】この発明の請求項５においては、電源投入
時に、メモリからバッファメモリへ上位係数から先に転
送するようにしたので、大体のフィルタ特性が早く得ら
れる。

【００２５】

【実施例】

実施例１．図１は本発明の実施例を示し、ＦＩＲフィル
タのタップを、係数の値が大きなタップが多く存在する
連続する領域と、それ以外の領域の、予め定められた固
定の２つの領域に分け、電源投入時や係数変更時にマイ
コンによる不揮発性メモリからの係数転送は、先に前者
の領域の係数を転送した後、後者の領域の係数を転送す
るようにするものである。図において３０５Ａは、大き
な値の係数領域（以後Ａ領域と呼ぶ）の係数を記憶する
係数バッファメモリ、３０５Ｂはそれ以外の領域（以後
Ｂ領域と呼ぶ）の係数を記憶する係数バッファメモリで
ある。３１２はセレクタであり、係数バッファメモリ３
０５Ｂの出力と定数０とを切換える。３１４は、セレク
タであり、係数バッファメモリ３０５Ａと３０５Ｂの出
力をタイミング生成回路３０３よりのバッファメモリ切
換信号により切換える。図２は、フィルタ係数例を示
し、通常、タップ（ここでは２５０タップ）の中央付近
に大きな値の係数が集まる。この中央付近の、値の大き
なものが集まる領域をＡ領域、それ以外をＢ領域に分
け、それぞれの係数を図示している。

【００２６】次に動作について電源投入時を例に説明す
る。図３（ａ）には、以下の各々のタイミングを示して
いる。電源投入時、リセット回路３１３はリセットパル
スをタイミング生成回路３０３およびマイコン３１１に
供給する。これによりマイコン３１１は、電源投入時の
動作として、バスラインを介し、不揮発性メモリ４にア
クセスし、フィルタ係数、音量調節器３１１の音量デー
タ、他ＩＣのそれぞれのデータを読み出し、それぞれ対
応するＩＣに送信する作業を行なう。マイコン３１１は
係数転送に関しては、まずＡ領域の係数を読み出し、係
数バッファメモリ３０５Ａに転送する。Ａ領域の係数が
すべて転送された後、Ｂ領域の係数を係数バッファメモ
リ３０５Ｂに転送する。Ａ領域の係数が送信し終わるま
でマイコン３１１は、バスラインを介し音量調節器３１
０を制御し消音状態にする。また、マイコン３１１は係
数を送信し終わるまでの期間を示す係数送信信号をセレ
クタ３１２に供給し、セレクタ３１２は、この期間０を
出力する。従って、Ｂ領域のタップ係数は電源投入時よ
り全係数が転送されるまでは、０となりＢ領域はこの間
は単なる遅延線として働く。

【００２７】一方、ＦＩＲフィルタ処理は、図３（ｂ）
に示すように、電源投入時より並行して行なわれ、セレ
クタ３１４は、タイミング生成回路３０３でシステムク
ロックを計数して得られた、領域Ａの係数によるフィル
タ処理の期間とＢの係数によるフィルタ処理の期間を識
別するバッファメモリ切換信号により、係数をバッファ
メモリ３０５Ａからのものと、３０５Ｂからのものとを
切換え、乗算器３０７に供給する。係数の値の大きな、
Ａ領域は実際の係数が先に与えられるので大体の特性に
よるフィルタが先に得られ、この時点で、マイコン３１
１はバスラインを介し音量調節器を制御して消音解除
し、従来より早く音声を出すことができる。

【００２８】図４は、図２に示した全体で２５０タップ
のＦＩＲフィルタの係数を中央付近の１００タップ分を
Ａ領域、それ以外をＢ領域として、このＡ領域１００タ
ップ分のフィルタによる特性を示している。２５０タッ
プのものに比べて、大体の特性は得られており、電源投
入時のしばらくの間はこの特性で十分である。従って、
１００個の係数を転送すれば、消音状態を解除すること
ができ、従来に比べ、１／２．５の時間で音声を出すこ
とができる。

【００２９】実施例２．図５は本発明の実施例２を示
し、図において３１４はセレクタ、３１５はあらかじめ
定められた係数を記憶しているＲＯＭであり、マイコン
３１１より電源投入時の係数送信タイミングを示す係数
送信信号がセレクタ３１４に与えられ、セレクタ３１４
はこの係数送信信号をもとにＲＯＭ３１５の出力と係数
バッファメモリ３０５の出力を切り替える。

【００３０】次に電源投入時を例にとり、動作について
説明する。実施例１と同様、電源投入時、マイコン３１
１はバスラインを介し不揮発性メモリ４から係数を読み
出し、バッファメモリ３０５への係数転送を行なう。こ
れに伴い、マイコン３１１より係数送信信号が出力され
セレクタ３１４に供給される。セレクタ３１４はこの信
号の期間すなわち係数がメモリ４よりバッファメモリ３
０５にすべて転送されるまでの間、ＲＯＭ３１５よりの
係数を出力する。図６にこの様子を示す。ＲＯＭ３１５
の係数は電源投入時の間だけの係数なので厳密なもので
なくてよく、ビット数も粗くて構わない。このＲＯＭに
あらかじめ記憶された係数によるフィルタにより音声を
出力できるので、異音等が発生せず、電源投入時に消音
状態とする必要がない。

【００３１】実施例３．図７は本発明の実施例３を示
し、図において、３１４は係数バッファメモリ３０５か
らのフィルタ係数と定数Ｋ、０とを切り替えるセレクタ
である。次に電源投入時を例にとり、動作について説明
する。実施例１と同様、電源投入時マイコン３１１はバ
スラインを介し、不揮発性メモリ４から係数を読みだ
し、バッファメモリ３０５へ係数転送を行なう。これに
伴い、マイコン３１１から係数送信信号が出力されセレ
クタ３１４に供給される。セレクタ３１４にはＡ／Ｄ、
Ｄ／Ａクロック及びシステムクロックも供給されてお
り、係数送信信号とＡ／Ｄ、Ｄ／Ａクロック、システム
クロックにより出力をコントロールする。図８にこの様
子を示す。係数送信信号が入力されるとＡ／Ｄ、Ｄ／Ａ
クロック１周期ごとにシステムクロック１クロック期間
の間セレクタ３１４は係数としてＫを出力し、その他の
期間は、係数バッファメモリ３０５に係数が転送終了す
るまでの間、すなわち係数送信信号の間０を出力する。
係数転送終了後は、係数バッファメモリ３０５の出力を
出力する通常動作を行なう。

【００３２】こうすることにより、係数送信終了まで
は、１個のタップのみ係数Ｋが与えられるフィルタとな
るので、特性は単なる遅延線となる（定数Ｋにより振幅
が決まる）。従って、電源投入時には、上記特性のフィ
ルタの音声として出力することにより、通常のフィルタ
による音声とは異なるものの、異音等の発生がなく、消
音状態とする必要がない。

【００３３】実施例４．図７において、マイコン３１１
よりの係数送信信号の間セレクタ３１４が０を出力する
ようにする。こうすることにより、フィルタよりの出力
は係数が転送終了するまで０とすることができ、フィル
タ係数が電源ＯＮ時不定の間に生じる異音をフィルタ装
置の後段で消音する必要がない。

【００３４】実施例５．図９は本発明の実施例５を示
し、図において３０５Ａは係数の上位ビットを記憶する
係数バッファメモリ、３０５Ｂは係数の下位ビットを記
憶する係数バッファメモリとする。次に電源投入時を例
にとり動作について説明する。実施例１と同様、電源投
入時マイコン３１１は、バスラインを介しメモリ４にア
クセスし、係数を読み出す。また、バスラインを介し、
音量調節器３１０に音量データ、他ＩＣにそれぞれのデ
ータを送信する作業を行なう。ここでフィルタ係数は上
位ビット、下位ビットの２つにわけて読み出すことがで
きるようにメモリ４には記憶されている。マイコン３１
１は係数転送に関しては、まず上位ビットを読みだし、
係数バッファメモリ３０５Ａに転送する。上位ビットが
すべて転送された後、下位ビットを転送する。また、マ
イコン３１１は、係数の上位ビットが転送終了するまで
バスラインを介し、音量調節器３１０を制御し、消音状
態とする。

【００３５】この様子を図１０に示す。従ってフィルタ
特性は上位ビットが実際の値、下位ビットは不定値の係
数のフィルタによる特性がまず、いち早く得られる。係
数の下位ビットが不定値をとっても上位ビットによる特
性に与える影響は少なく、電源投入時の期間であれば、
何ら問題はない。図１１に１６ビットの係数を上位８ビ
ット、下位８ビットに分けた時のフィルタ特性を示す。
図からわかるように、上位８ビットによるフィルタ特性
はほとんど１６ビットによるものとかわらない。この上
位８ビットによるフィルタの音声を出力できるため、従
来のものに比べ、１／２の時間の消音でよい。

【００３６】

【発明の効果】本発明の請求項１記載の音声用フィルタ
装置によれば、ＦＩＲフィルタのタップを、係数を値の
大きなものが多く存在する領域とそれ以外の２つにわ
け、電源投入時の係数転送は、先に値の大きな係数が多
く存在する領域の係数から転送することにより、大体の
フィルタ特性を速く得ることができ、このフィルタによ
る音声を先に出力することにより、異音等が発生せず、
また、電源投入時の消音時間を短く、あるいは０とする
ことができる。

【００３７】本発明の請求項２記載の音声用フィルタ装
置によれば、係数転送終了まで予めＲＯＭに記憶してい
る簡単な係数により音を出すことができ、異音等生じな
いので消音等の必要がない。

【００３８】本発明の請求項３記載の音声用フィルタ装
置によれば、係数転送終了まで平坦な特性のフィルタと
して働かすことができ、異音等生じないので、消音等の
必要がない。

【００３９】本発明の請求項４記載の音声用フィルタ装
置によれば、フィルタ自身で消音モードとすることによ
り、後段で消音する必要がない。

【００４０】本発明の請求項５記載の音声用フィルタ装
置によれば、係数を上位、下位の２群にわけ、先に上位
を転送することにより、大体のフィルタ特性を速く得る
ことができ、このフィルタによる音声を先に出すことに
より、異音等生ぜず、電源投入時の消音時間を短く、あ
るいは０とすることができる。

【図面の簡単な説明】

【図１】本発明の実施例１による音声用フィルタ装置
の構成を示すブロック図である。

【図２】本発明の実施例１による音声用フィルタ装置
のタップ領域およびその係数例を示す図である。

【図３】本発明の実施例１による音声用フィルタ装置
の動作を示す波形図である。

【図４】本発明の実施例１による音声用フィルタ装置
の電源投入時のフィルタ特性を示す図である。

【図５】本発明の実施例２による音声用フィルタ装置
の構成を示すブロック図である。

【図６】本発明の実施例２による音声用フィルタ装置
の動作を示す波形図である。

【図７】本発明の実施例３による音声用フィルタ装置
の構成を示すブロック図である。

【図８】本発明の実施例３による音声用フィルタ装置
の動作を示す波形図である。

【図９】本発明の実施例５による音声用フィルタ装置
の構成を示すブロック図である。

【図１０】本発明の実施例５による音声用フィルタ装
置の電源投入時の動作を示す図である。

【図１１】本発明の実施例５による音声用フィルタ装
置の電源投入時のフィルタ特性を示す図である。

【図１２】従来の音声用フィルタ装置の概略の構成を
示すブロック図である。

【図１３】従来のＦＩＲフィルタによる音声用フィル
タ装置の構成を示すブロック図である。

【図１４】従来のＦＩＲフィルタによる音声用フィル
タ装置のＤＳＰによる構成を示すブロック図である。

【図１５】従来のＦＩＲフィルタによる音声用フィル
タ装置のＤＳＰによる構成の動作を示す波形図である。

【図１６】従来のＦＩＲフィルタによる音声用フィル
タ装置のバスラインによる、係数、データの送信動作を
示す波形図である。

【符号の説明】

１音声入力端子、２Ａ／Ｄコンバータ、３ＦＩＲ
フィルタ、４メモリ、５Ｄ／Ａコンバータ、６電
力増幅器、７スピーカ、３１、３２、３３レジス
タ、３４、３５、３６、３７乗算器、３８加算器、
３０１、３０２、３０４アドレス生成回路、３０３
タイミング生成回路、３０５、３０５Ａ、３０５Ｂ係
数バッファメモリ、３０６データメモリ、３０７乗
算器、３０８加算器、３０９レジスタ、３１０音
量調節器、３１１マイコン、３１２、３１４セレク
タ、３１３リセット回路、３１５ＲＯＭ

───────────────────────────────────────────────────── フロントページの続き (72)発明者八嶋昇長岡京市馬場図所１番地三菱電機株式会社映像システム開発研究所内

Claims

【特許請求の範囲】

【請求項１】入力される音声信号の振幅あるいは位相
の少なくとも一方を周波数に応じてあらかじめ定められ
た特性となるように処理するディジタルフィルタと、前記ディジタルフィルタの各タップの出力にかけられる
係数を記憶するメモリと、前記メモリより転送される前記ディジタルフィルタの各
タップにかけられる係数を一旦記憶してから各タップに
供給するバッファメモリとを備え、電源投入時に、前記ディジタルフィルタの係数の値が大
きなタップが多く存在するタップ領域に対応する係数を
先に前記メモリから前記バッファメモリへ転送すること
を特徴とする音声用デジタルフィルタ装置。
【請求項２】入力される音声信号の振幅あるいは位相
の少なくとも一方を周波数に応じてあらかじめ定められ
た特性となるように処理するディジタルフィルタと、前記ディジタルフィルタの各タップの出力にかけられる
係数を記憶するメモリと、前記ディジタルフィルタの各タップの出力にかけられる
予め定められた所定の第１の係数を記憶するＲＯＭと、前記メモリより転送される前記ディジタルフィルタの各
タップにかけられる係数を一旦記憶してから各タップに
供給するバッファメモリとを備え、電源投入時に、前記ＲＯＭに記憶されている前記第１の
係数を前記ディジタルフィルタの各タップに出力するこ
とを特徴とする音声用デジタルフィルタ装置。
【請求項３】入力される音声信号の振幅あるいは位相
の少なくとも一方を周波数に応じてあらかじめ定められ
た特性となるように処理するディジタルフィルタと、前記ディジタルフィルタの各タップの出力にかけられる
係数を記憶するメモリと、前記メモリより転送される前記ディジタルフィルタの各
タップにかけられる係数を一旦記憶してから、各タップ
に供給するバッファメモリとを備え、電源投入時に、前記メモリから前記バッファメモリへ係
数転送が終了するまでの間、１個のタップのみに所定の
係数を与えることを特徴とする音声用デジタルフィルタ
装置。
【請求項４】電源投入時に、メモリからバッファメモ
リへ係数転送が終了するまでの間、全てのタップに係数
０を与えることを特徴とする請求項３に記載の音声用デ
ジタルフィルタ装置。
【請求項５】ディジタルフィルタの各タップに対応す
る係数を最上位ビットから連続した所定ビット長のもの
を上位係数とし、電源投入時に、メモリからバッファメ
モリへ前記上位係数から先に転送することを特徴とする
請求項１に記載の音声用デジタルフィルタ装置。