JP2885082B2 - シグナルコンディショナー - Google Patents
シグナルコンディショナーInfo
- Publication number
- JP2885082B2 JP2885082B2 JP6203991A JP20399194A JP2885082B2 JP 2885082 B2 JP2885082 B2 JP 2885082B2 JP 6203991 A JP6203991 A JP 6203991A JP 20399194 A JP20399194 A JP 20399194A JP 2885082 B2 JP2885082 B2 JP 2885082B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- unit
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数のアナログ信号を
取り込み、ディジタル信号に変換し、シリアルデータと
して出力するシグナルコンディショナーに関し、特にゲ
インやオフセット等のパラメータを外部より設定できる
シグナルコンディショナーに関する。
取り込み、ディジタル信号に変換し、シリアルデータと
して出力するシグナルコンディショナーに関し、特にゲ
インやオフセット等のパラメータを外部より設定できる
シグナルコンディショナーに関する。
【０００２】
【従来の技術】従来、この種のシグナルコンディショナ
ーは、パラメータ設定用のライン（信号線）とデータの
出力ラインとの両方のラインを持っていた。
ーは、パラメータ設定用のライン（信号線）とデータの
出力ラインとの両方のラインを持っていた。
【０００３】
【発明が解決しようとする課題】パラメータ設定用のラ
インとデータ出力ラインの両方のラインを備える従来の
シグナルコンディショナーでは、外部装置との接続ライ
ンの本数が多く、構成が複雑であった。そこで本発明の
目的は、ゲインやオフセット等のパラメータを外部から
設定でき、しかも外部装置との配線の本数の少ないシグ
ナルコンディショナーの提供にある。
インとデータ出力ラインの両方のラインを備える従来の
シグナルコンディショナーでは、外部装置との接続ライ
ンの本数が多く、構成が複雑であった。そこで本発明の
目的は、ゲインやオフセット等のパラメータを外部から
設定でき、しかも外部装置との配線の本数の少ないシグ
ナルコンディショナーの提供にある。
【０００４】
【課題を解決するための手段】前述の課題を解決するた
めに本発明は次の手段を提供する。
めに本発明は次の手段を提供する。
【０００５】入力されたデータサンプルコマンド信号
および設定されたゲインやオフセット等のパラメータに
従って入力されるアナログ信号をディジタル信号に変換
し、シリアルデータとして出力する信号処理部と、 ク
ロック入力ラインにクロック信号が入力されているか否
かを判定するクロック信号有無判定部と、前記クロック
信号有無判定部の判定結果がクロック信号ありの場合に
前記信号処理部が信号処理をする運用モードとなるよう
切り替え制御を行い、判定結果がクロック信号なしの場
合に前記パラメータの設定を行う設定モードとなるよう
切り替え制御を行う制御部と、前記制御部により、前記
運用モードに切り替え制御された場合には入力ラインと
前記信号処理部とを接続するとともに該信号処理部の出
力と出力ラインとを接続し、前記設定モードに切り替え
制御された場合には前記入力ラインと前記制御部と前記
信号処理部との間で信号が通るように接続するとともに
該制御部と前記出力ラインとを接続するセレクタとを備
えたことを特徴とするシグナルコンディショナー。
および設定されたゲインやオフセット等のパラメータに
従って入力されるアナログ信号をディジタル信号に変換
し、シリアルデータとして出力する信号処理部と、 ク
ロック入力ラインにクロック信号が入力されているか否
かを判定するクロック信号有無判定部と、前記クロック
信号有無判定部の判定結果がクロック信号ありの場合に
前記信号処理部が信号処理をする運用モードとなるよう
切り替え制御を行い、判定結果がクロック信号なしの場
合に前記パラメータの設定を行う設定モードとなるよう
切り替え制御を行う制御部と、前記制御部により、前記
運用モードに切り替え制御された場合には入力ラインと
前記信号処理部とを接続するとともに該信号処理部の出
力と出力ラインとを接続し、前記設定モードに切り替え
制御された場合には前記入力ラインと前記制御部と前記
信号処理部との間で信号が通るように接続するとともに
該制御部と前記出力ラインとを接続するセレクタとを備
えたことを特徴とするシグナルコンディショナー。
【０００６】前記入力ラインへ入力される信号がパラ
メータデータ又はデータサンプルコマンドであることを
特徴とする上記に記載のシグナルコンディショナー。
メータデータ又はデータサンプルコマンドであることを
特徴とする上記に記載のシグナルコンディショナー。
【０００７】前記出力ラインから出力される信号がパ
ラメータデータ又は前記信号処理部の出力であることを
特徴とする上記又はに記載のシグナルコンディショ
ナー。
ラメータデータ又は前記信号処理部の出力であることを
特徴とする上記又はに記載のシグナルコンディショ
ナー。
【０００８】前記信号処理部は、制御されるタイミン
グで入力される複数のアナログ信号を順次サンプリング
するマルチプレクサと、このマルチプレクサの出力を前
記設定されたパラメータに従ってディジタル信号に変換
するＡ／Ｄコンバータと、このＡ／Ｄコンバータの出力
を前記セレクタへ接続するデータ出力部と、入力された
データサンプルコマンド信号に応じて前記マルチプレク
サおよび前記Ａ／Ｄコンバータを制御するデータサンプ
ルコマンド処理部とを備えたことを特徴とする乃至
のいずれかに記載のシグナルコンディショナー。
グで入力される複数のアナログ信号を順次サンプリング
するマルチプレクサと、このマルチプレクサの出力を前
記設定されたパラメータに従ってディジタル信号に変換
するＡ／Ｄコンバータと、このＡ／Ｄコンバータの出力
を前記セレクタへ接続するデータ出力部と、入力された
データサンプルコマンド信号に応じて前記マルチプレク
サおよび前記Ａ／Ｄコンバータを制御するデータサンプ
ルコマンド処理部とを備えたことを特徴とする乃至
のいずれかに記載のシグナルコンディショナー。
【０００９】前記シグナルコンディショナーは、前記
入力ラインと前記セレクタとの間にあり、該入力ライン
からの信号を受ける入力バッファと、前記セレクタと前
記出力ラインとの間にあり、該出力ラインへ送る信号を
受け取る出力バッファと、前記クロック信号有無判定部
からの判定結果に関する情報を前記制御部に送る割込入
力部と、前記制御部からの制御信号を前記セレクタに伝
える出力部と、前記制御部と前記セレクタ間にあり、該
制御部とセレクタとの間のパラメータデータの入出力イ
ンターフェースとなるパラメータデータ入出力部とをさ
らに備えたことを特徴とする乃至のいずれかに記載
のシグナルコンディショナー。
入力ラインと前記セレクタとの間にあり、該入力ライン
からの信号を受ける入力バッファと、前記セレクタと前
記出力ラインとの間にあり、該出力ラインへ送る信号を
受け取る出力バッファと、前記クロック信号有無判定部
からの判定結果に関する情報を前記制御部に送る割込入
力部と、前記制御部からの制御信号を前記セレクタに伝
える出力部と、前記制御部と前記セレクタ間にあり、該
制御部とセレクタとの間のパラメータデータの入出力イ
ンターフェースとなるパラメータデータ入出力部とをさ
らに備えたことを特徴とする乃至のいずれかに記載
のシグナルコンディショナー。
【００１０】
【作用】本発明では、クロック信号の有無により運用モ
ードか又は設定モードかの判定をしている。そして、運
用モードか又は設定モードかに応じてセレクタにおける
入力および出力の選択をする。運用モードであれば、入
力ラインにはデータサンプルコマンド等のデータコマン
ド信号が入力されるので、入力ラインをコマンド処理手
段へ接続する。また、設定モードであれば、入力ライン
にはゲイン、オフセット等のパラメータデータが入力さ
れるので、入力ラインをパラメータデータ入出力手段へ
接続する。このように、本発明では、入力ラインを運用
モードと設定モードとに共用するので、従来のシグナル
コンディショナーにおけるよりも、入力ラインの数が少
なくて足りる。出力ラインについても同様である。
ードか又は設定モードかの判定をしている。そして、運
用モードか又は設定モードかに応じてセレクタにおける
入力および出力の選択をする。運用モードであれば、入
力ラインにはデータサンプルコマンド等のデータコマン
ド信号が入力されるので、入力ラインをコマンド処理手
段へ接続する。また、設定モードであれば、入力ライン
にはゲイン、オフセット等のパラメータデータが入力さ
れるので、入力ラインをパラメータデータ入出力手段へ
接続する。このように、本発明では、入力ラインを運用
モードと設定モードとに共用するので、従来のシグナル
コンディショナーにおけるよりも、入力ラインの数が少
なくて足りる。出力ラインについても同様である。
【００１１】
【実施例】本発明について、図面を参照して具体的に説
明する。図１は本発明の一実施例を示すブロック回路図
である。クロック信号有無判定部４は、クロック入力ラ
イン２０１からクロック信号が入力されているか否かを
判定する。割込入力部２は、クロック信号有無判定部４
から判定の結果であるクロック信号の有無の情報をＣＰ
Ｕ１へ送る。クロック信号有無情報を受けたＣＰＵ１
は、クロックの有無により出力部３を通してセレクタ７
を切り換える。クロックがある場合とない場合とでセレ
クタ７の接続が異なり、それぞれの場合における図１の
実施例の作動は以下のとおりである。
明する。図１は本発明の一実施例を示すブロック回路図
である。クロック信号有無判定部４は、クロック入力ラ
イン２０１からクロック信号が入力されているか否かを
判定する。割込入力部２は、クロック信号有無判定部４
から判定の結果であるクロック信号の有無の情報をＣＰ
Ｕ１へ送る。クロック信号有無情報を受けたＣＰＵ１
は、クロックの有無により出力部３を通してセレクタ７
を切り換える。クロックがある場合とない場合とでセレ
クタ７の接続が異なり、それぞれの場合における図１の
実施例の作動は以下のとおりである。
【００１２】クロックがない場合は、外部からの入力ラ
イン３０１を入力バッファ５とセレクタ７およびパラメ
ータデータ入出力部８を通してＣＰＵ１へ接続するとと
もに、ＣＰＵ１とＡ／Ｄコンバータ間が接続されるよう
にする。またパラメータデータ入出力部８からの出力は
セレクタ７及び出力バッファ６を通して出力ラインへ接
続する。
イン３０１を入力バッファ５とセレクタ７およびパラメ
ータデータ入出力部８を通してＣＰＵ１へ接続するとと
もに、ＣＰＵ１とＡ／Ｄコンバータ間が接続されるよう
にする。またパラメータデータ入出力部８からの出力は
セレクタ７及び出力バッファ６を通して出力ラインへ接
続する。
【００１３】クロックがある場合は、外部からの入力ラ
イン３０１は入力バッファ５を通り、さらにセレクタ７
を通ってからデータサンプルコマンド処理部９へ接続す
る。また、データ出力部１２からのデータはセレクタ７
を通し、さらに出力バッファ６を通して出力ライン４０
１へ接続する。データサンプルコマンド処理部９は、セ
レクタ７からデータサンプルコマンド信号を受けると、
そのデータサンプルコマンド信号に応じてマルチプレク
サ１０及びＡ／Ｄコンバータ１１を制御する。マルチプ
レクサ１０は、データサンプルコマンド処理部９からサ
ンプル信号を受け、アナログ入力ライン１０１〜１０４
からのアナログ信号を順次にサンプルして、Ａ／Ｄコン
バータ１１へ送り、Ａ／Ｄコンバータ１１は、動作開始
制御により設定されたパラメータに従ってＡ／Ｄ変換を
行う。
イン３０１は入力バッファ５を通り、さらにセレクタ７
を通ってからデータサンプルコマンド処理部９へ接続す
る。また、データ出力部１２からのデータはセレクタ７
を通し、さらに出力バッファ６を通して出力ライン４０
１へ接続する。データサンプルコマンド処理部９は、セ
レクタ７からデータサンプルコマンド信号を受けると、
そのデータサンプルコマンド信号に応じてマルチプレク
サ１０及びＡ／Ｄコンバータ１１を制御する。マルチプ
レクサ１０は、データサンプルコマンド処理部９からサ
ンプル信号を受け、アナログ入力ライン１０１〜１０４
からのアナログ信号を順次にサンプルして、Ａ／Ｄコン
バータ１１へ送り、Ａ／Ｄコンバータ１１は、動作開始
制御により設定されたパラメータに従ってＡ／Ｄ変換を
行う。
【００１４】クロックがない場合は、本シグナルコンデ
ィショナーのゲインやオフセット等のパラメータを設定
するモードとなり、パラメータデータは入力ライン３０
１から入力されＣＰＵ１で処理されてＡ／Ｄコンバータ
１１に設定され、パラメータデータを読み出す場合は出
力ライン４０１から出力される。クロックがある場合
は、本シグナルコンディショナーは、アナログの計測デ
ータ（アナログ入力ライン１０１〜１０４から入力され
るデータ）をマルチプレクサ１０で順次に取り込んで、
Ａ／Ｄコンバータ１１でディジタルに変換して、データ
出力部１２から出力する運用モードとなり、データサン
プルコマンド信号は入力ライン３０１から入力され、デ
ータは出力ライン４０１から出力される。外部からのク
ロック信号はクロック入力ライン２０１から入力され
る。
ィショナーのゲインやオフセット等のパラメータを設定
するモードとなり、パラメータデータは入力ライン３０
１から入力されＣＰＵ１で処理されてＡ／Ｄコンバータ
１１に設定され、パラメータデータを読み出す場合は出
力ライン４０１から出力される。クロックがある場合
は、本シグナルコンディショナーは、アナログの計測デ
ータ（アナログ入力ライン１０１〜１０４から入力され
るデータ）をマルチプレクサ１０で順次に取り込んで、
Ａ／Ｄコンバータ１１でディジタルに変換して、データ
出力部１２から出力する運用モードとなり、データサン
プルコマンド信号は入力ライン３０１から入力され、デ
ータは出力ライン４０１から出力される。外部からのク
ロック信号はクロック入力ライン２０１から入力され
る。
【００１５】この実施例では、入力ライン３０１及び出
力ライン４０１を設定モード及び運用モードで共用して
いるので、外部装置との配線本数を従来のシグナルコン
ディショナーにおけるよりも低減できる。
力ライン４０１を設定モード及び運用モードで共用して
いるので、外部装置との配線本数を従来のシグナルコン
ディショナーにおけるよりも低減できる。
【００１６】
【発明の効果】本発明の採用により、以上に実施例を挙
げて詳しく説明したように、クロック信号の有無によ
り、データを出力する運用モードとパラメータを設定す
る設定モードとに切り換えることで、両方のモードで同
一の配線を使用するようにしたので、外部装置との接続
配線の本数を減らすことができる。
げて詳しく説明したように、クロック信号の有無によ
り、データを出力する運用モードとパラメータを設定す
る設定モードとに切り換えることで、両方のモードで同
一の配線を使用するようにしたので、外部装置との接続
配線の本数を減らすことができる。
【図１】本発明の一実施例を示すブロック回路図。
１：ＣＰＵ ２：割込入力部 ３：出力部 ４：クロック信号有無判定部 ５：入力バッファ ６：出力バッファ ７：セレクタ ８：パラメータデータ入出力部 ９：データサンプルコマンド処理部 １０：マルチプレクサ １１：Ａ／Ｄコンバータ １２：データ出力部 １０１：ＣＨ１アナログ入力ライン １０２：ＣＨ２アナログ入力ライン １０３：ＣＨ３アナログ入力ライン １０４：ＣＨ４アナログ入力ライン ２０１：クロック入力ライン ３０１：入力ライン ４０１：出力ライン イ：バスライン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03G 3/20
Claims (5)
- 【請求項１】 入力されたデータサンプルコマンド信号
および設定されたゲインやオフセット等のパラメータに
従って入力されるアナログ信号をディジタル信号に変換
し、シリアルデータとして出力する信号処理部と、 クロック入力ラインにクロック信号が入力されているか
否かを判定するクロック信号有無判定部と、 前記クロック信号有無判定部の判定結果がクロック信号
ありの場合に前記信号処理部が信号処理をする運用モー
ドとなるよう切り替え制御を行い、判定結果がクロック
信号なしの場合に前記パラメータの設定を行う設定モー
ドとなるよう切り替え制御を行う制御部と、 前記制御部により、前記運用モードに切り替え制御され
た場合には入力ラインと前記信号処理部とを接続すると
ともに該信号処理部の出力と出力ラインとを接続し、前
記設定モードに切り替え制御された場合には前記入力ラ
インと前記制御部と前記信号処理部との間で信号が通る
ように接続するとともに該制御部と前記出力ラインとを
接続するセレクタとを備えたことを特徴とするシグナル
コンディショナー。 - 【請求項２】 前記入力ラインへ入力される信号がパラ
メータデータ又はデータサンプルコマンドであることを
特徴とする請求項１に記載のシグナルコンディショナ
ー。 - 【請求項３】 前記出力ラインから出力される信号がパ
ラメータデータ又は前記信号処理部の出力であることを
特徴とする請求項１または請求項２に記載のシグナルコ
ンディショナー。 - 【請求項４】 前記信号処理部は、 制御されるタイミングで入力される複数のアナログ信号
を順次サンプリングするマルチプレクサと、 このマルチプレクサの出力を前記設定されたパラメータ
に従ってディジタル信号に変換するＡ／Ｄコンバータ
と、 このＡ／Ｄコンバータの出力を前記セレクタへ接続する
データ出力部と、 入力されたデータサンプルコマンド信号に応じて前記マ
ルチプレクサおよび前記Ａ／Ｄコンバータを制御するデ
ータサンプルコマンド処理部とを備えたことを特徴とす
る請求項１乃至請求項３のいずれかに記載のシグナルコ
ンディショナー。 - 【請求項５】 前記シグナルコンディショナーは、 前記入力ラインと前記セレクタとの間にあり、該入力ラ
インからの信号を受ける入力バッファと、 前記セレクタと前記出力ラインとの間にあり、該出力ラ
インへ送る信号を受け取る出力バッファと、 前記クロック信号有無判定部からの判定結果に関する情
報を前記制御部に送る割込入力部と、 前記制御部からの制御信号を前記セレクタに伝える出力
部と、 前記制御部と前記セレクタ間にあり、該制御部とセレク
タとの間のパラメータデータの入出力インターフェース
となるパラメータデータ入出力部とをさらに備えたこと
を特徴とする請求項１乃至請求項４のいずれかに記載の
シグナルコンディショナー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6203991A JP2885082B2 (ja) | 1994-08-29 | 1994-08-29 | シグナルコンディショナー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6203991A JP2885082B2 (ja) | 1994-08-29 | 1994-08-29 | シグナルコンディショナー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0870227A JPH0870227A (ja) | 1996-03-12 |
| JP2885082B2 true JP2885082B2 (ja) | 1999-04-19 |
Family
ID=16482973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6203991A Expired - Lifetime JP2885082B2 (ja) | 1994-08-29 | 1994-08-29 | シグナルコンディショナー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885082B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60111510A (ja) * | 1983-11-21 | 1985-06-18 | Mitsubishi Electric Corp | レベル設定回路 |
| JPS6183321U (ja) * | 1984-11-05 | 1986-06-02 | ||
| JPH02159807A (ja) * | 1988-12-13 | 1990-06-20 | Nec Corp | 受信レベル検出器 |
| US5061900A (en) * | 1989-06-19 | 1991-10-29 | Raytheon Company | Self-zeroing amplifier |
-
1994
- 1994-08-29 JP JP6203991A patent/JP2885082B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0870227A (ja) | 1996-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2885082B2 (ja) | シグナルコンディショナー | |
| US4264984A (en) | High-speed multiplexing of keyboard data inputs | |
| JP2867649B2 (ja) | 電子機器の接続装置 | |
| JP2003177859A (ja) | 操作キー入力制御装置 | |
| JPH04342010A (ja) | センサ制御器 | |
| JPH07131504A (ja) | データ転送装置 | |
| JP2762612B2 (ja) | 信号処理装置 | |
| JPS61130996A (ja) | ビデオ入出力装置 | |
| JP2570883B2 (ja) | 時分割多重化信号回線試験方式 | |
| JPH0546551A (ja) | データ転送装置、データ転送システム及びデータ転送方法 | |
| JPS5864529A (ja) | 計算機システムの入出力制御装置 | |
| JP3463765B2 (ja) | 構内交換機およびボタン電話装置 | |
| JP2888199B2 (ja) | リモートシグナルコンデショナ | |
| JP3675724B2 (ja) | セル遅延削減方法及びセル遅延削減システム | |
| JPH0142199B2 (ja) | ||
| JP3088341B2 (ja) | バス上の高速データ転送方式 | |
| JPH04370863A (ja) | 情報処理装置 | |
| JP2749057B2 (ja) | シーケンスコントローラ | |
| JP2867449B2 (ja) | アドレス変換機能を有したマイクロプロセッサ | |
| JPH11194997A (ja) | 双方向シリアルインターフェイス通信装置 | |
| JPS61118042A (ja) | デ−タ伝送装置 | |
| JPH1146188A (ja) | 計測信号の同期処理システム | |
| JPH0520260A (ja) | シリアルバス制御方式 | |
| JPS61292766A (ja) | デ−タ入力方式 | |
| JPH1183555A (ja) | 通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990112 |