JPH03283715A - サインマグネチュードｄ／ａコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、Ｄ／Ａコンバータに関し、特にサインマグ
ネチュードＤ／Ａコンバータに関する。

（従来の技術） 、サインマグネチュードＤ／Ａコンバータは、微小レベ
ルについての歪が少なく高品質なり／Ａ変換が可能とな
るので、オーディオ分野で利用されている。

第１０図には、この種のサインマグネチュードＤ／Ａコ
ンバータの一構成例が示されている。

入力データ信号は、サインマグネチュード変換回路３１
において、入力波をサイン波形と仮定して＋側の半波デ
ータと一側半波データとに分離され、それぞれＤ／Ａ変
換器（ＤＡＣ）３２と３３とに送出される。Ｄ／Ａ変換
器３２と３３とには、定電流源３４からの定電流工。に
基づく電流工。

と工、とがそれぞれ供給されており、加算器としてのオ
ペアンプ３５により加算されて変換アナログ信号が出力
される。

（発明が解決しようとする課題） 上述のように、従来のサインマグネチュードＤ／Ａコン
バータは、サインマグネチュード変換回路を用いて、入
力信号を＋側半波データおよび側半データとに分離し、
分離したそれぞれのデータを別個のＤ／Ａ変換器により
アナログ信号に変換し、変換後の２つのアナログ信号を
加算して変換アナログ信号を得ている。

したがって、かかる従来のサインマグネチュードＤ／Ａ
コンバータでは、上記２つのＤ／Ａ変換器の特性、精度
が異なると、＋側と一側（上下）が非対称なサイン波と
なってしまうため歪が生じるという問題がある。

この歪を除去するため、従来は、レーザトリミング等の
トリミング手法を用いて両Ｄ／Ａ変換器の特性、精度を
合致させているが、設計、製造面での煩雑さが増加する
ことは避けられない。

また、２つのＤ／Ａ変換器で生ずる同相ノイズは、変換
アナログ信号中に残存してしまい、ノイズ特性上の問題
も生ずる。

そこで、この発明の目的は、特性、精度（出力レベル）
の異なるＤ／Ａ変換器を用いた場合にも歪が発生せず、
ノイズもキャンセルできるサインマグネチュードＤ／Ａ
コンバータを提供することにある。

また、この発明の他の目的はスルーレートが比較的低い
オペアンプによっても正確な動作が可能なサインマグネ
チュードＤ／Ａコンバータを提供することにある。

（Ｂ題を解決するための手段） 前述の課題を解決するため、この発明によるサインマグ
ネチュードＤ／Ａコンバータは、所定のサンプリング周
波数の入力データをサインマグネチュード変換するサイ
ンマグネチュード変換手段と、前記サインマグネチュー
ド変換手段からの＋側データと一側データをそれぞれＤ
／Ａ変換する２つのＤ／Ａ変換手段と、前記２つのＤ／
Ａ変換手段の出力を合成出力する合成手段とを有するサ
インマグネチュードＤ／Ａコンバータにおいて、 前記サンプリング周波数に基づいて定められた周期毎に
、前記サインマグネチュード変換手段からの出力データ
と、前記出力データの反転データの補数データとを交互
に切り替えて前記２つのＤ／Ａ変換手段に出力するセレ
クタと、前記２つのＤ／Ａ変換手段の出力を合成する差
動アンプとを備えて構成される。

また、前記サンプリング周波数に基づいて定められた周
期毎に、前記サインマグネチュード変換手段からの出力
データと、前記出力データの反転データとを交互に切り
替えて前記２つのＤ／Ａ変換手段に出力するセレクタと
、前記２つのＤ／Ａ変換手段の出力を加算するＩ−Ｖ変
換手段とを備えても構成される。

（作用） この発明によるサインマグネチュードＤ／Ａコンバータ
では、所定のサンプリング周波数の入力データをサイン
マグネチュード変換して得られる出力データと、前記出
力データの反転データの補数データとを、前記サンプリ
ング周波数に基づいて定められた周期毎に、交互に切り
替えて２つのＤ／Ａ変換手段で変換した後、差動アンプ
により合成している。

また、前記サインマグネチュード変換手段からの出力デ
ータと、前記出力データの反転データとを交互に切り替
えて前記２つのＤ／Ａ変換手段で変換し、Ｉ−Ｖ変換手
段により加算出力している。

その結果、Ｄ／Ａ変換手段の特性差に起因する歪みの除
去が可能となる。

（実施例） 次に、この発明について図面を参照しながら説明する。

第１図は、この発明によるサインマグネチュードＤ／Ａ
コンバータの一実施例を示すブロック因である。

入力データ（例えば、１６ビツトＭＳＢファーストのシ
リアルデータ）ＤＡＴＡは、サインマグネチュード変換
回路１において、入力をサイン波と仮定した場合の＋側
の半波データと、−側の半波データとに分離され、それ
ぞれデータ＋Ｓと−８として出力される。

信号ＬＥは、Ｄ／Ａ変換回路（ＤＡＣ＞５．６の変換タ
イミングをコントロールするためのサンプリング周期（
サンプリング周波数ｆｓの逆数）をもつ信号で、１／２
分周器２で分周された信号ＳＣと、インバータ３ａによ
るｓＣの反転信号とによってサインマグネチュード変換
回路１の出力の選択、切り替え制御を行う、第２図には
、信号ＬＥとＳＣの波形図が示されている。この選択、
切り替え制御は、ＮＡＮＤ回路４ａ〜４ｆがら成るセレ
クタ４によって行われる。

すなわち、ＮＡＮＤ回路４ａと４ｃの一人カ端子には信
号ＳＣが、ＮＡＮＤ回路４ｂと４ｄの一入力端子にはイ
ンバータ３ａからのｓｃの反転信号が供給されている。

また、ＮＡＮＤ回路４ａと４ｄの他入力端子にはサイン
マグネチュード変換回路１からの＋Ｓ信号と、インバー
タ３ｃにより反転された「否信号とがそれぞれ供給され
る。更に、ＮＡＮＤ回路４ｃと４ｂの他入力端子には、
サインマグネチュード変換回路１がらの−Ｓ信号と、イ
ンバータ３ｂからの反転−８信号とがそれぞれ供給され
る。

ＮＡＮＤ回路４ａと４ｂの出力はＮＡＮＤ回路４ｅに、
ＮＡＮＤ回路４Ｃと４ｄの出力はＮＡＮＤ回路４ｆにそ
れぞれ供給される。

Ｄ／Ａ変換回路５と６は、信号ＬＥにより変換タイミン
グが制御され、それぞれ、ＮＡＮＤ回路４ｅと４ｆの出
力に対してＤ／Ａ変換処理を施す。

Ｄ／Ａ変換回路５と６による変換出力は、Ｉ−Ｖ差動ア
ンプ７により電圧信号に変換された後、ローパスフィル
タ８において低域成分のみ抽出され、出力ｖ０として発
生される。

さて、Ｄ／Ａ変換回路５と６は、第３１１（ａ＞と（ｂ
）に示す入力データと出力信号との特性に従って、サイ
ンマグネチュード変換された信号を変換出力する。した
がって、サイン波形データＳが入力データとすると、従
来のＤ／Ａ変換回路では出力（＋Ｓ）−（−５）＝２５
が発生される（第４図）、この発明による実施例におい
ては、インバータ３ｂと３ｃによってデータ反転して２
の補数データにしてＤ／Ａ変換回路５と６に入力される
ので、出力はそれぞれ第５図に示すような＋Ｓと−Ｓと
なる。

信号ＳＣが“Ｈ”のときは、ＮＡＮＤ回路回路４ａ〜４
ｆから成るセレクタによって信号子ＳをＤ／Ａ変換回路
５に、信号−８をＤ／Ａ変換回路６に出力する。また、
信号ＳＣが“Ｌ”のときは、信号−８をＤ／Ａ変換回路
５に、信号子ＳをＤ／Ａ変換回路６にそれぞれ出力する
。

ここで、Ｄ／Ａ変換回路５に対するＤ／Ａ変換回Ｎ６の
ゲイン差をε％とすると、第６図（ａ＞と（ｂ）に示す
ように、 ２Ｓ１＝　（十Ｓ）−（−３）（１−ε）２Ｓ２＝　（
Ｓ）　　　（＋Ｓ＞＜１　　ｇ＞＝（＋Ｓ＞（１−ε）
−（−Ｓ） となり、この出力２Ｓ、と２Ｓ２は２／ｆｓ周期で交互
に出力されるため、結局、出力ｖ０は、第６図（ｃ）に
示すような、 Ｖ、＝　　２　Ｔ　（２Ｓ　　Ｔ＋２Ｓ　　Ｔ）ｌｃ＋
５ｚ２−ε）−（−３）。

−２ （２−ε）） となり、したがって、＋側半波も、−側半波も同じゲイ
ン（２−ε）／２となる。

その結果、ローパスフィルタ８のカットオフ周波数ｆ０
を２／ｆｓよりも十分低い値に設定すれば、Ｄ／Ａ変換
回路５と６の切り替え時に生ずるノイズは無視できるこ
とになる。

以上の実施例におけるセレクタ４の動作例としては、次
のようなデジタルデータを２／ｆｓ周期毎に交互に切替
出力する例がある。つまり、サイン波の＋側： （１）１／ｆｓ　（２ｎ−１）のタイミングで、Ｄ／Ａ
変換回路５には、２８Ｂフアーストデータ、 Ｄ／Ａ変換回路６には、ＭＳＢ〜ＬＳＢ全て°１″ （２）１／ｆｓ　（２ｎ＞のタイミングで、Ｄ／Ａ変換
回路５には、ＭＳＢ〜ＬＳＢ全て“１″ Ｄ／Ａ変換回路６には、２８Ｂフアースト、２の補数デ
ータ、 サイン波の一側： ＜１）１／ｆｓ　（２ｎ−１）のタイミングで、Ｄ／Ａ
変換回路５には、ＭＳＢ〜ＬＳＢ全て０″ Ｄ／Ａ変換回路６には、２５Ｂフアースト、２の補数デ
ータ （２＞１／ｆｓ　（２ｎ）のタイミングで、Ｄ／Ａ変換
回路５には、２５Ｂフアーストデータ、 Ｄ／Ａ変換回路６には、ＭＳＢ〜ＬＳＢ全て°゛１°。

ここで、ｎ＝１．２．３・・・である。

第７図には、この発明によるサインマグネチュードＤ／
Ａコンバータの他の実施例を示すブロック図が示されて
いる。

この実施例は、第１図に示す実施例のサインマグネチュ
ードＤ／Ａコンバータの改善例を示すものである。すな
わち、第１図の実施例におけるＤ／Ａ変換回路５と６の
出力電流の変化が前述のように急峻であるなめ、スルー
レートの高いオペアンプが必要である。したがって、回
路構成上。

コストが高くなるという問題がある。

第７図に示す実施例は、スルーレートが比較的低いオペ
アンプでも動作可能なサインマグネチュードＤ／Ａコン
バータを示す。

第７図において、第１図と同一符号が付されている構成
部は、基本的に第１図と同様な構成部を示す。

入力データは、サインマグネチュード変換回路１により
サイン波の＋側半波（＋Ｓ）と−側半波（−８）データ
に変換される。＋Ｓデータは、ＮＡＮＤ回路４ａと４ｄ
の一入力端子に、−ＳデータはＮＡＮＤ回！１１４ｂと
４ｃの一入力端子に供給される。

信号ＬＥは、Ｄ／Ａ変換回路５と６の変換タイミングを
制御するもので、サンプリング周波数ｆｓをもち、１／
２分周器２により分周されてｆｓ／２の周波数をもつ信
号ＳＣが、ＮＡＮＤ回路４ａと４Ｃの他入力端子に送出
される。信号ＳＣは、インバータ３ａで反転された後、
ＮＡＮＤ回路４ｂと４ｄの他入力端子に送出される。尚
、信号ＬＥが８ｆｓ、周波数であれば、４ｆｓｌＪＣ５
Ｃの周波数となる。

上記のような切り替えタイミングで動作するＤ／Ａ変換
回路５と６の電流出力は、加算されて、Ｉ−Ｖ変換回路
９により電圧に変換された後、ローパスフィルタ８によ
って低域成分が出力信号Ｖ０として抽出、出力される。

第７図において、サインマグネチュード変換回路１によ
り、入力データは第８図に示すように、＋Ｓデータと−
Ｓデータに分離される。

信号ＳＣで変換タイミング制御されたＤ／Ａ変換回路５
と６の出力は、第９図（ａ）と（ｂ）の実線で示される
ように、交互に出力される。この２つの電流出力を加算
すると加算出力は第９図（ｃ）のようになる。

Ｄ／Ａ変換回路５と６の間にはゲイン差があるため、波
形は不連続となるが、サンプリング周波数ｆｓを４ｆｓ
、８ｆｓ、・・・のように上げていき、ローパスフィル
タ８のｆｏをｆｓに対して十分低くしておけば積分され
て第９図（ｃ）の点線で示すような連続する正弦波が得
られる。尚、以上の説明では、連続の正弦波を用いてい
るが、実際には階段波となる。

こうして、得られた加算電流出力を、Ｉ　−Ｖ変換回路
９で電圧に変換して出力しているため、オペアンプ自体
の急峻な変化は生しることなく、したがってスルーレー
トの高いオペアンプを使用する必要がない。

（発明の効果） 以上説明したように、この発明によるサインマグネチュ
ードＤ／Ａコンバータはサインマグネチュード変換回路
のゲイン差がないため歪が発生しない、また、上記２つ
のＤ／Ａ変換回路の出力はＩ−Ｖ差動アンプで合成され
ているためコモンノイズはキャンセルされ、Ｓ／Ｎ特性
が改善される。

さらに、２つのＤ／Ａ変換回路のゲイン差を調整する必
要がなくなり、Ｓ／Ｎは出力が２倍となるので６　（ｄ
Ｂ）改善される。

また、この発明によるサインマグネチュードＤ／Ａコン
バータは、ロジック回路だけで構成でき、ＩＣ化すれば
コストダウンが可能となる。

【図面の簡単な説明】

第１図はこの発明によるサインマグネチュードＤ／Ａコ
ンバータの一実施例を示すブロック図、第２図は第１図
の実施例における信号ＬＥとＳＣを示す図、第３図〜第
６図は、第１図の実施例におけるＤ／Ａ変換回路の動作
を説明するための図、第７図はサインマグネチュードＤ
／Ａコンバータの他の実施例を示すブロック図、第８図
と第９図は第７ｒ２の実施例におけるＤ／Ａ変換回路の
動作を説明するための図、第１０図は従来のサインマグ
ネチュードＤ／Ａコンバータのブロック図である。 １．３１・・・サインマグネチュード変換回路、２・・
・１／２分周器、 ３ａ〜３Ｃ−・・インバータ、４・・・セレクタ、４ａ
〜４ｆ−・ＮＡＮＤ回路、 ５．６．３２．３３・・・Ｄ／Ａ変換回路、７・・・Ｉ
−Ｖ差動アンプ、８・・・ローパスフィルタ、９・・・
Ｉ−Ｖ変換回路、３５・・・オペアンプ。

Claims (2)

【特許請求の範囲】
1. （１）所定のサンプリング周波数の入力データをサイン
   マグネチュード変換するサインマグネチュード変換手段
   と、前記サインマグネチュード変換手段からの＋側デー
   タと−側データをそれぞれＤ／Ａ変換する２つのＤ／Ａ
   変換手段と、前記２つのＤ／Ａ変換手段の出力を合成出
   力する合成手段とを有するサインマグネチュードＤ／Ａ
   コンバータにおいて、 前記サンプリング周波数に基づいて定められた周期毎に
   、前記サインマグネチュード変換手段からの出力データ
   と、前記出力データの反転データの補数データとを交互
   に切り替えて前記２つのＤ／Ａ変換手段に出力するセレ
   クタと、前記２つのＤ／Ａ変換手段の出力を合成する差
   動アンプとを備えて成ることを特徴とするサインマグネ
   チュードＤ／Ａコンバータ。
2. （２）所定のサンプリング周波数の入力データをサイン
   マグネチュード変換するサインマグネチュード変換手段
   と、前記サインマグネチュード変換手段からの＋側デー
   タと−側データをそれぞれＤ／Ａ変換する２つのＤ／Ａ
   変換手段と、前記２つのＤ／Ａ変換手段の出力を合成出
   力する合成手段とを有するサインマグネチュードＤ／Ａ
   コンバータにおいて、 前記サンプリング周波数に基づいて定められた周期毎に
   、前記サインマグネチュード変換手段からの出力データ
   と、前記出力データの反転データとを交互に切り替えて
   前記２つのＤ／Ａ変換手段に出力するセレクタと、前記
   ２つのＤ／Ａ変換手段の出力を加算するＩ−Ｖ変換手段
   とを備えて成ることを特徴とするサインマグネチュード
   Ｄ／Ａコンバータ。