SU815898A1 - Устройство дл аналого-цифровогопРЕОбРАзОВАНи - Google Patents

Устройство дл аналого-цифровогопРЕОбРАзОВАНи Download PDF

Info

Publication number
SU815898A1
SU815898A1 SU792768937A SU2768937A SU815898A1 SU 815898 A1 SU815898 A1 SU 815898A1 SU 792768937 A SU792768937 A SU 792768937A SU 2768937 A SU2768937 A SU 2768937A SU 815898 A1 SU815898 A1 SU 815898A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
digital
analog
converter
output
Prior art date
Application number
SU792768937A
Other languages
English (en)
Inventor
Геннадий Григорьевич Живилов
Владимир Алексеевич Прянишников
Николай Михайлович Сметанин
Сергей Николаевич Строкач
Андрей Андреевич Фремке
Original Assignee
Предприятие П/Я Г-4377
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4377 filed Critical Предприятие П/Я Г-4377
Priority to SU792768937A priority Critical patent/SU815898A1/ru
Application granted granted Critical
Publication of SU815898A1 publication Critical patent/SU815898A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ рой компараторы, блок управлени  ..второй цифроаналоговый преобразователь, блок пам ти и сумматор-вычитатель, лерзый и второй входы которого соответственно соединены с выходами первого и второго цифроаналоговых преобразователей, а первый и второй выходы соединены соответственно с первыми входами первого и второго компараторов , вторые входы которых подключены ко входу устройства, а выходы подключены соответственно к первому и второму входам блока управлени , выход которого соединен со входом блока пам ти, с третьим входом усилител  с переменным коэффициентом усилени , вторым входом аналого-цифрового преобразовател  и с первым выходом сумматора, первый .вход которого соединен с выходом аналого-цифрового преобразовател , со входом первого цифроаналогового преобразовател , а второй вход с выходом блока пам ти и с входом второго цифроаналогового преобразовател . На чертеже представлена структурна  схема устройства дл  аналого-цифрового преобразовани . Он содержит усилитель 1 с переменным коэффициентом усилени , итоговый цифроаналоговый преобразователь 2, аналого-цифровой преобразователь 3, сумМатор- 4, блок 5 пам ти, второй цифроаналоговый преобразователь 6, сумматор-вычитатель 7, первый и второй компараторы 8 и 9 и блок 10 управлени . Устройство работает следующим образом . Цикл преобразовани  входного сигнала раздел ют в зависимости от скорости его изменени  на К тактов. За один такт работы устройства происходит определение N разр дов двоичного кода. Длительность одного такта преобразовани  определ етс  временем работы аналого-цифрового преобразовател  3 tnp и временем слежени  за изменением входного сигнала i, которое минимально на первом такте преобразовани  и последовательно увеличиваетс  на последующих тактах. Времена t,. задаютс  блоком 10 управлени . В блоке 5 пам ти записывают коды уставок, соответствующие приращению входного сигнала за врем  t при различных скорост х изменени  входного сигнала. В начале работы импульсом «Пуск в усилителе 1 из блока 10 управлени  устанавливаетс  коэффициент передачи, равный 1, регистры сумматора 4 сбрасываютс  в «О, в блоке 5 пам ти устанавливаетс  код, соответствующий приращению входного сигнала за врем  t.| при максимальной частоте входного сигнала. Затем запускаетс  аналого-цифровой преобразователь 3, который кодирует входной сигнал с числом разр дов N. Этот код записываетс  в сумматор 4 и подаетс  на вход цифроаналогового преобразовател  2. С его выхода аналоговый сигнал, соответствующий коду N;,, подаетс  на второй вход усилител  1 и на вход сумматора-вычитател  7, на другой вход которого подаетс  с выхо;1;а второго цифроаналогового преобразовател  6 напр жение уставки UytT.(, соответствующее коду первой уставки, записанному в блоке 5 пам ти . С выходов сумматора-вычитател  7 на входы первого и второго компараторов 8 и 9 подаетс  напр жение JNxi+Jjcr.iH UN -UycT.i На другие их входы подаетс  входное напр жение Ux. Если за врем  tj изменение входного напр жени  не превосходит заданной уставки, то следующим импульсом с блока 10 управлени , приход щим через врем  ti от первого импульса в усилителе 1, устанавливаетс  коэффициент передачи К в блоке 5 пам ти устанавливаетс  код следующей уставки и запускаетс  аналого-цифровой преобразователь 3, который кодирует усиленную в К 2 раз разность )1 Полученный код сдвигаетс  на nj. разр да , т. е. делитс  на 2 записываетс  в сумматор 4 и суммируетс  с записанным в нем кодом NX,Уточненный таким образом результат преобразуетс  цифроаналоговЫм преобразователем 2 в напр жение, которое подаетс  на второй вход усилител  1 и н-а вход сумматора-вычитател  7, на другой вх-од которого подаетс  напр жение, соответстЬующее коду новой уставки. Если в течение времени t изменение входного напр жени  не превосходит заданной уставки, то следующим импульсом с блока 10 управлени  производитс  следующий такт преобразовани . Процесс уточнени  результата преобразовани  происходит до тех пор, пока изменение входного напр жени  Ux за врем  t не превосходит заданную уставку UycT.i . В этот момент по команде с блока 10 управлени  цикл преобразовани  останавливаетс , код соответствующей уставки переписываетс  в сумматор, суммируетс  с хран щимс  там кодом уточненного результата преобразовани  NX и выдаетс  из сумматора 4 на выход устройства как результат аналого-цифрового преобразовани . При следующем импульсе «Пуск процесс аналогового преобразовани  повтор етс . Предлагаемое устройство адаптивно измен ет свои параметры в зависимости от частотного спектра входного сигнала, что позвол ет повысить точность аналого-цифрового преобразовани  широкополосных сигналов за счет уменьшени  динамической погрешности преобразовани . При этом снижаютс  требовани  к аналого-цифровому преобразователю , так как дл  получени  многоразр дного кода в предлагаемом устройстве используют любой малоразр дный преобразователь с любым алгоритмом работы, что

Claims (1)

  1. Формула изобретения θ
    Устройство для аналого-цифрового преобразования, содержащее усилитель с переменным коэффициентом усиления, первый вход которого подключен к входу устройства, второй вход к выходу первого цифроана- и лотового преобразователя, а выход соединен с первым входом аналого-цифрового преобразователя, отличающееся тем, что, с целью повышения точности, введены сумматор, первый и второй,компараторы, блок управления, второй цифроаналоговый преобразо-, 20 ватель, блок памяти и сумматор-вычитатель, первый и второй входы которого соответ-. ственно соединены с выходами первого и вто рого цифро-аналоговых преобразователей, а первый и второй выходы соединены соответственно с первыми входами первого и второго компараторов, вторые входы которых подключены ко входу устройства, а выходы подсоединены соответственно к первому и второму входам блока управления, выход которого соединен со входом блока памяти, с третьим входом усилителя с переменным коэффициентом усиления, вторым входом аналого-цифрового преобразователя и с первым выходом сумматора, первый вход кото рого соединен с выходом аналого-цифрового преобразователя со входом первого цифроаналогового преобразователя^а второй вход с выходом блока памяти и « -входом второго цифроаналогового преобразователя.
SU792768937A 1979-05-21 1979-05-21 Устройство дл аналого-цифровогопРЕОбРАзОВАНи SU815898A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792768937A SU815898A1 (ru) 1979-05-21 1979-05-21 Устройство дл аналого-цифровогопРЕОбРАзОВАНи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792768937A SU815898A1 (ru) 1979-05-21 1979-05-21 Устройство дл аналого-цифровогопРЕОбРАзОВАНи

Publications (1)

Publication Number Publication Date
SU815898A1 true SU815898A1 (ru) 1981-03-23

Family

ID=20828873

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792768937A SU815898A1 (ru) 1979-05-21 1979-05-21 Устройство дл аналого-цифровогопРЕОбРАзОВАНи

Country Status (1)

Country Link
SU (1) SU815898A1 (ru)

Similar Documents

Publication Publication Date Title
JPS6360569B2 (ru)
US3560957A (en) Signal conversion systems with storage and correction of quantization error
SU815898A1 (ru) Устройство дл аналого-цифровогопРЕОбРАзОВАНи
US4326260A (en) Linear piecewise waveform generator for an electronic musical instrument
US5220219A (en) Electronically controlled variable gain amplifier
Chen et al. A 20 b dynamic-range floating-point data acquisition system
JPS6243571B2 (ru)
US4207506A (en) Servo system with reduction of transient error and settling time
SU744639A1 (ru) Функциональный преобразователь
SU1309086A1 (ru) Аналоговое запоминающее устройство
JPS57125518A (en) D-a converter
SU1249703A1 (ru) Устройство дл аналого-цифрового преобразовани
SU1127010A1 (ru) Аналоговое запоминающее устройство
SU1547067A1 (ru) Устройство цифроаналогового преобразовани
SU1612289A1 (ru) Генератор дискретных функций
CN116961660A (zh) 一种数模转换器及其使用方法
SU1057970A1 (ru) Инкроментный умножитель аналоговых сигналов
SU1285598A1 (ru) Устройство измерени амплитуды переменного напр жени
SU930655A1 (ru) Устройство дл аналого-цифрового преобразовани
SU750727A1 (ru) Аналого-цифровой преобразователь
JPS6293940A (ja) 終点判定回路
RU1786480C (ru) Тригонометрический преобразователь
SU1014139A2 (ru) Преобразователь напр жени в код
SU1172013A1 (ru) След щий аналого-цифровой преобразователь
SU436437A1 (ru) Цифро-аналоговый функциональный преобразователь