SU750727A1

SU750727A1 - Аналого-цифровой преобразователь

Info

Publication number: SU750727A1
Application number: SU782601339A
Authority: SU
Inventors: Петр Степанович Клочан; Василий Николаевич Лаврентьев
Original assignee: Ордена Ленина Институт Кибернетики Ан Украинской Сср
Priority date: 1978-04-04
Filing date: 1978-04-04
Publication date: 1980-07-23

Description

, Изобретение относитс к вычислительной технике.

Известен аналого-цифровой преобразователь , содержащий компаратор, 5 цифроаналоговый преобразователь и цифровые блоки дл управлени процессом аналого-цифрового преобразовани 1 .

Однако устройство имеет недостаточ-|0 ную точность.

Известен аналого-цифровой преобразователь , содержащий блок управлени , выход которого соединен с входом регистра чисел, выходы кото- с рого поразр дно соединены с входами цифроаналогового преобразовател , выход цифроаналогового преобразовател соединен с первым входом компаратора , а выход компаратора соеди- 20 нен с входом блока управлени j .

Однако устройство имеет невысокую точность преобразовани .

Цель изобретени - повышение точности преобразовани .25

Это достигаетс тем, что в аналогоцифровой преобразователь, содержащий блок управлени , регистр чисел, цифроаналоговый преобразователь и ком- / паратор, введены дополнительный JQ

компаратор, устройство вычитани , источник эталонного напр жени и логический блок, причем второй выход цифроаналогового преобразовател соединен с первым входом дополнительного компаратора, второй вход которого соединен с выxoдo устройства вычитани , первый вход устройства вычитани соединен со вторым входом компаратора , второй вход устройства вычитани соединен с выходом источника эталонного напр жени , выход компаратора соединен с первым входом логического блока, выход дополнительного компаратора соединен с вторым входом логического блока, третий вход которого соединен с управл ющим выходом блока управлени , и выход логического блока соединен с входом блока управлени , а цифроаналоговый . преобразователь выполнен двуматричным.

Структурна электрическа схема устройства изображена на чертеже.

Claims

Аналого-цифровой преобразователь содержит блок 1 управлени , регистр 2 чисел, цифроаналоговый преобразователь 3, компаратор 4, компаратор 5, устройство 6 вычитани , источник 7 эталонного напр жени 7 и логический блок 8, В исходном состо нии на выходах регистра 2 установлены сигналы, соот ветствуквдие цифровому коду 00...О, на первом выходе цифроаналогового преобразовател 3 установлено напр жение Ug равное нулю, на втором виходе цифроаналогового преобразо вател установлено напр жение USM i aSHoe максимальному напр жению диапазона преобразований третьем выходе блока 1 установлен сигнал, которым заблбкирован выход компаратора 5, второй выход блока 1 также заблокирован. Цикл пор зр дного кодировани начинаетс с включени старшего разр д регистра 2, сигналом на первом выходе блока 1. В первом такте в старший по номеру п-й разр д регистра 2 записываетс 1.Под воздействием с нала на выходе старшего п-го разр д регистра 2 на первом выходе цифроан логового преобразовател 3 формируе с эталонное напр жение USMI It -JLj о , да где dn - двоична цифра,ди -эталонно напр жение. Эталонное напр жение с пер вого выхода цифроаналогового преобр зовател 3 поступает на первый вход компаратора 4, на второй вход которого поступает напр жение Ux источника кодируемого сигнала. Компаратор 4 сравнивает напр жение U УЭЛМ/ и, в зависимости от результата сравнени , выдает соответствую щий управл ющий сигнал в блок управ лени 1 через логический блок 8. Ес и э71 сигналом с первого выхо блока управлени 1 стираетс 1 в п-ом разр де регистра 2 вместо нее в п-ый разр д регистра 2 записывает , т. е. а ц -0. Так как (1 4: эммакс о иX- |UэA макс поэтому фор мирование последующихоэталонных напр жений на первом выходе цифроаналогового преобразовател 3 осуществл етс при его отключенном старшем п-ом разр де. Во втором такте 1 записываетс в следующий (п-1)-й разр д регистра 2. На первом выходе цифроаналового преобразовател 3 формируетс эталонное напр жение i -,п-1 -ga.,2 ди Если и an.i 1, если U а эмо - п-1 - -.л Сит. Д. Число тактов одно го цикла преобразовани равно числу разр дов выходного цифрового кода. последнем п-ом такте напр жение Ux сравниваетс с эталонным напр - . жением. |(%-.2 и. ,,.,...4а,2)ди и вырабатываетс окончательное значение кода , , .«п2- ....а,2 После окончани цикла преобразовани аналого-цифровой преобразователь устанавливаетс в исходное состо ние. Так как формирование эталонных напр жений начина с 2-го и по п-ый такт работы аналого-цифрового преобразовател осуществл етс при отключенном старшем п-ном разр де цифроаналогового преобразовател , то погрешность преобразовани находитс в интервале:. О У - у ЗАЦП 2ллакс Если их -51эммакс г то кодируемое напр жение U сравниваетс с помощью дополнительного компаратора 5 с эталонными напр жени ми Dg на втором выходе цифроаналогового преобразовател 3, которые формируютс , начина со второго такта преобразовани его младшими (с (п - 1)-го по 1-й) разр дами и по своему значению не превышают -|- USIAAOKC .в этом случае на второй вход компаратора 5 поступает напр жение U Т атмакс - выхода устройства G. Погрешность аналого-цифрового преобразовател в этом случае находитс также в интервале 2дцп -| Умакс Формула изобретени Аналого-цифровой преобразователь, содержащий блок управлени , выходы которого соединены с входами регистра чисел, выходы которого поразр дно соединены с входами цифроаналогового преобразовател , первый выход цифроаналогового преобразовател соединен с первым входом компаратора, отличающийс тем, что, с целью повышени точности преобразовани , введены дополнительный компаратор, устройство вычитани , источник, эталонного напр жени и логический блок, причем второй выход цифроаналогового преобразовател соединен с первым входом дополнительного компаратора, второй вход которого соединен с выходом устройства вычитани , первый вход устройства вычитани соединен со вторым входом компаратора, второй вход устройства вычитани соединен с выходом источника эталонного напр жени , выход компаратора соединен с первым входом логического блока, выход дополнительного компаратора соединен с вторым входом логического блока, третий вход которого соединен с управл ющим выходом блока управлени , выход логического блока соединен с входом блока управлени , а цифроаналоговый

преобразователь выполнен двуматричным .

Источники информации, прин тые во внимание при экспертизе 1. Лосев А. П. и др. Преобразование информации в аналого-цифровых

преобразовател х вычислительных устройствах и системах.М: Машиностроение. 1973, с. 208-232.
2. Энциклопеди кибернетики Главна редакци Украинской Советской энциклопедии , -К., 1974, т. 2, с. 204 (прототип).