DE2756675A1

DE2756675A1 - Analog/digital-wandler einrichtung

Info

Publication number: DE2756675A1
Application number: DE19772756675
Authority: DE
Inventors: Yuichi Ninomiya
Original assignee: Japan Broadcasting Corp
Current assignee: Japan Broadcasting Corp
Priority date: 1976-12-20
Filing date: 1977-12-19
Publication date: 1978-06-29
Also published as: DE2756675C3; FR2374778A1; NL181543B; GB1558452A; US4227183A; FR2374778B1; NL181543C; NL7714002A; DE2756675B2

Description

30071

NIPPON HO"SÖ" KYÖKAi
Tokyo,Japan

Analog/Digital-Wandler Einrichtung

Die Erfindung "betrifft eine Analog/Digital-Wandler Einrichtung mit einem hohen Auflösungsvermögen, in welcher ein Analogsignal in ein Mehrfachbit-Digitalsignal umgewandelt wird, indem das Analogsignal durch kleinste Pegelstufen quantisiert wird.

Um eine Analog/Digital-Umwandlung mit hohem Auflösungsvermögen durchzuführen, beginnt man die Umwandlung üblicherweise mit dem niedrigsten Auflösungsvermögen, das durch Quantisieren des Analogsignals unter Verwendung der gröbsten Quantisierschritte entsteht, und geht dann auf die anschließenden Umsetzvorgänge über, indem das Auflösungsvermögen ständig verfeinert wird aufgrund einer ständigen Verfeinerung der Quantisierstufen. An diese Vorgänge schließt sich das Zusammenfügen ihrer entsprechenden Ergebnisse durch angepaßte Code-Umwandlung an, so daß damit ein Vielfachbit-Digitalsignal erzeugt wird, das das erfreuliche hohe Auflösungsvermögen und die gewünschte Stellenkonfiguration hat.

809826/0796

Eine Analog/Digital-Wandlereinrichtung (A/D-Wandler), die die vorstehend beschriebenen Vorgänge ausüben kann, ist als Mehrstufenwandler aufgebaut, der wenigstens zwei A/D-Wandlerstufen enthält, wobei die Stufen der höheren Ordnung an den Vorgängen des nächst niedrigeren Auflösungsvermögens teilhaben, während die Stufen der niedrigeren Ordnung teilnehmen an den Vorgängen, die zu den anschließenden Vorgängen mit höherem Auflösungsvermögen gehören.

Je niedriger die Ordnung der Wandlerstufe ist, desto feiner müssen ihre Quantisierstufen sein. Um also eine A/D-Umwandlung mit ausreichend hoher Genauigkeit in der unteren Wandlerstufe zu bewirken, ist es nötig, den Vorgang der Umwandlung in den oberen Stufen und speziell in der unmittelbar vorhergehenden Stufe zu stabilisieren, indem eine Verschiecherung der Genauigkeit verhindert wird, die durch eine Gleichspannungsdrift und eine Güteabdrift der Schaltkreiskomponenten in diesen vorhergehenden Stufen bedingt sein könnte. Ein herkömmlicher, vielstufiger A/D-Wandler benötigt folglich einen komplizierten Aufbau seiner Wandlerstufen, damit eine Gleichspannungsdrift oder eine Güteabdrift der Schaltungskomponenten beseitigt oder kompensiert wird.

Pig. 1 zeigt einen Ausschnitt, d.h. die letzte und die vorletzte Wandlerstufe, eines herkömmlichen mehrstufigen A/D-Wandlers mit hohem Auflösungsvermögen. In solchen Wandler stuf en, die in der Fig. 1 durch eine strichpunktierte Linie A-A voneinander abgeteilt sind, kommt ein analoges Eingangssignal auf eine Eingangsklemme 1 von einer davor liegend en Wandlerstufe an, wird einem A/D-Wandler 2 in der nächst höheren Stufe zugeführt, in dem das Eingangsanalo&signal in ein aus Bits zusammengesetztes Digitalsignal der höheren Stufe umgesetzt wird entsprechend groben Quantisierschritten. Dieses digitale Bitsignal der höheren Stufe aus dem Wandler 2 wird einem D/A-Wandler 3 in der niederen Stufe zugeleitet, indem das Digitalsignal wieder in ein Analogsignal zurückversetzt wird, welches dem höheren Bitdigitalsignal äquivalent ist. Das rückverwandelte Analogsignal

• - 3 -

80982B/0796

2756878

wird zusammen mit dem Eingangsanalogsignal einem Subtrahierer 4-zugeführt, in welchem ein Differenzanalogsignal zwischen diesen beiden analogen Eingangssignalen gebildet wird. Das Differenzanalogsignal vom Ausgang des Subtrahierers 4- wird über einen Verstärker 5 auf einen A/D-Wandler 6 gegeben, wo das Differenzanalogsignal nun in ein Niedrigbit-Digitalsignal entsprechend den feinen Quantisierstufen umgewandelt wird. Die Digitalsignale der höheren und der niedrigeren Bits werden dann zusammen den Ausgangsklemmen 7 zugeführt, an denen ein Ausgangsdigitalsignal, das aus diesen beiden Signalen besteht, abgenommen wird.

Bei dem beschriebenen Aufbau ist es nötig, in den Wandlern 2 und 3» dem Subtrahierer 4 und den Verstärker 5 Gleichspannungsstabilisierung durchzuführen, und die Verstärkungs- oder Ausbeutewerte dieser Schaltkomponenten müssen mit äußerster Stabilität auf entsprechende vorgeschriebene Werte festgelegt sein. Andernfalls schwankt das Differenzanalogsignal, das vom Verstärker 5 dem A/D-Wandler 6 zugeführt wird, in seinem Pegel, wodurch das Digitalsignal der unteren Bits, das vom Wandler 6 gewonnen wird, inkorrekt wird.

Um eine Genauigkeitsverminderung und eine Verschlechterung der Umwandlungsstabilität zu vermeinden, besonders der durch die Instabilität der Schaltungskomponenten bedingten Umwandlung der unteren Bits, und zum Stabilisieren der gesamten Wandlereinrichtung wurden zahlreiche Maßnahmen getroffen. Alle diese Maßnahmen führten jedoch zu komplizierten Schaltungsanordnungen, die wiederum ungenügende Genauigkeit und Zuverlässigkeit zur Folge hatten. Diese Schwierigkeiten stellen sich bei verschiedenen Arten mehrstufiger A/D-Wandlereinrichtungen ein, so daß es Ziel der Erfindung ist, diese allgemein auftretenden Schwierigkeiten bei A/D-Wandlereinrichtungen mit wenigstens zwei Wandlerstufen zu beseitigen.

Es ist also Aufgabe der Erfindung, einen mehrstufigen A/D-Wandler zu schaffen, der eine hinreichend hohe Genauigkeit, ein hohes Auflösungsvermögen und eine hohe Stabilität zeigt, was ohne

809826/079$

-χ-

Verwendung spezieller stabiler Schaltungsbauteile mit im Vergleich zu den herkömmlichen Wandlern geringfügig komplizJbifcere Gestaltung möglich ist.

Allgemein gesagt werden in den untersten Wandlerstufen der mehrstufigen A/D-Wandler einrichtung, in denen das Bit der niedrigsten Ordnung, d.h. entweder das letzte oder das gerade darüberbefindliche Bit eines Vielfachbit-Digitalsignals, das von der vorgenannten Vorrichtung zugeht, gebildet wird, die Wellenformen der analogen Eingangssignale, die in der Stufe umgewandelt werden sollen, wie solche der Gaußschen Rauschverteilungskurve betrachtet bezüglich einer hinlänglich langen Dauer, verglichen mit der Probenentnahmedauer, in der die Eingangsanalogsignale aufgenommen werden, die gleichmäßig unterhalb und oberhalb eines Durchschnittspegels dieser Wellenformen verteilt sind, der während der genannten langen Dauer abgeleitet wurde. Gegründet auf dieser Tatsache können gemäß der Erfindung in den Wandlerstufen der unteren Ordnungen Ausgangsdigitalsignale gebildet werden, die eine äußerst hohe Genauigkeit und Stabilität aufweisen, indem ein Vergleich angestellt wird zwischen dem Pegel des gerade betrachteten Eingangsanalogsignals, das umgewandelt werden soll, und dem auf dem Durchschnittspegel dieser herausgegriffenen Signalpegel basierenden Bezugspegel.

Genauer gesagt wird der aufgeführte Vergleich von Signalpegeln zwischen dem abgegriffenen Analogeingangssignal und den Bezugssignalen, die auf dem Durchschnittspegel der Analogsignale selbst basieren, derart vorgenommen, daß der Durchschnittspegel, der von dem herausgegriffenen Analogeingangssignal gewonnen wird, unmittelbar für den genannten Vergleich herangezogen wird, oder Wechselkomponenten des herausgegriffenen Eingangsanalogsignals, die z.B. aus einer die Gleichspannungskomponente eliminierenden Schaltungsanordnung abgeleitet sind, der das herausgegriffene Eingangsanalogsignal zugeführt wurde, wobei diese dann mit Bezugspegeln verglichen werden, die auf Nullpegel basieren.

Als Folge dieses Vorgehens kann die A/D-Umwandlung in der

- 5 809826^079$

unteren Stufe unabhängig vom Gleichspannungspegel des herausgegriffenen Eingangsanalogsignals, das umgewandelt werden soll, durchgeführt werden, so daß dann, wenn in den vorauf gehenden Stufen noch die Schwierigkeit der Gleichspannungsdrift auftritt, der Umwandlungsvorgang in der Stufe der unteren Ordnung nicht mehr von dieser Schwierigkeit in den vorhergehenden Stufen beeinfluß wird. Darüber hinaus ist in mehrstufigen A/D-Wandlereinrichtungen, je niedriger die Ordnung der Wandlerstufe ist, umso kleiner der Pegel des umzuwandelnden Analogsxgnals, so daß die hohe Genauigkeit beim Vergleich der Signalpegel immer schwieriger sicherzustellen ist, wie leicht eingesehen werden kann.

Bei den herkömmlichen A/D-Wandlereinrichtungen werden die Bezugspegel für den Pegelvergleich von einer externen, stabilisierten Energiequelle zugeleitet, also von einer Konstantstromquelle, ohne Berücksichtigung der umzuwandelnden Analogsignale, während die Bezugspegel bei der Erfindung in Verbindung gebracht werden zu den Analogeingangssignalen selbst. Somit ist bei der Erfindung überhaupt nicht zu befürchten, daß die Genauigkeit der Umwandlung durch Instabilität der Bezugspegel, die für den Pegelvergleich herangezogen werden, vermindert werden kann.

Die Erfindung wird nachfolgend anhand der Zeichnung an einigen Ausführungsbeispielen im einzelnen erläutert.

Es zeigen:

Fig. 1 ein Blockschaltbild von einem Ausschnitt einer herkömmlichen mehrstufigen A/D-Wandlereinrichtung;

Fig. 2

bis 8 Fotographien von Schirmbildern einer Bildschirmröhre, die im ersten Fall mit dem Original-Analogbildsignal gespeist wird, das umgewandelt werden soll, und in den nachfolgenden Fällen mit einigen aus den Bitdigitalbildsignalen zurückverwandelten Analogbildsignalen, welche in hint er einanderf olgenden Wandlerstufen einer mehrstufigen A/D-Wandlereinrichtung entnommen wurden, die eingangsseitig mit dem Original-

- 6 809826/0796

Analogbildsignal gespeist wurde;

Fig. 9 das Blockschaltbild eines weiteren Ausschnitts aus der Pig. 1 ·,

Fig.10 das Blockschaltbild einer Ausführungsform der Wandlerstufe der untersten Ordnung oder einer unmittelbar vorhergehenden Wandlerstufe einer mehrstufigen A/D-Wandlereinrichtung nach der Erfindung;

Fig.11 ein Wellenformdiagramm von Signalen, die an einzelnen Stellen des Schaltbildes nach Fig. 10 entnommen sind;

Fig. 12 das Blockschaltbild des Hauptabschnitts der erfindungsgemäßen Schaltung nach Fig. 10 in verändertem Aufbau;

Fig.13 eine wiederum andere Gestaltung des Schaltungsabschnitts aus Fig. 12;

Fig. 14 das Blockschaltbild einer weiteren Ausführungsform der Wandlerstufe der untersten Ordnung oder einer unmittelbar vorhergehenden Wandlerstufe;

Fig.15 eine wiederum andere Ausführungsform der Wandlerstufe der untersten Ordnung oder einer unmittelbar vorhergehenden Wandlerstufe gemäß der Erfindung als Blockschaltbild;

Fig. 16 ein Durchschnittspegeldetektor aus der Ausführungsform gemäß Fig. 15 als Blockdiagramm;

Fig.17 ein abermals anderes Ausführungsbeispiel der Wandlerstufe der untersten Ordnung oder einer unmittelbar vorhergehenden der erfindungsgemäßen mehrstufigen A/D-Wandlereinrichtung.

Bevor im einzelnen die A/D-Wandlereinrichtung nach der Erfindung erläutert wird, soll kurz das Prinzip der A/D-Umwandlung,au: der die Erfindung beruht, erklärt werden, d.h. der Grundwesenszug, wonach ein Analogsignal durch aufeinanderfolgende feingestufte Quantisierungsschritte äußerst fein quantisiert wird, was für eine·Digitalisierung eines Bildsignals verwendet werden kann, um z.B. TV-Signale über sehr große Entfernungen übertragen zu können·

809828/079$ " ⁷ ~

Um ein Bildsignal entsprechend einem Bild mit so hoher Auflösung übertragen zu können, wie es in Fig. 2 gezeigt ist, und zwar in digitaler Form mit hinreichend hohem Auflösungsvermögen, wird es nötig, das analoge Bildsignal in Digitalbildsignale umzuwandeln, die aus wenigstens acht Bits bestehen. Wenn ein TV-Bildsignal mit einer Amplitude von 1 Vp-p, das dem Standardübertragungspegel eines TV-Bildsignals entspricht, welches von einem Synchronisiersignalpegel bis zum Weißspitzenpegel reicht, zur Digitalisierung quantisiert wird, wird der Pegelbereich gewöhnlich für die Digitalisierung vergrößert, d.h. es wird ein dynamischer Bereich der A/D-Umwandlung über die genannte Spanne von 1 Vp-p gewählt bis z.B. 1,3 Vp-p, und dann kann das analoge Bildsignal von 1,3 Vp-p quantisiert werden durch Bezugnahme auf die aufeinanderfolgenden, fein quantisierten Stufen und z.B. in ein acht Bit-Digitalbildsignal umgewandelt werden, wobei eine Rückumwandlung der entsprechenden Bits in die äquivalenten analogen Bildsignale Bilder gemäß den Fig. 3 bis 8 ergibt. Diese Bilder der Fig. 3 bis 8 entsprechen jeweils der ersten Ordnung, d.h. dem höchsten Bit (LSB), dem Bit der zweiten Ordnung, der dritten Ordnung, der sechsten Ordnung, der siebenten Ordnung und der achten oder untersten Ordnung, d.h. dem Bit der letzten Stelle (LSB).

Aus den Bildern wird deutlich, daß die zu den Bits der oberen Ordnungen gehörenden Fig. 3 bis 5 die Umrisse des Originalbildes, das in der Fig. 2 wiedergegeben ist, sehr gut erkennen lassen. Die Bilder der Fig. 6 bis 8, die den Bits der unteren Ordnungen zuzuordnen sind, welche nur noch geringe Veränderungen der Pegel des Bildsignals zeigen, weichen bereits erheblich vom Originalbild der Fig. 2 ab. Besonders das in der Fig. 8 abgebildete Bild, das der achten Ordnung, d.h. dem niedrigsten Bit nachgebildet ist, läßt das Ausgangsbild überhaupt nicht mehr erkennen, so daß es nahezuieinem Bild entspricht, auf welchem lediglich die Gaußsche Rauschverteilungskurve abgebildet ist.

Die dem niedrigsten Bit oder auch dem Bit der unmittelbar

- 8 809826/0 796

nächsten Ordnung zugeordneten Bilder eines Mehrfachbit-Digitalbildsignals, z.B. das Bit der achten Ordnung oder der siebenten Ordnung bei einem acht Bit-Digitalbildsignal zeigt nahezu dieselbe statistische Verteilung wie ein Bild, welches digitalisiert die Gaußsche Rauschverteilungskurve wiedergibt. Mit anderen Worten, für eine bestimmte Zeitdauer, die ausreichend über der Zerlegungsperiode zum Quantisieren des Analogbildsignals liegt, welche Zerlegungsperiode den Bildelementen entspricht, z.B. der Schreibdauer für ein gesamtes Fernsehbild, nämlich 1/60 Sekunde, wird die Gesamtsumme der Zeitspannen, in welchen das unterste Bit der Mehrfachbit-Digitalbildsignale den Pegel "1" annimmt, praktisch gleich der Gesamtsumme der Zeitspannen, in der dieses Bit den Pegel ¹¹O" hat, wie es auch für ein Digitalsignal gilt, das durch Quantisierung der Gaußschen Rauschverteilungskurve in zwei Stufen erhalten wird.

Fig. 9 ist ein weiteres detailliertes Blockdiagramm, das einen Teil einer herkömmlichen Mehrstufen-A/D-Wandlervorrichtung entsprechend Fig. 1 zeigt. In einer höheren Wandlerstufe werden dabei die Bits der sechsten und siebenten Ordnung des acht Bit-Digitalbildsignals erzeugt, während in der unteren Wandlerstufe das Bit der achten, d.h. der letzten Ordnung des Digitalbildsignals hervorgebracht wird. Diesen untersten Wandlerstufen der mehrstufigen A/D-Wandlereinrichtung nach Fig. 9 wird an einer Eingangsklemme 1 des A/D-Wandlers 2 in der höher liegenden Stufe, in der die Bits der sechsten und siebenten Stelle des gewünschten Digitalsignals hervorgebracht werden, ein Differenzanalogsignal, das aus einem Eingangsanalogsignal und einem äquivalenten Analogsignal gebildet wird, was von einem Ausgangsdigitalsignal in der unmittelbar davorliegenden Wandlerstufe, in der das Bit der fünften Ordnung gebildet worden ist, zugeführt wird, von der unmittelbar davorliegenden Wandlerstufe zugeleitet.

Verschiedene Beispiele von Wellenformen deargenannten Differenzanalogsignale sind in der oberen Zeile A der Fig. 1 dargestellt,

809826/0796

was später noch erläutert wird. Das Differenzanalogsignal an der Eingangsklemme 1 wird parallel auf je eine der Eingangsklemmen von drei Komparatoren 8-1, 8-2 und 8-3 gegeben, die dem A/D-Wandler 2 nebeneinander angeordnet sind. Die entsprechenden Bezugssignale, die Pegel gemäß den Quantisierstufen haben, welche zum Digitalisieren in dieser höheren Wandlerstufe benutzt werden, werden auf die jeweils zweiten Eingänge der Komparatoren geleitet und dazu als Gleichspannungspotentiale von entsprechenden Anzapf punkten einer Widerstandskaskade R_x., R₂ und R, abgenommen. Die Widerstandskaskade erhält eine Konstantstromzuführung aus der Konstantstromquelle 9·

Als Ergebnis des mit den Komparatoren 8-1, 8-2 und 8-3 bewirkten Vergleichs zwischen den Eingangsanalogsignalen (a) und den BezugsSignalen wird ein Digitalsignal von "quadal-1-Gestalt" abgeleitet parallel aus diesen Komparatoren und einem Codeumsetzer 10 zugeführt, wo die Umsetzung in ein Digitalsignal in Binärform erfolgt, d.h. in ein zwei Bit-Digitalsignal, wobei jedes Bit dem sechsten und siebenten Bit der gewünschten Digitalsignale entspricht, die in den Bildern der Fig. 6 und 7 wiedergegeben sind. Das Digitalsignal in Binärform wird in dem Ausgang 7 als ein Teil des gewünschten Digitalsignals zugeführt und wird einem A/D-Wandler 3 in der nachfolgenden niedrigeren Stufe zugeleitet, wo es in ein äquivalentes Analogsignal umgesetzt wird, das aus vier diskret aufeinanderfolgen-den Pegelstufen besteht, wie es durch Wellenformen (b) in Fig. 11A dargestellt ist. Das Eingangsanalogsignal (a) und das äquivalente Analogsignal (b) werden einem Subtrahierer 4 zugeleitet, wodurch ein Differenzanalogsignal zwischen diesen beiden zugeführten Analogsignalen gebildet wird, das als Wellenform (c) Fig. 11B dargestellt ist. Das Differenzanalogsignal (c) besteht aus Wellenformen, die, wie Fig. 11B zeigt, in ihren diskreten Segmenten den genannten vier Pegelstufen zugeordnet sind und die zu beiden Seiten eines Durchschnittspegels dieser Wellenformen in ausgeglichenem Zustand verteilt sind, wobei dieser Zustand wiederum annähernd angesehen kann wie der einer Gaußschen Verteilungskurve.

- 10 -

809826/0796

In einer herkömmlichen mehrstufigen A/D-Wandlereinrichtung wurde die früher genannte besondere Eigenart des in der untersten Wandlerstufe umzusetzenden Eingangsanalogsignals überhaupt nicht bemerkt und deshalb für den Vorgang der Umwandlung auch nicht genutzt. Somit wird in diesen untersten Stufen bei den herkömmlichen Wandlereinrichtungen die Umwandlung praktisch in derselben Weise durchgeführt wie in den vorhergehenden höheren Stufen.

Bei der herkömmlichen Gestaltung gemäß Fig. 9 geschieht die Umwandlung in der tieferen Stufe nahezu in derselben Weise wie in der höheren Stufe. Das heißt, das Differenzanalogsignal (c), das vom Subtrahierer 4- abgeleitet wird, wird einem A/D-Wandler 6 in der niedrigeren Stufe über einen Verstärker 5 zugeleitet, indem das Differenzanalogsignal, das eine zu geringe Amplitude für einen exakten Pegelvergleich hat, auf eine geeignete Amplitude gebracht wird. Im Wandler 6 wird das verstärkte Eingangsanalogsignal auf eine der Eingangsklemmen eines Komparators 12 gegeben, der auf seiner anderen Eingangsklemme ein Bezugssignal erhält, das von einem Abgriffpunkt einer Widerstandskaskade R^, und R^ zugeführt wird. Diese Widerstände liegen in Reihe und werden aus einer Konstantstromquelle 11 gespeist. Das letzte Bit, nämlich das Bit der achten Ordnung des Digitalsignals der Gestalt wie Binär 1, das vom Komparator 12 abgegeben wird,wird der Ausgangsklemme 7 zugeführt, wo es mit den Bits der sechsten und siebenten Ordnung der höher liegenden Stellen kombiniert wird.

Im A/D-Wandler 6, der in bekannter Weise angeordnet ist, wurde das Eingangsanalogsignal durch den Verstärker 5 verstärkt, der wenigstens die negativen Eigenschaften der Gleichspannungsdril't und der Verstärkungsabdrift auf das Signal überträgt, auch wenn derartig negative Einflüsse aus den vorhergehenden Wandlerstufen möglicherweise bereits eliminiert sind. Das dem Komparator 12 zugeleitete Eingangsanalogsignal, das einem Pegelvergleich unterworfen werden soll, ist möglicherweise erheblich in seinem Signalpegel verschoben, wobei eine Abhilfe oder ein

- 11 -

809826/0796

Ausgleich dafür äußerst schwierig ist wegen des extrem kleinen Fßgels des Differenzanalogsignals (c), das dem Verstärker 5 zugeleitet wird. Damit aber hat das letzte, nämlich das Bit der achten Ordnung des vom A/D-Wandler 6 erzeugten Digitalsignals nur eine äußerst geringe Genauigkeit und Stabilität.

Im Gegensatz dazu ist die Erfindung so geschaffen, daß eine derartig niedrige Genauigkeit und Stabilität in der mehrstufigen A/D-Wandlereinrichtung mit hoher Auflösungsempfindlichkeit vermieden werden kann, indem nämlich die besondere Eigenschaft der Umwandlung des Eingangs anal ο gsigna Is in der untersten Wandlerstufe ausgenutzt wird.

Fig. 10 zeigt die Grundgestaltung eines Hauptabschnitts einer mehrstufigen A/D-Wandler einrichtung nach der Erfindung, und Fig. 11 zeigt entsprechende Wellenformen an verschiedenen Punkten der Schaltung nach Fig. 10.

Wie bereits früher mit Bezug auf die Bilder der Fig. 2 bis 8 erwähnt, haben bei einem Mehrfachbitdigitalbildsignal, das z.B. aus acht Bits besteht, die äquivalenten Analogsignale, die den Digitalkomponenten der Ordnungen unter der fünften Bitordnung entsprechen, Wellenformen, die denen der Gaußschen Verteilung ähnlich sind, und schließlich kann das Bit der achten Ordnung nahezu als Gaußsche Rauschverteilung angesehen v/erden. Aufgrund dieser Tatsache wird angenommen, daß die Wandlerstufe, in der die Bits der sechsten und siebenten Ordnung des acht-Bitdigitalbildsignals gebildet werden, links von der strichpunktierten Linie A-A in Fig. 10 angeordnet sind, während die rechts dieser Linie abgebildete Anordnung der letzten Wandlerstufe entspricht, in der das achte Bit, also das Bit der niedrigsten Ordnung des Digitalbildsignals in der erfindungsgemäßen Weise gebildet wird.

Das der Eingangsklemme 1 zugeführte Analogsignal, das das Eingangssignal von der unmittelbar davorliegenden Stufe ist, hat die verschiedenen Wellenformen (a) in Fig. 11A, die etwa

- 12 -

809826/0796

gleichmäßig zu beiden Seiten des Durchschnittspegels, betrachtet über eine hinreichend lange Zeitspanne von beispielsweise 1/60 Sekunde, verteilt sind, also der Bildabtastdauer eines Fernsehbildes, so daß in guter Annäherung von einer Gaußschen Verteilung gesprochen werden kann· Natürlicherweise ist die Amplitude des Analogsignals (a) kleiner als eine Quantisierstufe, die für A/D-Umwandlung in der unmittelbar davorliegenden Stufe verwendet wird. In der vorhergehenden Stufe, die zur Ableitung des sechsten und des siebenten Bits des digitalen Bildsignals von acht Bits dient, wird, wie in Fig. 11A dargestellt, das Eingangsanalogsignal (a) der Reihe nach quantisiert unter Bezug auf die vier Quantisierstufen, so daß es in Bits der sechsten und siebenten Ordnung des Digitalsignals umgewandelt wird, welches Digitalsignal dem D/A-Wandler 3 über eine Eingangsklemme 13 zugeführt wird. Im Wandler 3 wird das zugeleitete Digitalsignal rückverwandelt in ein äquivalentes Analogsignal, das in einer Zeitdauer geschieht, die der Entnahmeperiode gleich ist, so daß das äquivalente rückverwandelte Analogsignal gewonnen wird, das die diskreten Wellenformen (b) hat, die mit gestrichelten Linien in deriFig. 11A dargestellt sind. Beide Analogsignale (a) und (b) werden dem Subtrahierer A- zugeführt, woraus ein Differenzanalogsignal gebildet wird. Die verschiedenen Wellenformen des Differenzanalogsignals können aufgefaßt v/erden, wie sie durch die Wellenformen (c) in Fig. 11B dargestellt sind, nämlich als etwa geradlinig bezogen auf jede Entnahme Zeitspanne, d.h. etwa so wie die Gaußsche Verteilung, wie an früherer Stelle häufiger bereits beschrieben. Die Leistungskomponente des Differenzanalogsignals ist gleich dem Nullpegel im Falle einer Quantisierung, die auf dem Mittelpegel einer jeden Quantisierstufe basiert, die für das Digitalisieren in der Wandlerstufe benutzt wird, versehen mit dem Differenzanalogsignal als ein umzuwandelndes Eingangssignal, während die genannte Gleichstromkomponente einem Pegel von der Hälfte der Quantisierstufe gleich ist im Falle einer Quantisierung, die auf dem jeweils niedrigsten Pegel einer jeden Quantisierstufe basieri

Das Differenzanalogsignal (c) der Wellenformen, die in Fig. 11B gezeigt sind, wird vom Subtrahierer 4 durch den Verstärker 5

- 13 809826/0796

/!756675

einem Filterkreis zugeführt, der aus einem Reihenkondensator C,. und einem Parallelwiderstand Rg "besteht, so daß R eine geeignete Zeitkonstante besitzt, um die Gleichstromkomponente aus dem zugeführten Differenzanalogsignal auszuscheiden. Somit besitzt das Differenzanalogsignal, das aus dem Filterkreis kommt und der einen Eingangsklemme des !Comparators 14 zugeführt wird, dessen zweite Eingangsklemme geerdet ist, d.h. auf Nullpegel liegt, einen Durchschnittspegel, der gleich dem Nullpegel ist, wie es die Wellenformen (d) in Fig. 11C zeigen.

Das Differenzanalogsignal (d) mit dem Durchschnittspegel Null wird durch Vergleich seines Pegels mit dem Bezugspegel von Null digitalisiert, so daß es in Ausgangsdigitalsignale (e) der Binärgröße umgewandelt wird (siehe Fig. 11C), die dem achten Bit, nämlich dem Bit der letzten Ordnung des gewünschten Digitalbildsignals aus acht Bits entsprechen.

Auch wenn also die Wandler 2 und 3» der Subtrahierer 4· und der Verstärker 5 und außerdem die Eingangsanalogsignale, die in den vorherigen Stufen umgewandelt wurden, Gleichspannungsdrift enthalten, ist das Bit der letzten Ordnung des Digitalsignals, das in der erfindungsgemäßen Weise erzeugt wurde, in keiner Weise durch diese Spannungsdrifts, die in den vorherigen Wandlerstufen auftreten, beeinflußt, so daß das Ausgangsdigitalsignal mit einer äußerst hohen Genauigkeit und Stabilität von der Ausgangsklemme in überaus einfacher V/eise abgenommen werden kann.

Fig. 12 zeigt eine weitere Grundgestaltung eines Hauptabschnitts der mehrstufigen A/D-Wandlereinrichtung nach der Erfindung. Das von der davorliegenden Wandlerstufe kommende Differenzanalogsignal (c),in der die Bits der sechten und siebenten Ordnung des gewünschten Digitalbildsignals in gleicher Weise erzeugt werden, wie in Verbindung mit Fig. 10 beschrieben, wird eine Eingangsklemme 16 zugeführt. Das Differenzanalogsignal an der Eingangsklemme 16 wird auf eine der Eingänge eines Komparators 14· und außerdem auf einen Durchschnittspegeldetektor gegeben, der aus einem Widerstand Ro und einem Kondensator C₂ besteht, die

- 14 809826/0795

2756875

hintereinandergeschaltet sind und mit einem Ende an Masse liegen, so daß der Durchschnittspegel des zugeführten Differenzanalogsignals am Verbindungspunkt des Widerstands mit dem Kondensator abgenommen werden kann. Der an diesem Verbindungspunkt abgenommene Durchschnittspegel wird über einen Gleichspannungsverstärker 17 auf den zweiten Eingang des Komparators 17 als Bezugssignal für den Pegelvergleich mit dem Differenzanalogsignal gegeben, womit das achte oder das Bit der letzten Ordnung des Digitalsignals in Binär-1-Form am Ausgang 15 als Ergebnis des Pegelvergleichs erhalten vrird.

Die vom Widerstand Rr₇ und dem Kondensator CL· in ihrer Reihenschaltung als Durchschnittspegeldetektor gebildete Zeitkonstante wie auch die der Schaltung aus Cy. und Rg in Pig. 10 ist so zu wählen, daß der Durchschnittspegel des zugeführten Differenzanalogsignals (c) über eine hinreichend lange Zeitspanne gewonnen werden kann, z.B. über 1/60 Sekunde, was der Bildabtast ζ ext eines Fernsehbildes entspricht.

Bei der Schaltungsanordnung gemäß Fig. 12 kann der Bezugspegel für den Pegelvergleich unmittelbar der Schwankung des Durchschnittspegels des Differenzanalogsignals folgen, daß der einen Eingangsklemme des Komparators 14 zugeleitet wird. Auch wenn also der Gleichspannungspegel des zugeführten Differenzanalogsignals sich verschiebt oder aufgrund eines in die Eingangsklemme des Komparators 14- gelangenden Stroms sich verändert, was durch die niedrige Eingangsimpedanz des Komparators 14 begründet sein kann, läßt sich diese Gleichspannungspegelverschiebung oder Schwankung vollständig eliminieren, da der Bezugspegel fib? den Vergleich diesen Verschiebungen oder Schwankungen folgt, worin ein Unterschied zur Schaltung nach Fig. 10 liegt. Um diese Eliminierung der Gleichspannungspegelverschiebung oder Schwankung hinreichend erzielen zu können, wird der gewonnene Durchschnittspegel als Bezugsgröße für den Pegelvergleich der anderen Eingangsklemme des Komparators 14 über den Gleichspannungsverstärker 17 eingegeben, der eine äußerst niedrige Ausgangsimpedanz und einen Verstärkungsfaktor von 1 besitzt.

£09826/0796 - 15 -

Die Fig. 13 und 14 zeigen weitere Ausführungsformen der Erfindung, in denen das unterste Bit eines Mehrfachbit-Digitalsignals von Binärcode gewonnen werden kann, während das Einfachbit-Digitalsignal in Binär-1-Gestalt bei den Schaltungen gemäß den Fig. und 12 gewonnen wird, die jeweils den Fig. 13 und 14 entsprechen.

Bei der Schaltung nach Fig. 13 wird das an der Eingangsklemme ankommende Differenzanalogsignal (c) über den Verstärker 5 und eine Fi It er schaltung aus Kondensator C. und Widerstand Rg auf eine der Eingangsklemmen der drei Komparatoren 20 ., 20_~ und 20_, gegeben, die zueinander parallel liegen. Die Bezugspegelsignale, die von hintereinander liegenden Anschlußpunkten einer Reihenschaltung einer Konstantstromquelle 21 und Widerständen Ro und Rq zum Massepunkt abgeleitet werden, werden an die jeweils andere Eingangsklemme der Komparatoren 20., 20_₂ und 20, geführt. Der Widerstand Rg im Filterkreis ist mit seinem zweiten Ende mit der zweiten Eingangsklemme des Komparators 20_₂ verbunden, auf den der mittlere Bezugspegel gegeben wird, so daß der Durchschnittspegel des zugeführten Differenzanalogsignals, mit dem ein Pegelvergleich vorgenommen werden soll, an den mittleren Bezugspegel angeklammert ist. So kann von diesen drei Komparatoren 20., 20_p und 20_, ein Mehrfachbit-Digitalsignal von quadal-1-Gestalt abgeleitet werden. Dieses Signal wird in eines von Binär-2-Gestalt durch einen gewöhnlichen Code-Wandler 22 umgewandelt, und das umgewandelte Digitalsignal wird dann von den Ausgangsklemmen 23 abgenommen. Das Ausgangssignal des mittleren Komparators 20_2 wird unmittelbar von einer Ausgangsklemme 18 abgenommen und für eine automatische Verstärkungssteuerung der Wandler in vorangehenden Verstärkungsstufen benutzt, wie später noch erklärt wird. Außerdem kann eines der Ausgangssignale der drei Komparatoren als Ausgleichs- oder Übertragssignal zur Korrektur von Wandlerfehlern in den vorhergehenden Wandlerstufen benutzt werden, welche Fehler durch Gleichspannungsdrift oder Verstärkungsdrift der Schaltkreiskomponenten in diesen Stufen hervorgerufen sein können, womit die Genauigkeit und Zuverlässigkeit auch dieser Wandlerstufen verbessert wurden.

Andererseits wird in der Schaltung nach Fig. 14 das Differenz-

809826/0 798 -16-

analogsignal (c) an der Eingangsklemme 16 unmittelbar auf entsprechende Eingänge mehrerer Komparatoren 30_^., 30_p · · ·» 30 gegeben wie auch auf den Durchschnittsdetektor, der aus der Reihenschaltung des Widerstandes Rr₇ und des Kondensators Cp besteht, welch letzterer an Masse angeschlossen ist, wie es auch bereits in der Fig. 12 der Fall war. Der vom Verbindungspunkt zwischen Rr> und Cp abnehmbare Durchschnittspegel wird über einen Gleichspannungspegelschieber 32 einem Gleichspannungsverstärker 33 zugeleitet. Die zum Pegelvergleich erzeugten entsprechenden Bezugspegel an den aufeinanderfolgenden Verbindungspunkten der Reihenschaltung einer Konstantstromquelle 31 und einer Anzahl von Widerständen R^₀-I♦ ^E10-2' ***' ^E10-n-1* ¹^ ^{dem Aus}Sang des Gleichspannungsverstärkers 33 werden an die zweiten Eingänge der Komparatoren 3O_-1, ..., 30 geführt. Die entsprechenden Bezugspegel basieren auf dem Durchschnittspegel des zugeführten Differenzanalogsignals, so daß Sie Schwankungen im Gleichspannungspegel dieses zugeführten Differenzanalogsignals folgen. Es kann von dieser Anzahl von Komparatoren 30 „, 30 _o, ..., 30 „ ein Hehrfach-

— ι — c. —η

bit-Digitalsignal von n-fach-1-Gestalt gewonnen werden. Dieses MehrfachbitrDigitalsignal von n-fach-1-Gestalt wird umgewandelt in ein solches von binärer logpn-Gestalt durch einen η-fach- aüfbinär Code-Wandler 34-, und das umgewandelte Digitalsignal kann dort von den Ausgangsklemmen 35 abgenommen werden.

Die oben erwähnte Zuführung eines Durchschnittspegels, der mit einem Durchschnittspegeldetektor ermittelt wurde, welcher aus dem Widerstand Rr₇ und dem Kondensator Cg bestand, durch den Gleichspannungspegelschieber 32 wird zum Zwecke der Positionierung des Durchschnittspegels des zugeführten Differenzanalogsignals auf den Mittelpunkt des dynamischen Bereichs des A/D-Wandlers, der aus der Anzahl von Komparatoren 3O_-1, ···, 30 besteht, durchgeführt, indem der Durchschnittspegel relativ durch einen angepaßten Wert verschoben wird, der dem Pegelunterschied entspricht, welcher durch Zuführen des Durchschnittspegels zum unteren Ende der Widerstandskette aus den Widerständen R₁(V_n-1* 1*10-1' ···» bedingt ist, welcher dazu dient, den genannten dynamischen Bereich abzugleichen.

809826/0796 - 17 -

Fig. 15 zeigt eine weitere Ausführungsform der Erfindung, wobei die Pegelsignale für den Pegelvergleich, der durch den A/D-Wandler in der untersten Stufe durchgeführt wird, die aus einer Vielzahl von Komparatoren in Parallelanordnung ähnlich wie bei Fig. 14 besteht, durch eine Art Rückkopplung gebildet werden.

Das Eingangsanalogsignal, das in der tieferen Stufe umgewandelt werden soll, ist das sich ergebende Differenzanalogsignal aus den aufeinanderfolgenden Pegelvergleichen in den vorhergehenden höheren Stufen für jede Abgriffszeitspanne des abgegriffenen Eingangsanalogsignals, so daß stachelähnliche Verzerrungen an den Kanten zu beiden Seiten der Wellenformen des Eingangsanalogsignals in der tieferen Wandlerstufe bei jeder Abtastperiode entstehen können. Wenn also das Eingangsanalogsignal periodisch mit solchen Stachelverzerrungen behaftet ist, führt ein Durchschnittspegeldetektor mit einer C-R-Zeitkonstanten, wie er in der Fig. 12 und 14 dargestellt ist, dazu, daß der von ihm erhaltene Durchschnittspegel Fehler aufgrund dieser Srachelverzerrungen enthält. In der Schaltung nach Fig. 15 weist zur Vermeidung dieses Pegelfehlers und für die Gewinnung eines korrekten Durchschnittspegels der A/D-Wandler in der tieferen Wandlerstufe eine Vielzahl verklinkter Komparatoren (ratched comparators) 30* ^, 30* _o, ·.·, 3O¹ „ *» auf, die durch ein Klinksignal gesteuert werden, das periodisch von einer Eingangsklemme 38 in Beziehung zur Abtast- oder Entnahmeperiode zugeführt wird, damit die jeweiligen Ausgangspegel der verklinkten Komparatoren auf ihrem Wert gehalten werden, auch wenn das Eingangs differenzanalogsignal, das diesen Komparatoren zugeführt wird, sich in seinem Pegel ändert, wenn der Pegel des Klinksignals, das diesen Komparatoren zugeleitet wird, hoch ist, d.h. "1". Damit lassen sich die periodisch auftretenden Stachelverzerrungen vollständig unterdrücken, so daß der korrekte Pegelvergleich durchgeführt werden kann, bezogen auf das Eingangsdifferenzanalogsignal, das umgewandelt werden soll.

Das vom Komparator 3O'_·, der in der Mitte der Komparatoranordnung der parallel angeordneten Komparatoren gewonnene Ausgangssignal wird auf einen Durchschnittspegeldetektor 36 gegeben. Der

- 18 -

809826/0796

-ZS

Durchschnittspegel, der vom Detektor 36 abgegeben wird, wird an das unterste Ende der Widerstandskette R^q_-., ..., ^R*o-n-1' ^^e~ leitet, an dessen oberen Ende sich die Konstantstromquelle 31 in gleicher Weise befindet wie in der Fig. 14, wobei die Zuleitung an das untere Ende über einen Gleichspannungsverstärker 37 erfolgt, so daß der Umwandlungsfehler, der durch die Stachelverzerrungen hervorgerufen wird, beseitigt wird, indem ein exakter Pegelvergleich ermöglicht wird durch Bezug auf·den korrekten Bezugspegel, der auf dem korrekten Durchschnittspegel basiert. Im Gegensatz zu der Schaltung nach Fig. 14 wird hier kein Gleichspannungspegelschieber 32 benötigt, da hier die Rückkopplung angewendet wird.

Fig. 16 zeigt ein Beispiel des Durchschnittspegeldetektors 36 für die Schaltung in Fig. 15i dessen ermitteltes Ausgangssignal dem Nullpegel entspricht für den Fall, daß die jeweiligen Wahrscheinlichkeiten zueinander gleich sind, wodurch der Ausgangspegel des mittleren !Comparators 3O'_. den Wert "1" bzw. den Wert "O" annimmt.

In der Schaltung des Durchschnittspegeldetektors nach Fig. 16 wird das vom Komparator 3O'_. an einer Eingangsklemme 40 zugeführte Ausgangssignal einem ODER-NOR-Kreis 41 zugeführt, der ein gewöhnlicher integrierter Schaltkreis ist z.B. von der Type MC10101 der Firma Motorola Inc., und in dem zwei Arten von Ausgangsdigitalsignalen an zwei Arten von Ausgangsklemmen erzeugt werden können, die die entgegengesetzt gleichen zu den Eingangsdigitalsignalen sind, so daß "1" und "0" an den Ausgangsklemmen miteinander vertauscht werden können in Abhängigkeit von "1" oder "0" des Eingangsdigitalsignals. Diese Ausgangsdigitalsignale des ODER-NOR-Gatter-Schaltkreises 41 werden auf entsprechende Eingangsklemmen eines Operationsverstärkers 42 geleitet, dar als eine Art exrtrem stabiler Differenzialverstärker wirkt, so daß damit ein Differenzsignal zwischen zwei Eingangsdigitalsignalen als ein Ausgang vorliegt, dessen Polarität sich umkehrt in Abhängigkeit von dem Austausch von "1" und "0" der Eingangsdigitalsignale. Das genannte Differenzsignal. wird einem integrierenden Schaltkreis zugeführt, der aus einem Widerstand R,,,. und einem Kondensator C, besteht,

- 19 -

809826/0798

wodurch man einen Durchschnittswert in Bezug auf die Zeit der zugeführten Digitalsignale erhält, der einen Wert annimmt, welcher dem Nullpegel entspricht, wenn die Verteilung von "1" und ¹¹O" im Eingangsdigitalsignal an der Eingangsklemme 4-0 ausgeglichen ist.

Las genannte Verfahren zur Ermittlung der Durchschnitte der Digitalsignale ist völlig unterschiedlich zu dem der Ermittlung der Durchschnitte von Analogsignalen, was an früherer Stelle in Verbindung mit den Schaltungen der Fig. 12 und 14 beschrieben wurde. In Anbetracht der Tatsache jedoch, daß der Mittelwert über die Zeit der jeweiligen Signale annähernd mit der Durchschnittswahrscheinlichkeit der Verteilung der jeweiligen Signale zusammenfällt, kann man annehmen, daß diese Verfahren zur Ermittlung des Durchschnitts gleich dem sogenannten "Ergode-theorem"sind. Folglich können das Verfahren zur Ermittlung des Durchschnitts gemäß Schaltung nach Fig. 15 und die Verfahren gemäß den Schaltungen nach den Fig. 12 und 14 als im wesentlichen gleich betrachtet werden.

In der Schaltung der Fig. 15 wird das Ausgangssignal eines der Komparatoren unmittelbar als Eingangssignal verwendet, das dem Durchschnittspegeldetektor zugeleitet wird, während die höchste Stelle MSB, d.h. das Bit der höchsten Ordnung des Binär-Code-Signals, das vom Code-Wandler 34 abgegeben wird, dem die entsprechenden Ausgangssignale der Anfall von Komparatoren zugeführt werden, als Eingangssignal verwendet werden kann, das dem Durchschnittspegeldetektor 36 zugeleitet wird.

In den Ausführungsformen der Erfindung nach den Fig. 14 und 15 wird der Durchschnittspegel des Eingangssignals, das in der untersten Wandlerstufe umgewandelt werden soll, in der Mitte des dynamischen Bereichs des A/D-Wandlers in der untersten Stufe angesiedelt. Der dynamische Bereich des A/D-Wandlers kann gemäß dem Vorgehen der A/D-Umwandlung asymmetrisch angeordnet sein in Bezug zum Durchschnittspegels des Eingangsanalogsignals, das durch den genannten Wandler umgewandelt werden soll.

- 20 -

809826/0796

Die genannte asymmetrische Anordnung des dynamischen Bereichs kann mit Hilfe einer Veränderung der Pegelverschiebungsgröße erzielt werden, was mit dem Gleichspannungspegelschieber 32 bewirkt wird, der eine Gestaltung hat, wie es die Fig· 14- zeigt, oder indem das Ausgangssignal des Komparators der passenden Ordnung aus der Anzahl der Komparatoren 3O'_,., ···, 30 * zugeführt wird, das dem dynamischen Bereich entspricht, und zwar im Anschluß an den Durchschnittspegeldetektor 36, der in der Schaltung der Fig. 15 enthalten ist. Es versteht sich außerdem, daß die genannte asymmetrische Anordnung des dynamischen Bereichs auch dadurch erreicht werden kann, daß der Durchschnittspegel, den der Detektor 36 ermittelt, durch einen Gleichspannungsschieber zum unteren Ende der Widerstandskaskade ^q-1» ···» ^R10-n-1' ^"^e ^¹ ^^er S⁰^¹*¹¹¹^ de*? Fig. 15 dargestellt ist, zugeführt werden kann.

Die A/D-Umwandlung von hohem Auflösevermögen, die mit der mehrstufigen Wandlereinrichtung nach der Erfindung durchgeführt werden kann, kann bezüglich Genauigkeit und Stabilität noch beträchtlich verbessert werden-, wie nachfolgend dargelegt wird.

Wenn beispielsweise in der Schaltung nach Fig. 10 die Umwandlungsgüte des D/A-Wandlers 3 für die Bückverwandlung des Ausgangsdigitalsignals der Bits der sechsten und siebenten Ordnung, das aus der unmittelbar davorliegenden Stufe stammt, in das äquivalente Analogsignal nicht angemessen ist und damit der günstige Pegelausgleich nicht erzielbar ist zwischen dem Eingangsanalogsignal (a) für die unmittelbar vorhergehende Stufe und dem genannten rückverwandelten äquivalenten Analogsignal (b), welche beide dem Subtrahierer 4 zugeführt werden sollen, dann wird das Differenzanalogsignal (c) am Ausgang des Subtrahierers 4 aufgrund dieses schlechten Ausgleichs im Pegel ungenau oder fehlerhaft. Für diesen Fall also, wenn die Umwandlungsgüte des D/A-Wandlers 3 nicht angemessen ist, ändert sich der Ausgangssignalpegel des D/A-Wandlers 3, der aufgrund eines quantisierten Pegels von der ersten Stufe erhalten wird, welcher durch eine ausgezogene Linie in Fig. 11A dargestellt ist in Bezug zum Nullpegel, welcher vom Eingangsanalogsignal (a) abgeleitet ist, überhaupt nicht, während die

- 21 809826/0798

Ausgangssignalpegel, die abhängig von quantisierten Pegeln der zweiten Stufe und der nachfolgenden gebildet sind, aufgrund des mangelnden Ausgleichs sich ändern. Wenn die Umwandlungsgüte (gain) des Wandlers 3 den geeigneten Wert übersteigt, so erhält man das rückgewandelte äquivalente Analogsignal mit den verschieden verschobenen Pegeln, wie es in gestrichelten Linien (b¹) in der Fig. 11A dargestellt ist. Folglich besitzt auch das Differenzanalogsignal, das aus dem Subtrahierer 4- kommt, unterschiedlich verschobene Pegel, was mit gestrichelten Linien (c¹) in Fig. 11B dargestellt ist.

Daraus folgt, die Pege!verschiebung des umzuwandelnden Differenzanalogsignals (c), die in Abhängigkeit zum quantisierten Signalpegel des Eingangsanalogsignals (a) entsteht wegen der ungeeigneten Wandlergüte des D/A-Wandlers 3, erzeugt darüber hinaus die Wechselkomponenten des Differenzanalogsignals mit den verschobenen Pegeln, wie sie in Fig. 11C mit gestrichelten Linien (e¹) dargestellt sind, die dem Komparator 14· zugeleitet werden in Abhängigkeit von der Beziehung zwischen der Zeitdauer, während der die Pege!verschiebung hervorgerufen wird, nämlich solange die Amplitude des Eingangsanalogsignals (a) sich ändert, und der Zeitkonstanten des Filterkreises aus Reihenkondensator C. und Parallelwiderstand

Gemäß der oben genannten Pegelverschiebung der Wechselkomponente des umzuwandelnden Differenzanalogsignals (d¹) tritt an die Stelle des vom Komparator 14- abzugebenden Ausgangsdigitalsignals (e) ein fehlerhaftes Ausgangsdigitalsignal (e¹), wie es in Fig. 11C schraffiert dargestellt ist. Somit kann, begründet durch die Unstabilität der Wandlergüte des D/A-Wandlers 3 und weiter die Güte oder die Gleichspannungsdrift anderer Schaltkreiskomponenten, ein Umwandlungsfehler wenigstens im Bit der untersten Ordnung des Ausgangsdigitalsignals auftraten·

Pig. 17 zeigt ein weiteres Ausführungsbeispiel der Erfindung, durch welches der Umwandlungsfehler vermieden werden kann, der durch nicht angemessene Wandlergüte des D/A-Wandlers und Unstabilität der Güte oder des Gleichspannungspegels in einzelnen Schaltkreiskomponenten auf zutreten, rftgoftfc^ J)^s₁ Jlingangsanalogsignal (a) an der

- 22 -

Eingangsklemme 1 und das Digitalsignal, an der Eingangskiemme von der davorliegenden Stufe zugeführt wird, werden genau so verarbeitet wie bei der Schaltung nach Fig. 10, so daß ein Ausgangsdigitalsignal (e) für das Bit der letzten Stelle an der Ausgangsklemme 15 entsteht. Außerdem wird das Eingangsanalogsignal (a) auf den einen Eingang eines !Comparators 50 direkt gegeben und auf den anderen Eingang des !Comparators 50 über einen integrierten Schaltkreis, der z.B. aus einem Reihenwiderstand R^₂ und einem Parallelkondensator C^, gebildet wird und eine geeignete Zeitkonstante hat, so daß durch Glättung der Durchschnittspegel des Eingangsanalogsignals (a) erzeugt wird. Im Komparator 50 werden die aufeinanderfolgenden Pegel des Eingangsanalogsignals (a) mit dem so gewonnenen Durchschnittspegel verglichen, womit bestimmt wird, auf welcher Seite des Durchschnittspegels die Pegel des Eingangsanalogsignals (a) sich nacheinander befinden. Die positiven Ausgangssignale und die negativen Ausgangssignale, die getrennt voneinander aus dem Komparator 50 kommen, werden dann auf entsprechende Eingangsklemmen von UND-Gliedern 51 und 52 gegeben, während das erwähnte fehlerhafte Ausgangsdigitalsignal (e¹), das von den gewöhnlichen Komparator 14 stammt, auf die beiden anderen Eingänge der UND-Glieder 51 und 52 geleitet wird. In diesen UND-Gliedern 51 und 52 tasten die aufeinanderfolgenden Rechteckwellen des fehlerbehafteten Ausgangsdigitalsignals (e¹) jeweils die positiven und negativen Ausgangssignale aus dem Komparator Die getasteten Ausgangssignale dieser UND-Glieder 51 und 52 werden durch integrierte Schaltungen geglättet, die aus Widerständen R^., bzw. R^ und Kondensatoren C₁- bzw. Cg bestehen mit hinreichend großer Zeitkonstante, so daß zwei Dreispannungen erhalten werden, die proportional sind zu den entsprechenden Summen der Zeitspannen, in denen die Rechteckwellen der fehlerhaften Ausgangsdigitalsignale (e¹) "1" sind für die Fälle, daß die aufeinanderfolgenden Pegel des Eingangsanalogsignals (a) über bzw. unter dem Durchschnittspegel liegen. Diese zwei Gleichspannungen werden jeweils auf eine der Eingangsklemmen des Differenzialverstärkers 53 gegeben, so daß dort zwischen den beiden Eingängen die Differenzgleichspannung ansteht. Die Differenzgleichspannung, die vom Differenzialverstärker 53 abgenommen wird, wird auf den

- 23 -

809826/0796

Γ/56675

genannten D/A-Wandler 3 zurückgeführt, womit die Umwandlungsgute des Wandlers 3 auf den angemessenen vorgeschriebenen Wert ausgesteuert wird. Als Folge dieser Rückkopplungssteuerung der Umwandlungsgüte in der Weise, daß die Summen der Zeitspannen einander gleich sind, wird das Differenzanalogsignal (d¹), das umgewandelt werden soll, zwangsweise zu beiden Seiten des Durchschnittspegels gleich verteilt, so daß der genannte Fehler in der Umwandlung beseitigt ist unabhängig von der Pegelverschiebung irgendeines der Analogsignale, die dem Subtrahierer 4 zugeführt werden.

Um die beschriebene Verbesserung auch in der anderen Grundschaltung nach Fig. 13 vorzunehmen, kann der Komparator 20_p, der in der Mitte der Komparatorparallelanordnung sich befindet, sowohl als gewöhnlicher Pegelkomparator für die Umwandlung als auch im Sinne des Komparators 50 verwendet werden für die Rückkopplungssteuerung der Umwandlungsgute, indem das vom Komparator 20__? abgenommene Ausgangssignal zusätzlich von einer Ausgangsklemme 18 abgenommen und zur Steuerung der Umwandlungsgüte des Wandlers 3 benutzt wird. Es versteht sich, daß auch ein zusätzlicher Komparator ausschließlich für diese Rückkopplungssteuerung in die Schaltung der Fig. 13 eingefügt werden kann.

Der Schaltungsaufbau der untersten Wandlerstufe ist nicht auf die beschriebenen Ausfuhrungsformen beschränkt sondern kann Abwandlungen erfahren, solange er in der Lage ist festzustellen, auf welcher Seite des Durchschnittspegels das Eingangsanalogsignal, das umgewandelt werden soll, in der untersten Wandlerstufe liegt. Außerdem kann der A/D-Wandler 2 in der Schaltung der Fig. 1 als vollständige mehrstufige A/D-Wandlereinrichtung üblicher Art betrachtet werden, während der Abschnitt rechts von der strichpunktierten Linie A-A als zusätzliche Einrichtung nach den Merkmalen der Erfindung beschaffen ist, die z.B. gemäß Schaltung der Fig. 10 ausgebildet sein kann, welcher dann das Eingangs ana logsignal, das auch der üblichen mehrstufigen Wandlereinrichtung zugeführt wird, und das aus dieser gewonnene Ausgangsdigitalsignal als Signale zud en Eingängen 1 und 13 zugeführt werden, gleichgültig wie die Wandlereinrichtung der höheren Stufen

- 24 -

809826/ 0 7 9 8

gestaltet ist. Wenn außerdem die Rückkopp lungs steuerung der Wandlergüte für den D/A-Wandler in Pig. 17 an der herkömmlichen Wandlereinrichtung mit geringerer Stabilität der Wandlergüte angewendet wird, ist es möglich, auch dabei ein Gesamtdigitalsignal mit hoher Genauigkeit zu erzeugen·

Aufgrund der genannten Veränderung kann eine gewöhnliche vorgefertigte mehrstufige A/D-Wandlereinrichtung überaus leicht in eine solche mit höherem Auflösungsvermögen und äußerst hoher Genauigkeit und Stabilität verwandelt werden. Bei der genannten Abwandlungsform wird außerdem nicht das Differenzanalogsignal, das in der Stufe der untersten Ordnung der vorgefertigten Einrichtung umgewandelt wird, als Signal benützt, das der Eingangsklemme 1 der zusätzlichen Einrichtung im Gegensatz zur Schaltung nach Fig. 10 zugeführt wird, sondern das Ausgangsanalogsignal, das umgewandelt werden soll, wird der Eingangsklemme 1 in Fig. zugeleitet, und dann wird das Differenzanalagsignal zwischen dem Ausgangsanalogsignal und dem äquivalenten Analogsignal, welches von dem Gesamtausgangsanalogsignal, das aus der vorgefertigten Vorrichtung stammt, rückgewandelt wurde, umgewandelt zu den zusätzlichen Bits des Ausgangsdigitalsignals, indem es auf den Durchschnittspegel des Differenzanalogsignals selbst bezogen wird, Auch wenn also Umwandlungsfehler durch die vorgefertigte Einrichtung bedingt sind aufgrund von Gleichspannungs- oder Gütedrift in irgend welchen Wandlerstufen, können solche Umwandlungsfehler insgesamt in der zusätzlichen Einrichtung nach der Erfindung korregiert werden, so daß ein genaues Ausgangsdigitalsignal mit hohem Auflösungsvermögen erhalten wird.

Aus obigen Erläuterungen wird deutlich, daß mit der Erfindung eine A/D-Wandlereinrichtung geschaffen wird mit hohem Auflösungsvermögen, was möglich wird durch Quantisieren eines Analogsignals in feiner Unterteilung, um es dann in ein Vielfachbit-Digitalsignal umzusetzen, wobei eine starke Vereinfachung in der Schaltung und folglich eine Erleichterung in der Herstellung im Gegensatz zu herkömmlichen Einrichtungen erzielt wird, und darüber hinaus läßt sich das Auflösungsvermögen durch äußerst einfache

- 25 809826/0796

Mittel noch verbessern, indem weitere Wandlerstufen mit äußerst einfachem Schaltungsaufbau im Vergleich zu herkömmlichen Wandlerstufen angefügt werden, in denen komplizierte Schaltungen aus sehr stabilen Schaltungsbauteilen besonders für die untersten Wandlerstufen benötigt wurden.

809826/0798

Claims

275667S

PATENTANSPRÜCHE

1. Analog/Digital-Wandlereinrichtung mit mehreren A/D-Wandler stuf en. in Kaskadenanordnung, in welchen ein Analog-Eingangssignal in ein Digitalsignal aus mehreren Bits umgewandelt wird, wobei die Wandlerstufe der untersten Ordnung gekennzeichnet ist durch wenigstens einen Komparator, der ein Eingangsanalogsignal mit wenigstens einem auf den Durchschnittspegel des Eingangsanalogsignals bezogenen Bezugspegel vergleicht und damit ein Digitalausgangssignal aus dem Eingangsanalogsignal erzeugt.

>. A/b-Wandlereinrichtung nach Anspruch 1, dadurch gekennzeichnet , daß der wenigstens eine Komparator unterscheidet, ob der Pegel des EingangsSignaIs über oder unter dem Durchschnittspegel gelegen ist.

5. A/D-Wandlereinrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die unterste Wandlerstufe einen Filterkreis enthält, der aus einem Reihenkondensator und einem Parallelwiderstand besteht zur Beseitigung einer Gleichspannungskomponente im Eingangsanalogsignal, wodurch das von der Gleichspannungskomponete gereinigte Eingangssignal verglichen wird mit dem Bezugspegel bezogen auf Nullpegel als der Durchschnittspegel des Eingangs signals in dem Komparator.

(-. Einrichtung nach Anspruch 1 ,gekennzeichnet durch einen Durchschnittspegeldetektor in der untersten Wandlerstufe, der aus einer Reihenschaltung eines Widerstandes und eines an Masse geführten Kondensators besteht zum Ermitteln des Durchschnittspegels des Eingangsanalogsignals, wobei der Durchschnittspegel abgeleitet wird von einem Verbindungspunkt der Reihenschaltung zur Bildung des Bezugspegels.

- 27 809826/0738

QRtQfNAL INSPECTED

5· Einrichtung nach Anspruch 31 dadurch ge κ &n η zeichnet , daß das untere Ende des Parallelwiderstandes im Filterkreis an Masseüegt.

6. Einrichtung nach Anspruch 3» gekennzeichnet durch eine Widerstandskette in der untersten Wandlerstufe aus einer Vielzahl von zv/ischen einer Konstant stromquelle und Masse in Reihe liegenden Widerständen, wobei ein Verbindungspunkt der Widerstände mit dem unteren Anschlußpunkt des Parallelwiderstandes im Filterkreis verbunden ist, während die Vielzahl von Komparatoren mit den von den Verbindungspunkten der Widerstandskette abgenommenen Bezugspegeln gespeist wird, während für die Umwandlung der einzelnen Ausgangssignale der Komparatoren in ein binär codiertes Digitalsignal ein Code-Wandler vorgesehen ist.

7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet , daß der Anschlußpunkt der Widerstandskette praktisch in der Mitte der Kette liegt.

8. Einrichtung nach Anspruch 4, dadurch gekennzeichnet , daß eine Widerstandskette aus mehreren Widerständen in Reihe mit einer Konstantstromquelle liegt und die Bezugspegel für die Komparatoren an den einzelnen Verbindungspunkten der Widerstände der Widerstandskette abgenommen v/erden und daß ein Gleichspannungspegelschieber zwischen den Verbindungspunkt des Reihenwiderstandes und des an Masse liegenden Kondensators im Durchschnittspegeldetektor und den untersten Punkt der Widerstandskette geschaltet ist und dazu dient, den von dem Verbindungspunkt der Reihenschaltung aus Widerstand und an !lasse liegendem Kondensator abgenommenen Durchschnittspegel auf einen Pegelwert zu verschieben, der einem der Bezugspegel entspricht, die von den einzelnen Verbindungspunkten der Widerstandskette abgenommen werden, und daß ein Code-Wandler zur Umwandlung der einzelnen Ausgangssignale der Komparatoren in ein binär codiertes Digitalsignal vorgesehen ist.

- 23 803826/0796

9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß derjenige Bezugspegel, der dem Pegel entspricht, auf den der Durchschnittspegel verschoben wurde, im wesentlichen der mittlere Wert der Anzahl von Bezugspegeln ist.

10. Einrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die unterste Wandlerstufe eine Widerstandskette enthält, die mit einer Konstantstromquelle in Reihe liegt und von deren Widerstandverbindungspunkten Bezugspegel an die Vielzahl von Komparatoren abgegeben werden, dass ein Durchschnittspegeldetektor zwischen eine Ausgangsklemme eines der Komparatoren und den untersten Punkt der Widerstandskette geschaltet ist zum Ermitteln eines Pegels, der dem Durchschnittspegel des Eingangsanalogsignals aus einem Ausgangssignal entspricht, das von dem einen aus der Vielzahl von Komparatoren gewonnen wurde, und daß ein Code-Wandler für das Umwandeln der einzelnen Ausgangssignale aus der Vielzahl der Komparatoren in ein binär codiertes Digitalsignal vorgesehen ist.

11. Einrichtung nach Anspruch 10, dadurch gekennzeichnet , daß der eine aus der Vielzahl der Komparatoren der mittlere ist und der Pegel, der dem Durchschnittspegel der Eingangsanalogsignale entspricht, praktisch dem Durchschnittspegel des entsprechenden Eingangsanalogsignals entspricht·

12. Einrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die unterste Wandlerstufe eine Widerstandskette aus einer Vielzahl von Widerständen enthält, die mit einer Konstantstromquelle in Reihe liegen und von deren Verbindungspunkten der Vielzahl von Komparatoren die entsprechenden Bezugspegel zugeführt werden, daß ein Code-Wandler für das Umwandeln der Reihe von Ausgangssignalen aus den Komparatoren in ein binär

- 39 -

809828/0796

-Jfr-

codiertes Digitalsignal vorgesehen ist und daß zwischen eine Ausgangsklemme des Code-Wandlers und das untere Ende der Widerstandskette ein Durchschnittspegeldetektor geschaltet ist zum Ermitteln eines Pegels, der praktisch dem Durchschnittspegel des Eingangsanalogsignals aus dem Bit der höchsten Stelle des binär codierten Digitalsignals entspricht, das vom Code-Wandler abgegeben wird.

13» Einrichtung nach Anspruch 10, dadurch gekennzeichnet , daß der Durchschnittspegeldetektor ein ODER-NOR-Gied mit einem Eingang und zwei Ausgängen enthält und zur Erzeugung von zwei Arten von Ausgangsdigitalsignale: die entweder dieselbe oder die entgegengesetzte Polarität in Bezug zur Polarität des Ausgangssignals aufweisen, das von dem einen aus der Vielzahl der Komparatoren abgegeben wird, das der Eingangsklemme von der entsprechenden der zwei Ausgangsklemmen zugeleitet wird, daß ein Operationsverstärker zur Bildung eines Differenzialsignals zwischende beiden Arten der Ausgangsdigitalsignale gebildet wird, die vom ODER-NOR-Glied zugeführt werden, und daß eine integrierende Schaltung aus einer Reihenschaltung aus Widerstand und an Masse liegendem Kondensator vorhanden ist zum Integrieren des Differenzialsignals vom Operationsverstärker für die Bildung eines Durchschnittspegels vom Eingangsdigitalsignal.

14. Einrichtung nach Anspruch 12, dadurch gekennzeichnet , daß der Durchschnittspegeldetektor besteht aus einem ODER-ITOR-GIied mit einem Eingang und zwei Ausgängen, der zwei Arten von Ausgangsdigitalsignalen erzeugt von derselben bzw. entgegengesetzten Polarität in Bezug zur Polarität des höchsten Bits des binär codierten Digitalsignals, welches vom Code-Wandler abgegeben wird, das der Eingangsklemme zugeführt wird von der entsprechende der zwei Ausgangsklemmen, einen Operationsverstärker zur Bildung eines Differenzialsignals zwischen den zwei Arten

- 30 -

809826/0796 .

275667S

von Ausgangsdigitalsignalen, die vom ODER-NOR-GIied zugeführt werden, und einer Integrationsschaltung, die aus einem Reihenwiderstand und einem an Masse liegenden Kondensator gebildet ist zum Integrieren des Differenzialsignals, das ihr vom Operationsverstärker zugeleitet wird, womit ein Durchschnittspegel des Eingangsdigitalsignals gewonnen wird.

15. Einrichtung nach Anspruch 1, dadurch gekennzeichnet , daß das entsprechende Eingangsanalogsignal, das der untersten Wandlerstufe zugeführt wird, ein Differenzanalogsignal zwischen einem entsprechenden Eingangsanalogsignal, das der unmittelbar davorliegenden Wandlerstufe zugeführt wird, und einem entsprechenden äquivalenten Analogsignal ist, das aus dem entsprechenden Ausgangsdigitalsignal der unmittelbar davorliegenden Stufe rückgewandelt ist.

16. Einrichtung nach Anspruch 1, dadurch gekennzeichnet , daß das Eingangsanalogsignal, das der untersten Wandlerstufe zugeführt wird, ein Differenzanalogsignal ist zwischen dem Eingangsanalogsignal, das der Wandlereinrichtung zugeführt wird, und einem äquivalenten Analogsignal, das vom gesamten Ausgangsdigitalsignal rückgewandelt worden ist, welches der gesamten davorliegenden Wandlerstufe entnommen wird.

17· Einrichtung nach Anspruch 15» gekennzeichnet durch einen Komparator mit zwei Eingangsklemmen und zwei Ausgangsklemmen, der sowohl positive als auch negative Ausgangsaignale abgibt, die durch Vergleich des Eingangsanalogsignals, das der unmittelbar vorherigen Stufe zugeführt wird sowie einer der beiden Eingangsklemmen, mit einem Durchschnittspegel, der von einer Integrationsschaltung abgegeben wird, bestehend aus einem Reihenwiderstand und einem an Masse liegenden Parallelkondenstor, der dasselbe Eingangsananalbgsignal

- 31 -

809826/0798

wie die unmittelbar vorherige Stufe erhält, wobei der Durchschnittspegel der anderen von den beiden Eingangsklemmen zugeführt wird, während das positive und negative Ausgangssignal von den beiden Ausgangsklemmen abgenommen wird, ferner gekennzeichnet durch zwei UND-Glieder zum Tasten des positiven und des negativen Ausgangssignals, die jeweils einer Eingangsklemme je eines UND-Gliedes zugeführt werden, mit Hilfe eines AusgangssignaIs des praktisch in der Mitte liegenden Komparators in der untersten Wandlerstufe, der mit den beiden anderen Eingangsklemmen der beiden UND-Glieder verbunden ist, und durch einen Differenzialverstärker zur Bildung einer Differenzgleichspannung zwischen den getasteten Ausgangssignalen und den beiden UND-Gliedern, die über entsprechende Integrierschaltungen aus Reihenwiderständen und an Masse liegenden Kondensatoren dem Differenzialverstärker zugeführt werden, wobei die Differenzgleichspannung aus dem Differenzialverstärker einem D/A-Wandler zugeführt wird zur Bildung eines entsprechenden äquivalenten Analogsignals, das aus dem Ausgangsdigitalsignal der unmittelbar vorhergehenden Stufe rückgewandelt wird zur Steuerung der Wandlergüte des D/A-Wandlers.

18. Einrichtung nach Anspruch 16, gekennzeichnet durch einen Komparator mit zwei Eingangsklemmen und zwei Ausgangsklemmen zur Erzeugung eines positiven und eines negativen Ausgangssignals durch Vergleich des der Wandlereinrichtung zugeführten Eingangsanalogsignals, das einer der beiden Eingangsklemmen zugeführt wird, mit einem Durchschnittspegel, der von einer Integrierschaltung gebildet wird, die aus einem freien Widerstand und einem an Masse liegenden Parallelkondensator besteht und der das der Einrichtung zugeführte Eingangsanalogsignal eingegeben wird, während ihre beiden Ausgänge auf die anderen beiden Eingangskieminen geschaltet sind, ferner gekennzeichnet durch zwei

- 32 -

809826/0796

--ar-- 7-

UND-Glieder zum Tasten der positiven und negativen Ausgangssignale, die jeweils einer Eingangsklemme eines UND-Gatters zugeführt werden, mittels eines Ausgangssignals des ungefähr in der Mitte liegenden !Comparators der untersten Wandlerstufe, welches den jeweils zweiten Eingangsklemmen der UND-Glieder zugeführt wird, und durch einen Differenzialverstärker, der eine Differenzgleichspannung "bildet zwischen den getasteten Ausgangssignalen der beiden UND-Glieder, die über Integrierschaltungen zugeführt werden, welche aus Reihenwiderständen und an Masse liegenden Parallelkondensatoren bestehen, wobei die vom Differenzialverstärker abgegebene Differenzgleichspannung auf einen D/A-V/andler gegeben wird zur Bildung eines entsprechenden äquivalenten Analogsignals, das aus dem gesamten Ausgangssignal rückgewandelt wird, welches aus den gesamten vorhergehenden Wandlerstufen stammt, um so die Wandlergüte des D/A-Wandlers zu steuern.

809826/0796