DE2756675B2

DE2756675B2 - Analog/Digital-Wandlereinrichtung

Info

Publication number: DE2756675B2
Application number: DE2756675A
Authority: DE
Inventors: Yuichi Kawasaki Ninomiya
Original assignee: NIPPON HOSO KYOKAI TOKYO JP
Current assignee: NIPPON HOSO KYOKAI TOKYO JP
Priority date: 1976-12-20
Filing date: 1977-12-19
Publication date: 1981-05-27
Also published as: DE2756675A1; FR2374778B1; GB1558452A; FR2374778A1; DE2756675C3; NL181543B; US4227183A; NL181543C; NL7714002A

Description

Die Erfindung bezieht sich auf eine Analog/Digital-Wandlereinrichtung mit mehreren A/D-Wandlerstufen in Kaskadenanordnung, in welchen ein Analog-Eingangssignal, das keine digitalisierten Daten enthält, in ein Digitalsignal aus mehreren Bits umgewandelt wird.

Eine Analog/Digital-Wandlereinrichtung der eingangs genannten Art ist zur Umwandlung üblicher analoger Datensignale geeignet, mit Ausnahme eines impulrförmigen Datensignals, das bereits digitalisierte Daten enthält, wie sie beispielsweise bei der Pulscodemodulation-Telefonie erhalten werden.

Um eine Analog/Diginil-llmwandliing mit hohem

Auflösungsvermögen durchzuführen, beginnt man die Umwandlung üblicherweise mit dem niedrigsten Auflösungsvermögen, das durch Quantisierung des Analogsignals unter Verwendung der gröbsten Quantisicrschritte entsteht, und gehl dann auf die anschließenden Umsetz vorgänge über, indem das Auflösungsvermögen ständig verfeinert wird aufgrund einer ständigen Verfeinerung der Quantisierstufen. An diese Vorgänge schließt sich das Zusammenfügen ihrer entsprechenden Ergebnisse durch angepaßte Code-Umwandlung an, so daß damit ein Vielfachbit-Digitalsignal erzeugt wird, das das erfreuliche hohe Auflösungsvermögen und die gewünschte Stellenkonfiguration hat.

Eine Analog/Digital-Wandlereinrichtung (A/D-Wandler), die die vorstehend beschriebenen Vorgänge ausüben kann, ist als Mehrstulenwandler aufgebaut, der wenigstens zwei A/D-Wandlerstufen enthält, wobei die Stufen der höheren Ordnung an den Vorgängen des nächst niedrigeren Auflösungsvermögens teilhaben, während die Stufen der niedrigeren Ordnung teilnehmen an den Vorgängen, die zu den anschließenden Vorgängen mit höherem Auflösungsvermögen gehören.

|c niedriger die Ordnung der Wandlerstufe ist, desto feiner müssen ihre Quantisierstufen sein. Um also eine A/D-Umwandlung mit ausreichend hoher Genauigkeit in der unteren Wandlerstufe zu bewirken, ist es nötig, den Vorgang der Umwandlung in den oberen Stufen und speziell in der unmittelbar vorhergehenden Stufe zu stabilisieren, indem eine Verschlechterung der Genauigkeit verhindert wird, die durch eine Gleichspannungsdrift und eine Güieabdrift der Schaltkreiskomponentcn in diesen vorhergehenden Stufen bedingt sein könnte. Ein herkömmlicher, vielstufiger A/D-Wandler benötigt folglich einen komplizierten Aufbau seiner Wandlerstufen, damit eine Gleichspannungsdrift oder eine Güteabdrift der Schaltungskomponenten beseitigt oder kompensiert wird.

Fig. 1 zeigt einen Ausschnitt, d. h. die letzte und die vorletzte Wandlerstufe, eines herkömmlichen mehrstufigen A/D-Wandlers mit hohem Auflösungsvermögen. In solchen Wandlerstufen, die in der Fig. 1 durch eine strichpunkiicrte Linie A-A voneinander abgeteilt sind, kommt ein analoges Eingangssignal auf eine Eingangsklemme I von einer davorliegendcn Wandlcrstufc an. wird einem A/D-Wandler 2 in der nächst höheren Stufe zugeführt, in dem das Eingangsanalogsignal in ein aus Bits zusammengesetztes Digitalsignal der höheren Stufe umgesetzt wird entsprechend groben Quantisicrschritten. Dieses digitale Bitsignal der höheren Stufe aus dem VV andler 2 wird einem A/D-Wandler 3 in der niederen Stufe zugeleitet, indem das Digitalsignal w ieder in ein Analogsignal zurückversetzt wird, welches dem höheren Bildigitalsignal äquivalent ist. Das rückverwandelte Analogsignal wird zusammen mit dem Eingangsanalogsignal einem Subtrahierer 4 zugeführt. in welchem ein Differen/analogsignal zwischen diesen beiden analogen Eingangssignalen gebildet wird. Das Differenzanalogsignal vom Ausgang des Subtrahicrcrs 4 wird über einen Verstärker 5 auf einen A/D-Wandlcr6 gegeben, wo das Differenzanalogsignal nun in ein Niedrigbit-Digitalsignal entsprechend den feinen Quantisierstufen umgewandelt wird. Die Digitalsignale der höheren und der niedrigeren Bits werden dann zusammen den Ausgangsklemmen 7 zugeführt, an denen ein Ausgangsdigi'.alsignal. das aus diesen beiden .Signalen besieht, abgenommen w ird.

Bei dem beschriebenen Aufbau ist es nötig, in den Wandlern 2 und 3. dem Siibtrahierer 4 und den

Verstärker 5 Gleichspannungsslabilisicrung durchzuführen, und die Verstärkung!«- oder Ausbeutcwertc dieser Schallkomponenten müssen mit äußerster Stabilität auf einsprechende vorgeschriebene Werte festgelegt sein. Andernfalls schwankt das Differenzanalogsignal, das vom Verstärker 5 dem A/D-Wandler 6 zugeführt wird, in seinem Pegel, wodurch das Digitalsignal der unteren Bits, das vom Wandler 6 gewonnen wird, inkorrekt wird.

Um eine Genauigkeitsverminderung und eine Verschlechterung der Umwandlungsslabilität zu vermeiden, besonders der durch die Instabilität der Schaltungskomponenten bedingten Umwandlung der unteren Bits, und zum Stabilisieren der gesamten Wandlereinrichtung wurden zahlreiche Maßnahmen getroffen. Alle diese Maßnahmen führten jedoch zu komplizierten Schaitungsanordnungen, die wiederum ungenügende Genauigkeit und Zuverlässigkeit z.ur Folge hatten. Diese Schwierigkeiten stellen sich bei verschiedenen Arten mehrstufiger A/D-Wandlereinrichtungen ein. so daß es Ziel der Erfindung ist, diese allgemein auftretenden Schwierigkeiten bei A/D-Wandlercinrichtungen mit wenigstens zwei Wandlerstufen zu beseitigen.

Es ist also Aufgabe der Erfindung, einen mehrstufigen A/D-Wandlcr zu schaffen, der eine hinreichend hohe Genauigkeit, ein hohes Auflösungsvermögen und eine hohe Stabilität zeigt, was ohne Verwendung spezieller stabiler Schallungsbauteilc mit im Vergleich zu den herkömmlichen Wandlern geringfügig kompliziertere Gestaltung möglich ist.

Diese Aufgabe wird erfindungsgemäß bei einer Analog/Digital-Wandlereinrichtung der eingangs genannten Art gelöst durch wenigstens einen Komparator, der ein Eingangsanalogsignal mit wenigstens einem auf den Durchschnittspegel des Eingangsanalogsignals bezogenen Bezugspcgel vergleicht und damit ein Digitalausgangssignal aus dem Eingangsanalogsignal erzeugt.

Allgemein gesagt werden in den untersten Wandlerstufen der mehrstufigen A/D-Wandlcrcinrichtung. in denen das Bit der niedrigsten Ordnung, d. h. entweder das letzte oder das gerade darübcrbefindiichc Bit eines Vielfachbit-Digitalsignals, das von der vorgenannten Vorrichtung zugeht, gebildet wird, die Wcllcnformen der analogen Eingangssignalc. die in der Stufe umgewandelt werden sollen, die solche der Gauß"schcn Rauschverteilungskurve betrachtet bezüglich einer hinlänglich langen Dauer, verglichen mit der Probenentnahmedauer, in der die Eingangsanalogsignale aufgenommen werden, die gleichmäßig unterhalb und oberhalb eines Durchschnittspegels dieser Wcllcnformen verteilt sind, der während der genannten langen Dauer abgeleitet wurde. Gegründet auf dieser Talsache können gemäß der Erfindung in den Wandlcrstufen der unteren Ordnungen Ausgangsdigitalsignale gebildet werden, die eine äußerst hohe Genauigkeit und Stabilität aufweisen, indem ein Vergleich angestellt wird zwischen dem Pegel des gerade betrachteten Eingangsanalogsignals, das umgewandelt werden soll, und dem auf dem Durchschnittspcgcl dieser herausgegriffenen Signalpegcl basierenden Bezugspcgel.

Genauer gesagt wird der aufgeführte Vergleich von .Signalpegeln zwischen dem abgegriffenen Analogeingangssignal und den Bczugssignalcn. die auf dem Durchschnittspegel der Analogsignale selbst basieren, derart vorgenommen, daß der Durchschnitlspegel. der von dem herausgegriffenen Analogcingangssignal gewonnen wird, unmittelbar für den genannten Vergleich

herangezogen wird, oder Wcchsclkomponcnicn des herausgegriffenen Eingangsanalogsignals, die /.. IJ. aus einer die Glcichspannungskomponcnle eliminierenden Schaliungsanordnung abgeleitci sind, der das herausgegriffene Eingangsanalogsignal zugeführt wurde, wobei diese dann mil Bc/ugspegeln verglichen werden, die auf Nullpegel basieren.

Als Folge dieses Vorgehens kann die A/D-Umwandlung in der unteren Stufe unabhängig vom Gleichspannungspegel des herausgegriffenen Eingangsanalogsignals, das umgewandelt werden soll, durchgeführt werden, so daß dann, wenn in den voraufgehenden Stufen noch die Schwierigkeit der Gleichspannungsdrift auftritt, der Umwandlungsvorgang in der Stufe der unteren Ordnung nicht mehr von dieser Schwierigkeit in den vorhergehenden Stufen beeinflußt v.'ird. Darüber hinaus ist in mehrstufigen A/D-Wandlereinrichtungen, je niedriger die Ordnung der Wandlerstufe ist, umso kleiner der Pegel des umzuwandelnden Analogsignals, so daß die hohe Genauigkeit beim Vergleich der Signalpegel immer schwieriger sicherzustellen ist, wie leicht eingesehen werden kann.

Bei den herkömmlichen A/D-Wandlereinrichtungen werden die Bezugspegel für den Pegelvergleich von einer externen, stabilisierten Energiequelle zugeleitet, also von einer Konstantstromquelle, ohne Berücksichtigung der umzuwandelnden Analogsignale, während die Bezugspegel bei der Erfindung in Verbindung gebracht werden zu den Analogeingangssignalen selbst. Somit ist bei der Erfindung überhaupt nicht zu befürchten, daß die Genauigkeit der Umwandlung durch Instabilität der Bezugspcgel, die für den Pegelvergleich herangezogen werden, vermindert werden kann.

Die Erfindung wird nachfolgend anhand der Zeichnung an einigen Ausführungsbeispielen im einzelnen erläutert.

Es zeigt

F i g. 1 ein Blockschaltbild von einem Ausschnitt einer herkömmlichen mehrstufigen A/D-Wandlereinrichtung:

Fig. 2 bis 8 Fotographien von Schirmbildern einer Bildschirmröhre, die im ersten Fall mit dem Original-Analogbildsignal gespeist wird, das umgewandelt werden soll, und in den nachfolgenden Fällen mit einigen aus den Bitdigitalbildsignalcn zurückvcrwandclten Analogbildsignalen. welche in hintereinanderfolgendcn Wandlcrsiufcn einer mehrstufigen A/D-Wandlereinrichtung entnommen wurden, die eingangsscitig mit dem Original-Analogbildsignal gespeist wurde;

F i g. 9 das Blockschaltbild eines weiteren Ausschnitts aus der Fig. I:

Fig. 10 das Blockschaltbild einer Ausführungsform der Wandlerstufc der untersten Ordnung oder einer unmittelbar vorhergehenden Wandlcrstufe einer mehrstufigen A/D-Wandlereinrichtung nach der Erfindung:

F i g. ! 1 ein Wellenformdiagramm von Signalen, die an einzelnen Stellen des Schaltbildes nach Fig. 10 entnommen sind;

Fig. 12 das Blockschaltbild des Hauptabschnitts der erfindungsgemäßcn Schaltung nach Fig. 10 in verändertem Aufbau:

F i g.! 3 eine wiederum andere Gestaltung des Schallungsabschnitisaus Fig. 12;

Fig. 14 das Blockschaltbild einer weiteren Ausfiihrungsform der Wandlcrstufe der untersten Ordnung oder einer unmittelbar vorhergehenden Wandlcrstufe:

Fig. 15 eine wiederum andere Ausführungsform der VVandlcrsiufc der untersten Ordnung oder eine; unmittelbar vorhergehenden Wandierstufe gemäß der Erfindung als Blockschaltbild;

Fig. Ib einen Durchschnittspegeldetektor aus der Ausluhrungslorm gemäß Fig. 15als Blockdiagramm;

Fig. 17 ein abermals anderes Ausführungsbeispiel ^r> der Wandlcrstufe der untersten Ordnung oder einer unmittelbar vorhergehenden der erfindungsgemäßen mehrstufigen A/D-Wandlerein richtung.

Bevor im einzelnen die A/D-Wandlereinrichtung nach der Erfindung erläutert wird, soll kurz das Prinzip

in der A/D-Umwandlung, aus der die Erfindung beruht, erklärt werden, d. h. der Grundwesenszug, wonach ein Analogsignal durch aufeinanderfolgende feingestufte Quantisierungssehritte äußerst fein quantisiert wird, was für eine Digitalisierung eines Bildsignals verwendet

ii werden kann, um z.B. TV-Signale über sehr große Entfernungen übertragen zu können.

Um ein Bildsignal entsprechend einem Bild mit so hoher Auflösung übertragen zu können, wie es in F i g. 2 gezeigt ist, und zwar in digitaler Form mit hinreichend

2(i hohem Auflösungsvermögen, wird es nötig, das analoge Bildsignal in Digitalbildsignale umzuwandeln, die aus wenigstens acht Bits bestehen. Wenn ein TV-Bildsignal mit einer Amplitude von 1 Vp-p, das dem Standardübertragungspegel eines TV-Bildsignals entspricht, welches

r> von einem Synchronisiersignalpegel bis zum Weißspitzenpegel reicht, zur Digitalisierung quantisiert wird, wird der Pegelbereich gewöhnlich für die Digitalisierung vergrößert, d. h. es wird ein dynamischer Bereich der A/D-Umwandlung über die genannte Spanne von

κι 1 Vp-p gewählt bis z.B. 1,3 Vp-p, und dann kann das analoge Bildsignal von 1,3 Vp-p quantisiert werden durch Bezugnahme auf die aufeinanderfolgenden, fein quaniisierten Stufen und z. B. in ein acht Bit-Digitalbildsignal umgewandelt werden, wobei eine Rückumwand-

t> lung der entsprechenden Bits in die äquivalenten analogen Bildsignale Bilder gemäß den F i g. 3 bis 8 ergibt. Diese Bilder der F i g. 3 bis 8 entsprechen jeweils der ersten Ordnung, d. h. dem höchsten Bit (LSB). dem Bit der zweiten Ordnung, der dritten Ordnung, der

κι sechsten Ordnung, der siebenten Ordnung und der achten oder untersten Ordnung, d. h. dem Bit der letzten Stclle(LSB).

Aus den Bildern wird deutlich, daß die zu den Bits der oberen Ordnungen gehörenden F i g. 3 bis 5 die Umrisse

4, des Originalbildcs, das in der F i g. 2 wiedergegeben ist. sehr gut erkennen lassen. Die Bilder der F i g. 6 bis 8. die den Bits der unleren Ordnungen zuzuordnen sind, welche nur noch geringe Veränderungen der Pegel des Bildsignals zeigen, weichen bereits erheblich vom

mi Originalbild der F i g. 2 ab. Besonders das in der F i g. 8 abgebildete Bild, das der achten Ordnung, d. h. dem niedrigsten Bit nachgebildet ist. läßt das Ausgangsbild überhaupt nicht mehr erkennen, so daß es nahezu einem Bild entspricht, auf welchem lediglich die Gaußsche

ν, Rauschverteilungskurve abgebildet ist.

Die dem niedrigsten Bit oder auch dem Bit der unmittelbar nächsten Ordnung zugeordneten Bilder eines Mehrfachbit-Digitalbildsignals. z. B. das Bit der achten Ordnung oder der siebenten Ordnung bei einem

wi acht Bit-Digilalbildsignal zeigt nahezu dieselbe statistische Verteilung wie ein Bild, welches digitalisiert die Gaußsche Rauschverteilungskurve wiedergibt. Mit anderen Worten, für eine bestimmte Zeitdauer, die ausreichend über der Zerlegungsperiode zum Quantisie-

hs rcn des Analogbildsignals liegt, welche Zerlegungsperiodc den Bildelementen entspricht, z. B. der Schreibdauer für ein gesamtes Fernsehbild, nämlich '/«i Sekunde, wird die Gesamtsumme der Zeitspannen, in welchen

das unterste Bit der Mehrfaehbit-Digilalbildsignale den Pegel »1« annimmt, praktisch gleich der Gesamtsumme der Zeitspannen, in der dieses Bit den Pegel »0« hat, wie es auch für ein Digitalsignal gilt, das durch Quantisierung der Gaußschen Rauschverteilungskurve in zwei Stufen erhallen wird.

Das vorausgehend beschriebene Verhalten des niedrigwertigsten oder zweitniedrigwertigsten Bit des Mehrfachbit-Informationssignals ist nicht nur bei dem genannten Bildsignal erzielbar, sondern auch bei einem in anderen Informationssignal, z. B. einem Sprachsignal, das keine digitalisierten Daten enthält, wie sie bei Pulscodemodulation-Telefonie erhalten werden.

Fig.9 ist ein weiteres detailliertes Blockdiagramm, das einen Teil einer herkömmlichen Mehrstufen-A/D- I¹S Wandlervorrichtung entsprechend F i g. 1 zeigt. In einer höheren Wandlerstufe werden dabei die Bits der sechsten und siebenten Ordnung des acht Bit-Digitalbildsignals erzeugt, während in der unteren Wandlerstufe das Bit der achten, d. h. der letzten Ordnung des Digitalbildsignals hervorgebracht wird. Diesen untersten Wandlerstufen der mehrstufigen A/D-Wandlereinrichtung nach F i g. 9 wird an einer Eingangsklemme 1 des A/D-Wandlers 2 in der höher liegenden Stufe, in der die Bits der sechsten und siebenten Stelle des r> gewünschten Digitalsignals hervorgebracht werden, ein Differenzanalogsignal, das aus einem Eingangsanalogsignal und einem äquivalenten Analogsignal gebildet wird, was von einem Ausgangsdigitalsignal in der unmittelbar davorliegenden Wandlerstufe, in der das Bit der fünften Ordnung gebildet worden ist, zugeführt wird, von der unmittelbar davorliegenden Wandierstufe zugeleitet.

Verschiedene Beispiele von Wellenformen der genannten Differenzanalogsignale sind in der oberen Zeile A der F i g. 1 dargestellt, was später noch erläutert wird. Das Differenzanalogsignal an der Eingangsklemme 1 wird parallel auf je eine der Eingangsklemmen von drei Komparatoren 8-1, 8-2 und 8-3 gegeben, die dem A/D-Wandler 2 nebeneinander angeordnet sind. Die entsprechenden Bezugssignale, die Pegel gemäß den Quantisierstufen haben, welche zum Digitalisieren in dieser höheren Wandlerstufe benutzt werden, werden auf die jeweils zweiten Eingänge der Komparatoren geleitet und dazu als Gleichspannungspotentiale von entsprechenden Anzapfpunkten einer Widerstandskaskade R\, R₂ und Ri abgenommen. Die Widerstand^kaskade erhält eine Konstantstromzuführung aus der Konstantstromquelle 9.

Als Ergebnis des mit den Komparatoren 8-1, 8-2 und 8-3 bewirkten Vergleichs zwischen den Eingangsanalogsignalen (a) und den Bezugssignalen wird ein Digitalsignal von »quadal-1 -Gestalt« abgeleitet parallel aus diesen Komparatoren und einem Codeumsetzer 10 zugeführt, wo die Umsetzung in ein Digitalsignal in Binärform erfolgt, d. h. in ein zwei Bit-Digitalsigrial, wobei jedes Bit dem sechsten und siebenten Bit der gewünschten Digitalsignale entspricht, die in den Bildern der Fig. 6 und 7 wiedergegeben sind. Das Digitalsignal in Binärform wird in dem Ausgang 7 als ein fco Teil des gewünschten Digitalsignals zugeführt und wird einem A/D-Wandler 3 in der nachfolgenden niedrigeren Stufe zugeleitet, wo es in ein äquivalentes Analogsignal umgesetzt wird, das aus vier diskret aufeinanderfolgenden Pegelstufen besteht, wie es durch Wellenformen (b) in F i g. 11A dargestellt ist. Das Eingangsanalogsignal (a) und das äquivalente Analogsignal (b) werden einem Subtrahierer 4 zugeleitet, wodurch ein Differenzanalogsignal zwischen diesen beiden zugeführten Analogsigiuilcn gebildet wird, das als Wellenform (c) Fig. I IB dargestellt ist. Das Differenzanalogsignal fcjbesteht aus Wcllenformcn, die, wie F i g. 11B zeigt, in ihren diskreten Segmenten den genannten vier Pegelstufen zugeordnet sind und die zu beiden Seiten eines Durchschnittspegels dieser Wellenformen in ausgeglichenem Zustand verteilt sind, wobei dieser Zustand wiederum annähernd angesehen werden kann wie der einer Gaußschen Verteiliingskurve.

In einer herkömmlichen mehrstufigen A/D-Wandlereinrichtung wurde die früher genannte besondere Eigenart des in der untersten Wandlerstufe umzusetzenden Eingangsanalogsignals überhaupt nicht bemerkt und deshalb für den Vorgang der Umwandlung auch nicht genutzt. Somit wird in diesen untersten Stufen bei den herkömmlichen Wandlereinrichtungen die Umwandlung praktisch in derselben Weise durchgeführt wie in den vorhergehenden höheren Stufen.

Bei der herkömmlichen Gestaltung gemäß Fig. 9 geschieht die Umwandlung in der tiefeien Stufe nahezu in derselben Weise wie in der höheren Stufe. Das heißt, das Differenzanalogsignal (c), das vom Subtrahierer 4 abgeleitet wird, wird einem A/D-Wandler 6 in der niedrigeren Stufe über einen Verstärker 5 zugeleitet, indem das Differenzanalogsignal, das eine zu geringe Amplitude für einen exakten Pegelvergleich hat, auf eine geeignete Amplitude gebracht wird. Im Wandler 6 wird das verstärkte Eingangsanalogsignal auf eine der Eingangsklemmen eines Komparators 12 gegeben, der auf seiner anderen Eingangsklemme ein Bezugssignal erhält, das von einem Abgriffpunkt einer Widerstandskaskade /?4 und /?5 zugeführt wird. Diese Widerstände liegen in Reihe und werden aus einer Konstantstromquelle 11 gespeist. Das letzte Bit, nämlich das Bit der achten Ordnung des Digitalsignals der Gestalt wie Binär 1, das vom Komparator 12 abgegeben wird, wird der Ausgangsklemme 7 zugeführt, wo es mit den Bits der sechsten und siebenten Ordnung der höher liegenden Stellen kombiniert wird.

Im A/D-Wandler 6, der in bekannter Weise angeordnet ist, wurde das Eingangsanalogsignal durch den Verstärker 5 verstärkt, der wenigstens die negativen Eigenschaften der Gleichspannungsdrift und der Verstärkungsabdrift auf das Signal überträgt, auch wenn derartig negative Einflüsse aus den vorhergehenden Wandlerstufen möglicherweise bereits eleminiert sind. Das dem Komparator 12 zugeleitete Eingangsanalogsignal, das einem Pegelvergleich unterworfen werden soll, ist möglicherweise erheblich in seinem Signalpegel verschoben, wobei eine Abhilfe oder ein Ausgleich dafür äußerst schwierig ist wegen des extrem kleinen Pegels des Differenzanalogsignals (c), das dem Verstärker 5 zugeleitet wird. Damit aber hat das letzte, nämlich das Bit der achten Ordnung des vom A/D-Wandler 6 erzeugten Digitalsignals nur eine äußerst geringe Genauigkeit und Stabilität.

Im Gegensatz dazu ist die Erfindung so geschaffen, daß eine derartig niedrige Genauigkeit und Stabilität in der mehrstufigen A/D-Wandlereinrichtung mit hoher Auflösungsempfindlichkeit vermieden werden kann, indem nämlich die besondere Eigenschaft der Umwandlung des Eingangsanalogsignals in der untersten Wandlerstufe ausgenutzt wird.

Fig. 10 zeigt die Grundgestaltung eines Hauptabschnitts einer mehrstufigen A/D-Wandlereinrichtung nach der Erfindung, und Fig. 11 zeigt entsprechende Wellenformen an verschiedenen Punkten der Schaltung

nach l'i g. 10.

Wie bercils früher mit Bezug auf die Bilder der F^- i g. 2 bis 8 erwähnt, haben bei einem Mehrfuchbitdigilalbildsignal, das /.. B. aus acht Bits besteht, die äquivalenten Analogsignale, die den Digilalkomponenten der Ordniingen unter der fünften Bitordnung entsprechen, Wellenformen, die denen der Gaußschen Verteilung ähnlich sind, und schließlich kann das Bit der achten Ordnung nahezu als Gaußsche Rauschverteilung angeschen werden. Aufgrund dieser Tatsache wird ange- i" nommen, daß die Wandlcrstule, in der die Bits der sechsten und siebenten Ordnung des acht-Bitdigitalbildsignals gebildet werden, links von der strichpunktierten Linie A-A in Fig. 10 angeordnet sind, während die rechts dieser Linie abgebildete Anordnung der letzten Wandlerstufe entspricht, in der das achte Bit, also das Bit der niedrigsten Ordnung des Digitalbildsignals in der erfindungsgemäßen Weise gebildet wird.

Das der Eingangsklemme t ztigeführte Analogsignal, das das Eingangssignal von der unmittelbar davorliegenden Stufe ist, hat die verschiedenen Wellenformen (a) in F i g. 11A, die etwa gleichmäßig zu beiden Seiten des Durchschnittspegels, betrachtet über eine hinreichend lange Zeitspanne von beispielsweise '/_b0 Sekunde, verteilt sind, also der Bildabtastdauer eines Fernsehbildes, so daß in guter Annäherung von einer Gaußschen Verteilung gesprochen werden kann. Natürlicherweise ist die Amplitude des Analogsignals (a) kleiner als eine Quantisierstufe, die für A/D-Umwandlung in der unmittelbar davorliegenden Stufe verwendet wird. In der vorhergehenden Stufe, die zur Ableitung des sechsten und des siebenten Bits des digitalen Bildsignals von acht Bits dient, wird, wie in F i g. 11A dargestellt, das Eingangsanalogsignal (a) der Reihe nach quantisiert unter Bezug auf die vier Quantisierstufen, so daß es in S5 Bits der sechsten und siebenten Ordnung des Digitalsignals umgewandelt wird, welches Digitalsignal dem D/A-Wandler 3 über eine Eingangsklemme 13 zugeführt wird. Im Wandler 3 wird das zugeleitete Digitalsignal rückverwandelt in ein äquivalentes Ana- 4» logsignal, das in einer Zeitdauer geschieht, die der Entnahmeperiode gleich ist, so daß das äquivalente rückverwandelte Analogsignal gewonnen wird, das die diskreten Wellenformen (b) hat, die mit gestrichelten Linien in der Fig. 11A dargestellt sind. Beide Analogsignale (a)una fb,Jwerden dem Subtrahierer 4 zugeführt, woraus ein Differenzanalogsignal gebildet wird. Die verschiedenen Wellenformen des Differenzanalogsignals können aufgefaßt werden, wie sie durch die Wellenformeii ^ in Fig. HB dargestellt sind, nämlich als etwa geradlinig bezogen auf jede Entnahme Zeitspanne, d. h. etwa so wie die Gaußsche Verteilung, wie an früherer Stelle häufiger bereits beschrieben. Die Leistungskomponente des Differenzanalogsignals ist gleich dem Nullpegel im Falle einer Quantisierung, die auf dem Mittelpegel einer jeden Quantisierstufe basiert, die für das Digitalisieren in der Wandlerstufe benutzt wird, versehen mit dem Differenzanalogsignal als ein umzuwandelndes Eingangssignal, während die genannte Gleichstromkomponente einem Pegel von der Hälfte der Quantisierstufe gleich ist im Falle einer Quantisierung, die auf dem jeweils niedrigsten Pegel einer jeden Quantisierstufe basiert.

Das Differenzanalogsignal (c)der Wellenformen, die in F i g. 11B gezeigt sind, wird vom Subtrahierer 4 durch den Verstärker 5 einem Filterkreis zugeführt, der aus einem Reihenkondensator G und einem Parallelwiderstand R_b besteht, so daß R eine geeignete Zeitkonstante besitzt, um die Gleichstromkomponente aus dem /ugel'ührien Differenz.inalogsignal auszuscheiden. Somit besitzt das Differenzanalogsignal, das aus dem Filterkreis kommt und der einen Eingangsklemme des Komparator 14 zugeführt wird, dessen zweite Eingangsklemme geerdet ist, d. h. auf Nullpegel liegt, einen Durchschnittspegel, der gleich dem Nullpegel ist, wie es die Wellcnformen (d) in Fig. 11C zeigen.

Das Differenzanalogsignal (d)m'n dem Durchschnittspegel Null wird durch Vergleich seines Pegels mit dem Bezugspegel von Null digitalisiert, so daß es in Ausgangsdigitalsignale (e) der Binärgröße 1 umgewandelt wird (siehe Fig. UC), die dem achten Bit, nämlich dem Bit der letzten Ordnung des gewünschten Digitalbildsignals aus acht Bits entsprechen.

Auch wenn also die Wandler 2 und 3, der Subtrahierer 4 und der Verstärker 5 und außerdem die Eingangsanalogsignale, die in den vorherigen Stufen umgewandelt wurden, Gleichspannungsdrift enthalten, ist das Bit der letzten Ordnung des Digitalsignals, das in der erfindungsgemäßen Weise erzeugt wurde, in keiner Weise durch diese Spannungsdrifts, die in den vorherigen Wandlerstufen auftreten, beeinflußt, so daß das Ausgangsdigitalsignal mit einer äußerst hohen Genauigkeit und Stabilität von der Ausgangsklemme 15 in überaus einfacher Weise abgenommen werden kann.

Fig. 12 zeigt eine weitere Grundgestaltung eines Hauptabschnitts der mehrstufigen A/D-Wandlereinrichtung nach der Erfindung. Das von der davorliegenden Wandlerstufe kommende Differenzanalogsignal (c), in der die Bits der sechsten und siebenten Ordnung des gewünschten Digitalbildsignals in gleicher Weise erzeugt werden, wie in Verbindung mit Fig. 10 beschrieben, wird eine Eingangsklemme 16 zugeführt. Das Differenzanaiogsignal an der Eingangsklemme 16 wird auf eine der Eingänge eines Komparators 14 und außerdem auf einen Durchschnittspegeldetektor gegeben, der aus einem Widerstand #7 und einem Kondensator Cj besteht, die hintereinandergeschaltet sind und mit einem Ende an Masse liegen, so daß der Durchschnittspegel des zugeführten Differenzanalogsignals am Verbindungspunkt des Widerstands mit dem Kondensator abgenommen werden kann. Der an diesem Verbindungspunkt abgenommene Durchschnittspegel wird über einen Gleichspannungsverstärker 17 auf den zweiten Eingang des Komparators 17 als Bczugssignal für den Pegelvergleich mit dem Differenzanaiogsignal gegeben, womit das achte oder das Bit der letzten Ordnung des Digitalsignals in Binär-1-Form am Ausgang 15 als Ergebnis des Pegelvergleichs erhalten wird.

Die vom Widerstand Rj und dem Kondensator Cj in ihrer Reihenschaltung als Durchschnittspegeldetektor gebildete Zeitkonstante wie auch die der Schaltung aus G und Rb in Fig. IO ist so zu wählen, daß der Durchschnittspegel des zugeführten Differenzanalogsignals (c) über eine hinreichend lange Zeitspanne gewonnen werden kann, z. B. über V₆₀ Sekunde, was der Bildabtastzeit eines Fernsehbildes entspricht.

Bei der Schaltungsanordnung gemäß Fig. 12 kann der Bezugspegel für den Pegelvergleich unmittelbar der Schwankung des Durchschnittspegels des Differenzanalogsignals folgen, das der einen Eingangsklemme des Komparators 14 zugeleitet wird. Auch wenn also der Gleichspannungspegel des zugeführten Differenzanalogsignals sich verschiebt oder aufgrund eines in die Eingangsklemme des Komparators 14 gelangenden Stroms sich verändert, was durch die niedrige

Eingangsimpedanz des Komparators 14 begründet sein kann, IaBt sich diese Gleichrpannungspegelverschiebung oder Schwankung vollständig eliminieren, da der Bezugspegel für den ^vergleich diesen Verschiebungen oder Schwankungen folgt, worin ein Unterschied zur Schaltung nach F i g. 10 liegt Um diese Eliminierung der Gleichspannungspegelverschiebung oder Schwankung hinreichend erzielen zu können, wird der gewonnene Durchschnittspegel als Bezugsgröße für den Pegelvergleich der anderen Eingangsklemme des Komparators 14 über den Gleichspannungsverstärker 17 eingegeben, der eine äußerst niedrige Ausgangsimpedanz und einen Verstärkungsfaktor von 1 besitzt.

Die Fig. 13 und 14 zeigen weitere Ausführungsformen der Erfindung, in denen das unterste Bit eines Mehrfachbit-Digitalsignals von Binärcode gewonnen werden kann, während das Einfachbit-Digitalsignal in Binär-!-Gestalt bei den Schaltungen gemäß den Fi g. 10 und 12 gewonnen wird, die jeweils den Fig. 13 und 14 entsprechen.

Bei der Schaltung nach Fig. 13 wird das an der Eingangsklemme 16 ankommende Differenzanalogsignal (c) über den Verstärker 5 und eine Filterschaltung aus Kondensator Ci und Widerstand R_b auf eine der Eingangsklemmen der drei Komparatoren 20_i, 20_2 und 20_ j gegeben, die zueinander parallel liegen. Die Bezugspegelsignale, die von hintereinander liegenden Anschlußpunkten einer Reihenschaltung einer Konstantstromquellc 21 und Widerständen Rg und ft> zum Massepunkt abgeleitet werden, werden an die jeweils andere Eingangsklemme der Komparatoren 20_i, 20_j und 20-) geführt. Der Widerstand R_b im Filterkreis ist mit seinem zweiten Ende mit der zweiten Eingangsklemme des Komparators 20_j verbunden, auf den der mittlere Bezugspegel gegeben wird, so daß der Durchschniltspcgel des zugeführten Differenzanalogsignals, mil dem ein Pegelvergleich vorgenommen werden soll, an den mittleren Bezugspegcl angeklammert ist. So kann von diesen drei Komparatoren 20_i, 20-2 und 20- ι ein Mehrfachbit-Digitalsignal von quadal-I-Gestalt abgeleitet werden. Dieses Signal wird in eines von ßinar-2-Gcstalt durch einen gewöhnlichen Code-Wandler 22 umgewandelt, und das umgewandelte Digitalsignal wird dann von den Ausgangsklemmen 23 abgenommen. Das Ausgangssigna! des mittleren Komparators 20_i wird unmittelbar von einer Ausgangsklcmmc 18 abgenommen und für eine automatische Vcrstärkungssteucrung der Wandler in vorangehenden Vcrstärkungsstufen benutzt, wie später noch erklärt wird. Außerdem kann eines der Ausgangssignalc der drei Komparatoren als Ausgleichs- oder Übertragssignal zur Korrektur von Wandlcrfehlern in den vorhergehenden Wandlerslufen benutzt werden, welche Fehler durch Gleichspannungsdrift oder Versiürkungsdrifl der Schaltkrciskomponenten in diesen Stufen hervorgerufen sein können, womit die Genauigkeit und Zuverlässigkeit auch dieser Wandlerslufen verbessert wurden.

Andererseits wird in der Schaltung nach I"ig. 14 das Differcnzanalogsignal (c) an der Eingangsklemmc 16 unmittelbar auf entsprechende Eingänge mehrerer Komparatoren 30-1.30_ >.. .,30 „gegeben wie auch auf ilen Durehschnimdeiektor. der aus der Reihenschaltung des Widerstandes W; und des Kondensators ('.. besieht, «eich lel/lerer an Masse angeschlossen isl. wie es mich bereits in der l'ig. i2 der Fall war. Der vom Verbindungspunkt /wischen R; und ( .· abnehmbare Diiiclisilimllspegcl und über einen Cllcichspannungspegelschieber 32 einem Gleichspannungsverstärker 33 zugeleitet. Die zum Pegelvergleich erzeugten entsprechenden Bezugspegel an den aufeinanderfolgender Verbindungspunkten der Reihenschaltung einer Konstantstromquelle 31 und einer Anzahl von Widerständer Rio-i. Λιο-2, .., Rio-n-i, m^;t dem Ausgang des Gleichspannungsverstärker 33 werden an die zweiten Eingänge der Komparatoren 30_i, ..„ 30_„ geführt Die entsprechenden Bezugspegel basieren auf dem Durch-ίο schnittspegel des zugeführten Differenzanalogsignals so dab sie Schwankungen im Gleichspannungspegel dieses zugeführten Differenzanalogsignals folgen. Es kann von dieser Anzahl von Komparatoren 30_i, 30_z ..,30_„ein Mehrfachbit-Digitalsignal von n-fach-1-Gestalt gewonnen werden. Dieses Mehrfachbit-Digitalsignal von /7-fach-1-Gestalt wird umgewandelt in eir solches von binärer log₂/7-Gestalt durch einen n-fach aufbinär Code-Wandler 34, und das umgewandelte Digitalsignal kann dort von den Ausgangsklemmen 35 abgenommen werden.

Die oben erwähnte Zuführung eines Durchschnittspegels, der mit einem Durchschnittspegeldetektor ermittelt wurde, welcher aus dem Widerstand Rj und dem Kondensator Cj bestand, durch den Gleichspannungs- -2 r> pegelschieber 32 wird zum Zwecke der Positionierung des Durchschnit.spegels des zugeführten Differenzanalogsignals auf den Mittelpunkt des dynamischer Bereichs des A/D-Wandlers, der aus der Anzahl vor Komparatoren 30_i. ..., 30_„ besteht, durchgeführt indem der Durchschnitispcgcl relativ durch einer angepaßten Wert verschoben wird, der dem Pegelunterschied entspriehl, welcher durch Zuführen des Durchschnittspegels zum unteren Ende der Widerstandskette

aus den Widerständen Rw - „ - ι, Rw - ι bedingt ist

welcher dazu dient, den genannten dynamischer Bereich abzugleichen.

Fig. 15 zeigt eine weitere Ausführungsform dei Erfindung, wobei die Pcgelsignale für den Pegelver gleich, der durch den A/D-Wandler in der unterster Stufe durchgeführt wird, die aus einer Vielzahl vor Komparaloren in Parallelanordnung ähnlich wie bc Fig. 14 bestehl, durch eine An Rückkopplung gebildet werden.

Das Eingangsanalogsignal, das in der tieferen Stufe umgewandelt werden soll, isl das sich ergebende Diffcren/analogsignal aus den aufeinanderfolgender Pegelveiglcichen in den vorhergehenden höherer Stufen für jede Abgriffszcilspanne des abgegriffener F.ingangsanalogsignals. so daß staeheiähnlichc Vcrzcr Hingen an den Kamen zu beiden Seilen der Wellenfor men des F.ingangsanalogsignals in der lieferen Wandler stufe bei jeder Abiastperiode cntslehen können. Wcnr also das Eingangsunalogsignal periodisch mil solcher Slaehelvcrzerrungen behaftet isl, führt ein Durch schnittspegcldetcktor mil einer <T-/?-Zcitkonslanten wie er in der Fig. 12 und 14 dargestellt isl, dazu, daß dei von ihm erhaltene Durchschnittspegel Fehler aufgruni dieser Slachclverzerrungcn enthält. In der Schaltung nach Fig. 15 weist zur Vermeidung dieses Pcgclfchlcp und für die Gewinnung eines korrekten Durchschnitts pegels der A/D-Wandler in der tieferen Wandlerstufi eine Vielzahl vcrklinktcr Komparaloren (ralchec

comparators) 30' ,.30' .< 30' „ ,. auf. die durch eil

Klinksignal gesteuert werden, das periodisch von eine l-ingangsklenime 38 in Beziehung /ur Ablast- ode Fntinihnieperiude zugeführt wird, damit die jeweilige! Ausg;ingspegel der verklinkten Komparaloren an ihrem Wer», gehalten werden, auch wenn das |-!ingangs

differenzanalogsignal, das diesen Komparatoren zugeführt wird, sich in seinem Pegel ändert, wenn der Pegel des Klinksignals, das diesen Komparatoren zugeleitet wird, hoch ist, d. h. »1«. Damit lassen sich die periodisch auftretenden Stachelverzerrungen vollständig unterdrücken, so daß der korrek;e Pegelvergleich durchgeführt werden kann, bezogen auf das Eingangsdifferenzanalogsignal, das umgewandelt werden soll.

Das vom Komparator 30'_* der in der Mitte der Komparatoranordnung der parallel angeordneten Komparatoren gewonnene Ausgangssignal wird auf einen Durchschnittspegeldetektor 36 gegeben. Der Durchschnittspegel, der vom Detektor 36 abgegeben wird, wird an das unterste Ende der Widerstandskette Rw- u ·-·, Rio-n- 1, geleitet, an dessen oberen Ende sich die Konstantstromquelle 31 in gleicher Weise befindet wie in der F i g. 14, wobei die Zuleitung an das untere Ende über einen Gleichspannungsverstärker 37 erfolgt, so daß der Umwandlungsfehler, der durch die Stachelverzerrungen hervorgerufen wird, beseitigt wird, indem ein exakter Pegelvergleich ermöglicht wird durch Bezug auf den korrekten Bezugspegel, der auf dem korrekten Durchschnittspegel basiert. Im Gegensatz zu der Schaltung nach Fig. 14 wird hier kein Gleichspannungspegelschieber 32 benötigt, da hier die Rückkopplung angewendet wird.

Fig. 16 zeigt ein Beispiel des Durchschnittspegeldetektors 36 für die Schaltung in Fig. 15, dessen ermitteltes Ausgangssignal dem Nullpegel entspricht für den Fall, daß die jeweiligen Wahrscheinlichkeiten gleich sind, wodurch der Ausgangspegel des mittleren Komparators 3O'_, den Wert »1« bzw. den Wert »0« annimmt.

In der Schaltung des Durchschnittspegeldetektors nach F i g. 16 wird das vom Komparator 3O'_, an einer Eingangsklemme 40 zugeführte Ausgangssignal einem ODER-NOR-Kreis 41 zugeführt, der ein gewöhnlicher integrierter Schaltkreis ist z. B. von der Type MCIO 101 der Firma Motorola Inc., und in dem zwei Arten von Ausgangsdigitalsignalen an zwei Arten von Aufgangsklemmen erzeugt werden können, die die entgegengesetzt gleichen zu den Eingangsdigitalsignalen sind, so daß »1« und »0« an den Ausgangsklemmen miteinander vertauscht werden können in Abhängigkeil von »1« oder »0« des Eingangsdigitalsignals. Diese Ausgangsdi- ^ gitalsignale des ODER-NOR-Gatter-Schaltkreises 41 werden auf entsprechende Eingangsklemmen eines Operationsverstärkers 42 geleitet, der als eine Art extrem stabiler Differentialverstärker wirkt, so daß damit fin Differenzsignal zwischen zwei Eingangsdigitalsignalen als ein Ausgang vorliegt, dessen Polarität sich umkehrt in Abhängigkeit von dem Austausch von »1« und »0« der Eingangsdigitalsignale. Das genannte Diffcrcnzsignal wird einem integrierten Schaltkreis zugeführt, der aus einem Widerstand Ru und einem Kondensator G besteht, wodurch man einen Durchschnittswert in Bezug auf die Zeit der zugeführten Digitalsignale erhält, der einen Wert annimmt, welcher dem Nullpegel entspricht, wenn die Verteilung von »1« und »0« im Eingangsdigitalsignal an der Eingangsklcni- m> mc40 ausgeglichen ist.

Das genannte Verfahren zur Ermittlung der Durchschnitte der Digitalsignalc isl völlig unterschiedlich /u dem der Ermittlung der Durchschnitte von Analogsignalcn, was an früherer Stelle in Verbindung mit den '>' Schaltungen der Fi g. 12 und 14 beschrieben wurde. In Anbetracht der Tatsache jedoch. daU der Mittelwert über die Zeit der jeweiligen Signale annähernd mit der Durchschnvuswahrscheinlichkeit der Verteilung der jeweiligen Signale zusammenfällt, kann man annehmen, daß diese Verfahren zur Ermittlung des Durchschnitts gleich dem sogenannten »Ergode-theorem« sind. Folglich können das Verfahren zur Ermittlung des Durchschnitts gemäß Schaltung nach Fig. 15 und die Verfahren gemäß den Schaltungen nach den Fig. 12 und 14 als im wesentlichen gleich betrachtet werden.

In der Schaltung der F i g. 15 wird das Ausgangssignal eines der Komparatoren unmittelbar als Eingangssigna! verwendet das dem Durchschnittspegeldetektor zugeleitet wird, während die höchste Stelle MSB d. h. das Bit der höchsten Ordnung des Binär-Code-Signals, das vom Code-Wandler 34 abgegeben wird, dem die entsprechenden Ausgangssignale der Anfall von Komparatoren zugeführt werden, als Eingangssignal verwendet werden kann, das dem Durchschnittspegeldetektor 36 zugeleitet wird.

In den Ausführungsformen der Erfindung nach den Fig. 14 und 15 wird der Durchschnittspegel des Eingangssignals, das in der untersten Wandlerstufe umgewandelt werden soll, in der Mitte des dynamischen Bereichs des A/D-Wandlers in der untersten Stufe angesiedelt. Der dynamische Bereich des A/D-Wandlers kann gemäß dem Vorgehen der A/D-Umwandlung asymmetrisch angeordnet sein in Bezug zum Durchschnittspegel des Eingangsanalogsignals, das durch den genannten Wandler umgewandelt werden soll.

Die genannte asymmetrische Anordnung des dynamischen Bereichs kann mit Hilfe einer Veränderung der Pegelverschiebungsgröße erzielt werden, was mit dem Gleichspannungspegelschieber 32 bewirkt wird, der eine Gestaltung hat, wie es die F i g. 14 zeigt, oder indem das Ausgangssignal des Komparators der passenden

Ordnung aus der Anzahl der Komparatoren 30'_

30'_„ zugeführt wird, das dem dynamischen Bereich entspricht, und zwar im Anschluß an den Durchschnittspegeldetektor 36, der in der Schaltung der Fig. 15 enthalten ist. Es versteht sich außerdem, daß die genannte asymmetrische Anordnung des dynamischen Bereichs auch dadurch erreicht werden kann, daß der Durchschnittspegel, den der Detektor 36 ermittelt, durch einen Gleichspannungsschieber zum unteren

Ende der Widerstandskaskade R_w - 1 R\₀-_n-u die

in der Schaltung der Fig. 15 dargestellt ist, zugeführt werden kann.

Die A/D-Umwandlung von hohem Auflösevermögen, die mit der mehrstufigen Wandlereinrichtung nach der Erfindung durchgeführt werden kann, kann bezüglich Genauigkeit und Stabilität noch beträchtlich verbessert werden, wie nachfolgend dargelegt wird.

Wenn beispielsweise in der Schaltung nach Fig. 10 die Umwandlungsgute des D/A-Wandlers 3 für die Rückverwandlung des Ausgangsdigitalsignals der Bits der sechsten und siebenten Ordnung, das aus der unmittelbar davorliegenden Stufe stammt, in das äquivalente Analogsignal nicht angemessen ist und damit der günstige Pegelausgleich nicht erzielbar ist zwischen dem Eingangsanalogsignal (a) für die unmittelbar vorhergehende Stufe und dem genannten rückverwandelten äquivalenten Analogsignal (b), welche beide dem Subtrahicrcr 4 zugeführt werden sollen, dann wird tins Differenzanalogsignal (c) am Ausgang des Subtrahieren 4 aufgrund dieses schlechten Ausgleichs im Pegel ungenau oder fehlerhaft. Für diesen Fall also, wenn die Umwundlungsgütc des D/A-Wandlers 3 nicht angemessen ist. iindert sieh der Ausgangssignalpcgcl iles D/A-Wandler.s 3. der aufgrund eines quantisicrtcn

Pegels von der ersten Stufe erhalten wird, welcher durch eine ausgezogene Linie in F i g. 1IA dargestellt ist in Bezug zum Nullpegel, welcher vom Eingangsanalogsignal (a) abgeleitet ist, überhaupt nicht, während die Ausgangssignalpegel, die abhängig von quantisierten Pegeln der zweiten Stufe und der nachfolgenden gebildet sind, aufgrund des mangelnden Ausgleichs sich ändern. Wenn die Umwandlungsgüte (gain) des Wandlers 3 den geeigneten Wert übersteigt, so erhält man das rückgewandelte äquivalente Analogsignal mit den verschieden verschobenen Pegeln, wie es in gestrichelten Linien (b')\n der Fig. HA dargestellt ist. Folglich besitzt auch das Differenzanalogsignal, das aus dem Subtrahierer 4 kommt, unterschiedlich verschobene Pegel, was mit gestrichelten Linien (c^r) in F i g. 11B dargestellt ist.

Daraus folgt, die Pegelverschiebung des umzuwandelnden Differenzanalogsignals (c), die in Abhängigkeit zum quantisierten Signalpegel des Eingangsanalogsignals ^entsteht wegen der ungeeigneten Wandlergüte des D/A-Wandlers 3, erzeugt darüber hinaus die Wechselkomponenten des Differenzanalogsignals mit den verschobenen Pegeln, wie sie in Fig. 11C mit gestrichelten Linien (e') dargestellt sind, die dem Komparator 14 zugeleitet werden in Abhängigkeit von der Beziehung zwischen der Zeitdauer, während der die Pegelverschiebung hervorgerufen wird, nämlich solange die Amplitude des Eingangsanalogsignals (a) sich ändert, und der Zeitkonstanten des Filterkreises aus Reihenkondensator Q und Parallelwiderstand R^.

Gemäß der oben genannten Pegelverschiebung der Wechselkomponente des umzuwandelnden Differenzanaiogsignals (d') tritt an die Stelle des vom Komparator 14 abzugebenden Ausgangsdigitalsignals (e) ein fehlerhaftes Ausgangsdigitalsignal (e'), wie es in Fig. HC schraffiert dargestellt ist. Somit kann, begründet durch die Unstabilität der Wandlergüte des D/A-Wandlers 3 und weiter die Güte oder die Gleichspannungsdrift anderer Schaltkreiskomponenten, ein Umwandlungsfehler wenigstens im Bit der untersten Ordnung des Ausgangsdigitalsignals auftreten.

Fig. 17 zeigt ein weiteres Ausführungsbeispiel der Erfindung, durch welches der Umwandlungsfehler vermieden werden kann, der durch nicht angemessene Wandlergüte des D/A-Wandlers und Unstabilität der Güte oder des Gleichspannungspegels in einzelnen Schaltkreiskomponenten aufzutreten droht. Das Eingangsanalogsignal (a)an der Eingangsklemme 1 und das Digitalsignal, an der Eingangsklemme 13 von der davorliegenden Stufe zugeführt wird, werden genau so verarbeitet wie bei der Schaltung nach Fi g. 10, so daß ein Ausgangsdigitalsignal (e) für das Bit der letzten Stelle an der Ausgangsklemme 15 entsteht. Außerdem wird das Eingangsanalogsignal (a) auf den einen Eingang eines Komparators 50 direkt gegeben und auf den anderen Eingang des Komparators 50 über einen integrierten Schaltkreis, der z. B. aus einem Reihenwiderstand Rn und einem Parallelkondensator Q gebildet wird und eine geeignete Zeitkonstante hat, so daß durch Glättung de»· Durchschnittspegel des Eingangsanalogsignals (a) erzeugt wird. Im Komparator 50 werden die aufeinanderfolgenden Pegel des Eingangsanalogsignals (a) mit dem so gewonnenen Durchschnittspegel verglichen, womit bestimmt wird, auf welcher Seite des Durchschnittspegels die Pegel des Eingangsanalogsignals (a) sich nacheinander befinden. Die positiven Ausgangssignale und die negativen Ausgangssignale, die getrennt voneinander aus dem Komparator 50 kommen, werden dann auf entsprechende Eingangsklemmen von UND-Gliedern 51 und 52 gegeben, während das erwähnte fehlerhafte Ausgangsdigitalsignal (e'), das von dem gewöhnlichen Komparator 14 stammt, auf die beiden anderen Eingänge der UND-Glieder 51 und 52 geleitet wird. In diesen UND-Gliedern 51 und 52 tasten die aufeinanderfolgenden Rechteckwellen des fehlerbehafteten Ausgangsdigitalsignals (e¹) jeweils die positiven und negativen

ίο Ausgangssignale aus dem Komparator 50. Die getasteten Ausgangssignale dieser UND-Glieder 51 und 52 werden durch integrierte Schaltungen geglättet, die aus Widerständen Rn bzw. Ria und Kondensatoren Ci bzw. Q, bestehen mit hinreichend großer Zeitkonstante, so daß zwei Dreispannungen erhalten werden, die proportional sind zu den entsprechenden Summen der Zeitspannen, in denen die Rechteckwellen der fehlerhaften Ausgangsdigitalsignala (e')»\« sind für die Fälle, daß die aufeinanderfolgenden Pegel des Eingangsanalogsignals ,'a^über bzw. unter dem Durchschnittspegel liegen. Diese zwei Gleichspannungen werden jeweils auf eine der Eingangsklemmen des Differentialverstärkers 53 gegeben, so daß dort zwischen den beiden Eingängen die Differenzgleichspannung ansteht. Die Differenzgleichspannung, die vom Differentialverstärker 53 abgenommen wird, wird auf den genannten D/A-Wandler 3 zurückgeführt, womit die Umwandlungsgüte des Wandlers 3 auf den angemessenen vorgeschriebenen Wert ausgesteuert wird. Als Folge dieser Rückkopplungsste'ierung der Umwandlungsgüte in der Weise, daß die Summen der Zeitspannen einander gleich sind, wird das Differenzanalogsignal (d'), das umgewandelt werden soll, zwangsweise zu beiden Seiten des Durchschnittspegels gleich verteilt, so daß der genannte Fehler in der Umwandlung beseitigt ist unabhängig von der Pegelverschiebung irgendeines der Analogsignale, die dem Subtrahierer 4 zugeführt werden.

Um die beschriebene Verbesserung auch in der anderen Grundschaltung nach Fig. 13 vorzunehmen, kann der Komparator 20_2, der in der Mitte der Komparatorparallelanordnung sich befindet, sowohl als gewöhnlicher Pegelkomparator für die Umwandlung als auch im Sinne des Komparators 50 verwendet werden für die Rückkopplungssteuerung der Umwandlungsgüte, indem das vom Komparator 20_2 abgenommene Ausgangssignal zusätzlich von einer Ausgangsklemme 18 abgenommen und zur Steuerung der Umwandlungsgüte des Wandlers 3 benutzt wird. Es versteht sich, daß auch ein zusätzlicher Komparator ausschließlich für diese Rückkopplungssteuerung in die Schaltung der Fig. 13 eingefügt werden kann.

Der Schaltungsaufbau der untersten Wandlerstufe ist nicht auf die beschriebenen Ausführungsformen beschränkt sondern kann Abwandlungen erfahren, solange er in der Lage ist festzustellen, auf welcher Seile des Durchschnittspegels das Eingangsanalogsignal, das umgewandelt werden soll, in der untersten Wandlerstufe liegt. Außerdem kann der A/D-Wandler 2 in der Schaltung der Fig. 1 als vollständige mehrstufige A/D-Wandlereinrichtung üblicher Art betrachtet werden, während der Abschnitt rechts von der strichpunktierten Linie A-A als zusätzliche Einrichtung nach den Merkmalen der Erfindung bescliaffen ist, die z. B. gemäf3 der Schaltung der Fig. 10 ausgebildet sein kann.

welcher dann das Eingangsanalogsignal, das auch der üblichen mehrstufigen Wandlereinrichtung zugeführt wird, und das aus dieser gewonnene Ausgangsdigitalsignal als Signale zu den Eingängen 1 und 13 zugeführt

werden, gleichgültig wie die Wandlereinrichtung der höheren Stufen gestaltet ist. Wenn außerdem die Rückkopplungssteuerung der Wandlergüte für den D/A-Wandler in Fig. 17 an der herkömmlichen Wandlereinrichtung mit geringerer Stabilität der Wandlergüte angewendet wird, ist es möglich, auch dabei ein Gesamtdigitalsignal mit hoher Genauigkeit zu erzeugen.

Aufgrund der genannten Veränderung kann eine gewöhnliche vorgefertigte mehrstufige A/D-Wandler- i'> einrichtung überaus leicht in eine solche mit höherem Auflösungsvermögen und äußerst hoher Genauigkeit und Stabilität verwandelt werden. Bei der genannten Abwandlungsform wird außerdem nicht das Differenzanalogsignal, das in der Stufe der untersten Ordnung der vorgefertigten Einrichtung umgewandelt wird, als Signal benützt, das der Eingangsklemme 1 der zusätzlichen Einrichtung im Gegensatz zur Schaltung na^h Fig. 10 zugeführt wird, sondern das Ausgangsanalogsignal, das umgewandelt werden sol.' wird der Eingangsklemme 1 in Fig. 10 zugeleitet, und dann wird das Differenzanalogsignal zwischen dem Ausgangsanalogsignal und dem äquivalenten Analogsignal, welches von dem Gesamtausgangsanaiogsignal, das aus der vorgefertigten Vorrichtung stammt, rückgewandelt wurde, umgewandelt zu den zu^cätzlichen Bits des Ausgangsdigitalsignals, indem es auf den Durchschnittspegel des Differenzanalogsignals selbst bezogen wird. Auch wenn also Umwandlungsfehler durch die vorgefertigte Einrichtung bedingt sind aufgrund von Gleichspannungs- oder Gütedrift in irgend weichen Wandlersuifen, können solche Umwandlungsfehler insgesamt in der zusätzlichen Einrichtung nach der Erfindung korrigiert werden, so daß ein genaues Ausgangsdigitalsignal mit hohem Auflösungsvermögen erhalten wird.

Aus obigen Erläuterungen wird deutlich, daß mit der Erfindung eine A/D-Wandlereinrichtung geschaffen wird mit hohem Auflösungsvermögen, was möglich wird durch Quantisieren eines Analogsignals in feiner Unterteilung, um es dann in ein Vielfachbit-Digitalsignal umzusetzen, wobei eine starke Vereinfachung in der Schaltung und folglich eine Erleichterung in der Herstellung im Gegensatz zu herkömmlichen Einrichtungen erzielt wird, und darüber hinaus läßt sich das Auflösungsvermögen durch äußerst einfache Mittel noch verbessern, indem weitere Wandlerstufen mit äußerst einfachem Schaltungsaufbau im Vergleich zu herkömmlichen Wandlerstufen angefügt werden, in denen komplizierte Schaltungen aus sehr stabilen Schaltungsbauteilen besonders für die untersten Wandlerstufen benötigt wurden.

Hierz u 9 Blatt Zeichnungen

Claims

1 Patentansprüche:

1. Analog-Digital-Wandlereinrichtung mit mehreren A/D-Wandlerstufen in Kaskadenanordnung, in welchen ein Analog-Eingangssignal das keine -, digitalisierten Daten enthält in ein Digitalsignal aus mehreren Bits umgewandelt wird, wobei die Wandlerstufe der untersten Ordnung gekennzeichnet ist durch wenigstens einen Komparator, der ein Eingangsanalogsignal mit wenigstens einem auf den to Durchschnittspegel des Eingangsanalogsignales bezogenen Bezugspegel vergleicht und damit ein Digitalausgangssignal aus dem Eingangsanalogsignal erzeugt.

2. A/D-Wandlereinrichtung nach Anspruch 1, ι -> dadurch gekennzeichnet, daß der wenigstens eine Komparator unterscheidet, ob der Pegel des Eingangssignals über oder unter dem Durchschnittspegel gelegen ist.

3. A/D-Wandlereinrichtung nach Anspruch 1, 2« dadurch gekennzeichnet, daß die unterste Wandlerstufe einen Filterkreis enthält, der aus einem Reihenkondensator und einem Parallelwiderstand besteht zur Beseitigung einer Gleichspannungskomponente im Eingangsanalogsignal, wodurch das von r> der Gleichspannungskomponente gereinigte Eingangssignal verglichen wird mit dem Bezugspegel bezogen auf Nullpegel als der Durchschnittspegel des Eingangssignals indem Komparator.

4. Einrichtung nach Anspruch 1, gekennzeichnet m; durch einen Durchschnittspegeldetektor in der untersten Wandlerstufe, der aus einer Reihenschaltung eines Widerstandes und eines an Masse geführten Kondensators besteht zum Ermitteln des Durchschnittspegels des Eingangsanalogsignals, wobei der Durchschnittspegel abgeleitet wird von einem Verbindungspunkt der Reihenschaltung zur Bildung des Bezugspegels.

5. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß das untere Ende des Parallelwiderstandes im Filterkreis an Masse liegt.

6. Einrichtung nach Anspruch 3, gekennzeichnet durch eine Widerstandskette in der untersten Wandlerstufe aus einer Vielzahl von zwischen einer Konstantstromquelle und Masse in Reihe liegenden v, Widerständen, wobei ein Verbindungspunkt der Widerstände mit dem unteren Anschlußpunkt des Parallelwiderstandes im Filterkreis verbunden ist, während die Vielzahl von Komparatoren mit Jen von den Verbindungspunkten der Widerstandskette ^r>o abgenommenen Bezugspegeln gespeist wird, während für die Umwandlung der einzelnen Ausgangssignale der Komparatoren in ein binär codiertes Digitalsignal ein Code-Wandler vorgesehen ist.

7. Einrichtung nach Anspruch 6, dadurch gekenn- ">ί zeichnet, daß der Anschlußpunkt der Widerstandskette praktisch in der Mitte der Kette liegt.

8. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß eine Widerstandskette aus mehreren Widerständen in Reihe mit einer Konstiintstrom- f>o quelle liegt und die Bezugspegel für die Komparutoren an den einzelnen Verbindungspunkten der Widerstände der Widerstandskette abgenommen werden und daß ein Glcichspannungspegelscliieber /wischen den Verbindungspunkt des Reihenwider-Standes und des an Masse liegenden Kondensators im Durchschnittspegeldetektor und den untersten Punkt der Widerstandskette geschaltet ist und da/u dient, den von dem Verbindungspunkt der Reihenschaltung aus Widerstand und an Masse liegendem Kondensator abgenommenen Durchschnittspegel auf einen Pegelwert zu verschieben, der einem der Bezugspegel entspricht, die von den einzelnen Verbindungspunkten der Widerstandskette abgenommen werden, und daß ein Code-Wandler zur Umwandlung der einzelnen Ausgangssignale der Komparatoren in ein binär codiertes Digitalsignal vorgesehen ist.

9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß derjenige Bezugspegel, der dem Pegel entspricht, auf den der Durchschnittspegel verschoben wurde, im wesentlichen der mittlere Wert der Anzahl von Bezugspegeln ist.

10. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die unterste Wandlerstufe eine Widerstandskette emhält, die mit einer Konstantstromquelle in Reihe liegt und von deren Widerstandverbindungspunkten Bezugspegel an die Vielzahl von Komparatoren abgegeben werden, daß ein Durchschnittspegeldetektor zwischen eine Ausgangsklemme eines der Komparatoren und den untersten Punkt der Widerstandskette geschaltet ist zum Ermitteln eines Pegels, der dem Durchschnittspegel des Eingangsanalogsignals aus einem Ausgangssignal entspricht, das von dem einen aus der Vielzahl von Komparatoren gewonnen wurde, und daß ein Code-Wandler für das Umwandeln der einzelnen Ausgangssignale aus der Vielzahl der Komparatoren in ein binär codiertes Digitalsignal vorgesehen ist.

11. Einrichtung nach Anspruch 10, dadurch gekennzeichnet, daß der eine aus der Vielzahl der Komparatoren der mittlere ist und der Pegel, der dem Durchschnittspegel der Eingangsanalogsignale entspricht, praktisch dem Durchschnittspegel des entsprechenden Eingangsanalogsignals entspricht.

12. Einrichtung nach Anspruch I, dadurch gekennzeichnet, daß die unterste Wandlerstufe eine Widemandskette aus einer Vielzahl von Widerständen enthält, die mit einer Konstantstromquelle in Reihe liegen und von deren Verbindungspunkten der Vielzahl von Koparatoren die entsprechenden Bezugspegel zugeführt werden, daß ein Code-Wandler für das Umwandeln der Reihe von Ausgangssignalcn aus den Komparatoren in ein binär codiertes Digitalsignal vorgesehen ist und daß zwischen eine Ausgangsklemme des Code-Wandlers und das untere Ende der Widerstandskettc ein Durchschnitlspcgcldctektor geschaltet ist zum Ermitteln eines Pegels, der praktisch dem Durchschnittspegel des Eingangsanalogsignals aus dem Bit der höchsten Stelle des binär codierten Digitalsignals entspricht, das vom Code-Wandler abgegeben wird.

13. Einrichtung nach Anspruch !0, dadurch gekennzeichnet, daß der Durchschnittspegeldetektor ein ODER-NOR-Glied mit einem Eingang und zwei Ausgängen enthält und zur Erzeugung von zwei Arten von Ausgangsdigitalsignale die entweder dieselbe oder die entgegengesetzte Polarität in Bezug zur Polarität des Au.sgangssignals aufweisen, das von dem einen aus der Vielzahl der Komparatoren abgegeben wird, das der Eingatigsklenime von der entsprechenden der zwei Ausgangsklemmen zugeleitet wird, daß ein Operationsverstärker zur Bildung eines Differcntialsignals zwischen tie ti

beiden Arten der Ausgangsdigitalsignale gebildet wird, die vom ODER-NOR-Glied zugeführt werden, und daß eine integrierende Schaltung aus einer Reihenschaltung aus Widerstand und an Masse liegendem Kondensator vorhanden ist zuin Integrieren des Differentialsignals vom Operationsverstärker für die Bildung eines Durchschn'ttspegels vom Eingangsdigitalsignal.

14. Einrichtung nach Anspruch 12, dadurch gekennzeichnet, daß der Durchschnittspegeldetek- \r tor besteht, aus einem ODER-NOR-Glied mit einem Eingang und zwei Ausgängen, der zwei Arten von Ausgangsdigitalsignalen erzeugt, von derselben bzw. entgegengesetzten Polarität in Bezug zur Polarität des höchsten Bits des binär codierten Digitalsignals, welches vom Code-Wandler abgegeben wird, das der Eingangsklemme zugeführt wird von der entsprechend der zwei Ausgangsklemmen, einen Operationsverstärker zur Bildung eines Differentialsignals zwischen den zwei Arten von Auigangsdigi- talsignalen, die vom ODER-NOR-Güed zugeführt werden, und einer Integrationsschaltung, die aus einem Reihenwiderstand und einem an Masse liegenden Kondensator gebildet ist zum Integrieren des Differentialsignals, das ihr vom Operationsverstärker zugeleitet wird, womit ein Durchschnittspegel des Eingangsdigitalsignals gewonnen wird.

15. Einrichtung nach Anspruch 1. dadurch gekennzeichnet, daß das entsprechende Eingangsanalogsignal, das der untersten Wandlerstufe zügeführt wird, ein Differenzanalogsignal zwischen einem entsprechenden Eingangsanalogsignal, das der unmittelbar davorliegenden Wandlerstufe zugeführt wird, und einem entsprechenden äquivalenten Analogsignal ist, das aus dem entsprechenden r> Ausgangsdigitalsignal der unmittelbar davorliegenden Stufe rückgewandelt ist.

16. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Eingangsanalogsignal, das der untersten Wandlerstufe zugeführt wird, ein Differenzanalogsignal ist zwischen dem Eingangsanalogsignal, das der Wandlereinrichtung zugeführt wird, und einem äquivalenten Analogsignal, das vom gesamten Ausgangsdigitalsignal rückgewandelt worden ist, welches der gesamten davorliegenden 4^r> Wandlerstufe entnommen wird.

17. Einrichtung nach Anspruch 15 oder 16, gekennzeichnet durch einen Komparator (50) mit zwei Eingangsklemmen und zwei Ausgangsklemmen, der sowohl positive als auch negative w Ausgangssignalc abgibt, die durch Vergleich des Eingangsanalogsignals, das der unmittelbar vorherigen Stufe zugeführt wird sowie einer der beiden Eingangsklemmen, mit einem DurchschniUspegel, der von einer Integrationsschaltung abgegeben wird, bestehend aus einem Reihenwiderstand (R\z) und einem an Masse liegenden Parallelkondensator (Ca), der dasselbe Eingangsanalogsignal wie die unmittelbar vorherige Stufe erhält, wobei der Durchschnittspegel der anderen von den beiden Eingangsklem- men zugeführt wird, während das positive und negative Ausgangssignal von den beiden Ausgangsklemmen abgenommen wird, ferner gekennzeichnet durch zwei UND-Glieder (51, 52) /um Tasten des positiven und des negativen Ausgungssigruils, die b5 jeweils einer Eingangskiemine je eines der UNi)-Glicder zugeführt werden, mit Hilfe eines Ausgmigssignals des praktisch in der Mitte liegenden Komparalors in der uniersien Wandlerstufe, der mit den beiden anderen Eingangsklemmen der beiden UND-Glieder verbunden ist, und durch einen Differentialverstärker (53) zur Bildung einer Differenzgleichspannung zwischen den getasteten Ausgangssignalen und den beiden UND-Gliedern, die über entsprechende Integrierschaltungen aus Reihenwiderständen (R] i, R\a) und an Masse liegenden Kondensatoren (C^, Ct) dem Differenzialverstärker zugeführt werden, wobei die Differenzgleichspannung aus dem Differentialverstärker einem D/A-Wandler (3) zugeführt wird zur Bildung eines entsprechenden äquivalenten Analogsignals, das aus dem Ausgangsdigitalsignal der unmittelbar vorhergehenden Stufe rückgewandelt wird zur Steuerung der Wandlergüte des D/A-Wand!ers.

18. Einrichtung nach Anspruch 15 oder 16, gekennzeichnet durch einen Komparator (50) mit zwei Eingangsklemmen und zwei Ausgangsklemmen zur Erzeugung eines positiven und eines negativen Ausgangssignals durch Vergleich des der Wandlereini ichtung zugeführten Eingangsanalogsignals, das einer der beiden Eingangsklemmen zugeführt wird, mit einem Durchschnittspegel, der von einer Integrierschaltung gebildet wird, die aus einem Reihenwiderstand (Rn) und einem an Masse liegenden Parallelkondensator (C₄) besteht und der das der Einrichtung zugeführte Eingangsanalogsignal eingegeben wird, während ihre beiden Ausgänge auf die anderen beiden Eingangsklemmen geschaltet sind, ferner gekennzeichnet durch zwei UND-Glieder (51, 52) zum Tasten der positiven und negativen Ausgangssignale, die jeweils einer Eingangsklemme eines der UND-Glieder zugeführt werden, mittels eines Ausgangssignals des ungefähr in der Mitte liegenden Komparators (50) der untersten Wandlerstufe, welches den jeweils zweiten Eingangsklemmen der UND-Glieder zugeführt wird, und durch einen Differential verstärker (53), der eine Differenzgleichspannung bildet zwischen den getasteten Ausgangssignalen der beiden UND-Glieder, die über Integrierschaltungen zugeführt werden, welche aus Reihenwiderständen (R^, /?_!4) und an Masse liegenden Parallclkondensatoren (C^, C) bestehen, wobei die vom Differentialverstärker abgegebene Differenzgleichspannung auf einen D/A-Wandler (3) gegeben wird zur Bildung eines entsprechenden äquivalenten Analogsignals, das aus dem gesamten Ausgangssignal rückgewandelt wird, welches aus den gesamten vorhergehenden Wandlerstufen stammt, um so die Wandlergüte des D/A-Wandlers zu steuern.