DE2756675C3

DE2756675C3 - Analog/Digital-Wandlereinrichtung

Info

Publication number: DE2756675C3
Application number: DE2756675A
Authority: DE
Inventors: Yuichi Kawasaki Ninomiya
Original assignee: NIPPON HOSO KYOKAI TOKYO JP
Current assignee: NIPPON HOSO KYOKAI TOKYO JP
Priority date: 1976-12-20
Filing date: 1977-12-19
Publication date: 1982-01-28
Also published as: FR2374778B1; NL181543C; FR2374778A1; GB1558452A; US4227183A; DE2756675A1; NL181543B; NL7714002A; DE2756675B2

Description

Die Erfindung bezieht sich auf eine A;ialog/Digital-Wandlereinrichtting mit mehreren A/D-Wandlerslufen in Kaskadenanordnung, in welchen ein Analog-Eingangssignal, das keine digitalisierten Daten enthalt, in ein Digitalsignal aus mehreren Bits umgewandelt wird.

Eine Analog/Digital-Wandlereinrichtung der eingangs genannten Art ist /ur Umwandlung üblicher analoger Datensignale geeignet, mit Ausnahme eines impulsförmigen Datensignals, das bereits digitalisierte Daten enthalt, wie sie beispielsweise bei der Pulscodemodulation-Tclcfonie erhalten werden.

Um eine Analog/DigitalUniwandlung mit hohem

Auflösungsvermögen durchzuführen, beginnt man die Umwandlung üblicherweise mit dem niedrigsten Auflösungsvermögen, das durch Quantisierung des Analogsignals unter Verwendung der gröbsten Quantisicrschritte entsteht, und geht dann auf die anschließenden Umsetzvorgänge über, indem das Auflösungsvermögen stündig verfeinert wird aufgrund einer ständiger Verfeinerung der Quantisierstufen. An diese Vorgänge schließt sich das Zusammenfügen ihrer entsprechenden Ergebnisse durch angepaßte Code-Umwandlung an. so daß damit ein Vielfachbit-Digitalsignal erzeugt wird, das das erfreuliche hohe Auflösungsvermögen und die gewünschte Stellenkonfiguration hat.

Hinc Analog/Digital-Wandlereinrichtung (A/D-Wandler), die die vorstehend beschriebenen Vorgänge ausüben kann, ist als Mehrstulenwandler aufgebaut, der wenigstens zwei A/D-Wandlerstufen enthält, wobei die Stufen der höheren Ordnung an den Vorgängen des nächst niedrigeren Auflösungsvermögens teilhaben, während die Stufen der niedrigeren Ordnung teilnehmen an den Vorgängen, die zu den anschließenden Vorgängen mit höherem Auflösungsvermögen gehören.

Je niedriger die Ordnung der Wandlerstufe ist. desto feiner müssen ihre Quantisierstufen sein. Um also eine A/D-Umwandlung mil ausreichend hoher Genauigkeit in der unteren Wandlcrstufc zu bewirken, ist es nötig, den Vorgang der Umwandlung in den oberen Stufen und speziell in der unmittelbar vorhergehenden Stufe zu stabilisieren, indem eine Verschlechterung der Genauigkeit verhindert wird, die durch eine Gleichspannungsdrift und eine Güleabdrift der Schaltkreiskomponentcn in diesen vorhergehenden Stufen bedingt sein könnte Hin herkömmlicher, viclstufigcr A/D-Wandler benötigt folglich einen komplizierten Aufbau seiner Wandlerstufen, damit eine Gleichspannungsdrift oder eine Güteabdrift der Schaltungskomponcnten beseitigt oder korn pcnsiert wird.

!ig. 1 zeigt einen Ausschnitt, d. h. die letzte und die vorletzte Wandlerstufe, eines herkömmlichen mehrstufigen A/D-Wandlers mit hohem Auflösungsvermögen In solchen Wandlerstufcn. die in der Cig. 1 durch eine stiichpunktierte Linie A-A voneinander abgeteilt sind, kommt ein analoges Eingangssignal auf eine Hingangs klemme 1 von einer davorliegcndcn Wandlcrsuife an. wird einem A/D-Wandler 2 in der nächst höheren Stule zugeführt, in dem das F.ingangsanalogsignal in ein aus Hits zusammengesetztes Digitalsignal der höheren Stufe umgesetzt wird entsprechend groben Quantisicrschrit ten. Dieses digitale Bitsignal der höheren Stufe aus dem Wandler 2 wird einem A/D-Wandler 3 in der niederen Stufe zugeleitet, indem das Digitalsignal d

wieder in cm Aiiiiiotsipiuil /ui'ückvcrsi-i/i

d. w ι·ίι in-v

dem höheren ISildigitalsignal äqiii\alcnt ist Das rückvcrw andelte Analogsignal w ird zusammen mit dom Hingangsanalogsignal einem Subtrahicrer 4 zugeführt, in welchem ein Differenzanalogsignal zwischen diesen beiden analogen Kingangssignalen gebildet wird. Das Differenzanalogsignal vom Ausgang des Subtrahieren 4 w ird über einen Verstärker 5 auf einen A/D-Wandler 6 gegeben, wo das Differenzanalogsignal nun in ein Niedrigbit-Digitalsignal entsprechend den feinen Quantisierstufen umgewandelt wird. Die Digitalsignale der höheren und der niedrigeren Bits werden dann zusammen den Ausgangsklemmen 7 zugeführt, an denen ein Ausgangsdigitalsignal, das aus diesen beiden Signalen besteht, abgenommen w ird.

Bei dem beschriebenen Aufbau ist es nötig, in den Wandlern 2 und 3. dem Subtrahierer 4 und den Verstärker 5 Gleichspanniingsstabilisierung durchzuführen, und die Vcrstärkungs- oder Ausbeulcwcrlc dieser Sehalikoniponcnicn müssen mit äußerster Stabilität auf entsprechende vorgeschriebene Werte festgelegt sein. Andernfalls schwankt das Differcn/.analogsignal. das vom Verstärker 5 dem A/D-Wandler 6 zugeführt wird, in seinem Pegel, wodurch das Digitalsignal der unteren Bits, das vom Wandler 6 gewonnen wird, inkorrekt wird.

Um eine Genauigkeitsverminderung und eine Verschlechterung der Umwandlungsstabilität zu vermeiden, besonders der durch die Instabilität der Schaltungskomponenten bedingten Umwandlung der unteren Bits, und zum Stabilisieren der gesamten Wandlereinrichtung wurden zahlreiche Maßnahmen getroffen. Alle diese Maßnahmen führten jedoch zu koinplizierien Sehaltungsanordnungcn, die wiederum ungenügende Genauigkeit und Zuverlässigkeit zur Folge hatten. Diese Schwierigkeiten stellen sich bei verschiedenen Arten mehrstufiger A/D-Wandlereinrichtungen ein, so daß es Ziel der Hrfindung ist. diese allgemein auftretenden Schwierigkeiten bei A/D-Wandlereinrichtungen mit wenigstens zwei Wandlerstufen zu beseitigen.

Hs ist also Aufgabe der Erfindung, einen mehrstufigen A/D-Wandler zu schaffen, der eine hinreichend hohe Genauigkeit, ein hohes Auflösungsvermögen und eine hohe Stabilität zeigt, was ohne Verwendung spezieller stabiler Schaltungsbauteile mit im Vergleich zu den herkömmlichen Wandlern geringfügig kompliziertere Gestaltung möglich ist.

Diese Aufgabe wird crfindungsgemäß bei einer Analog/Digital-Wandlcrcinrichtung der eingangs genannten Art gelöst durch wenigstens einen Komparator, der ein Hingangsanalogsignal mit wenigstens einem auf den Durchschnittspegcl des Hingangsanalogsignals bezogenen Bezugspegcl vergleicht und damit ein Digitalausgangssignal aus dem Hingangsanalogsignal erzeugt.

Allgemein gesagt werden in den untersten Wandlerstulen der mehrstufigen A/D-Wandlereinrichtung, in denen das Bit der niedrigsten Ordnung, d. h. entweder das letzte oder das gerade darüberbefindiiche Bit eines Viclfachbit-Digitalsignals. das von der vorgenannten Vorrichtung zugeht, gebildet wird, die Wellenformen der analogen Eingangssignal, die in der Stufe umgewandelt werden sollen, die solche der Gauß'schen Raiischvcrtcilungskurve betrachtet bezüglich einer hinlänglich langen Dauer, verglichen mit der Probcncntnahmedaucr. in der die Eingangsanalogsignale aufgenommen werden, die gleichmäßig unterhalb und oberhalb eines Durchschnittspegels dieser Wellenforrncn vcrlcü! sind, der während der gcnannirn langen Dauer abgeleitet wurde. Gegründet auf dieser Tatsache können gemäß der Hrfindung in den Wandlerstufcn der

■ unleren Ordnungen Ausgangsdigitalsignale gebildet werden, die eine äußerst hohe Genauigkeit und Stabilität aufw eisen, indem ein Vergleich angestellt w ird zwischen dem Pegel des gerade betrachteten Eingangsanalogsignals, das umgewandelt werden soll, und dem auf dem Durchschnittspegel dieser herausgegriffenen Signalpegel basierenden Bezugspegel.

Genauer gesagt wird der aufgeführte Vergleich von Signalpcgeln zwischen dem abgegriffenen Analogeingangssignal und den Bezugssignalen, die auf dem

■ Durchschnittspegel der Analogsignale selbst basieren, derart vorgenommen, daß der Durchschnittspegel, der von dem herausgegriffenen Analogeingangssigna! gewonnen wird, unmittelbar für den genannten Vergleich

herangezogen wird, oder Wechsclkomponcnten des herausgegriflenen FÜngangsanalogsignals. die z. B. aus einer die Gleiehspannungskoniponente eliminierenden Schaltungsanordnung abgeleitet sind, der das herausgegriffene Fingangsanalogsignal zugeführt wurde, wobei ". diese dann mit Bezugspegeln verglichen werden, die auf Nullpegel basieren.

Als Folge dieses Vorgehens kann die A/D-Umwandlung in der unleren Stufe unabhängig vom Glcichspannungspegel des herausgegriffenen F.ingangsanalogsi- m gnals, das umgewandelt werden soll, durchgeführt werden, so daß dann, wenn in den voraufgehenden Stufen noch die Schwierigkeit der Glcichspannungsdrift auftritt, der Umwandlungsvorgang in der Stufe der unteren Ordnung nicht mehr von dieser Schwierigkeil in η den vorhergehenden Stufen beeinflußt wird. Darüber hinaus ist in mehrstufigen A/D-Wandlereinrichtungen, je niedriger die Ordnung der Wandlerstufe ist, umso kleiner der Pegel des umzuwandelnden Analogsignals, so daß die hohe Genauigkeit beim Vergleich der >o Signalpegcl immer schwieriger sicherzustellen ist. wie leicht eingesehen werden kann.

Bei den herkömmlichen A/D-Wandlcreinrichtungcn werden die Bezugspegcl für den Pcgclverglcich von einer externen, stabilisierten Energiequelle zugeleitet. .-> also von einer Konstantstromquelle, ohne Berücksichtigung der umzuwandelnden Analogsignale, während die Bczugspegel bei der Erfindung in Verbindung gebracht werden zu den Analogeingangssignalen selbst. Somit ist bei der Erfindung überhaupt nicht zu befürchten, daß die Genauigkeit der Umwandlung durch Instabilität der Bezugspegcl. die für den Pegelvcrglcich herangezogen werden, vermindert werden kann.

Die Erfindung wird nachfolgend anhand der Zeichnung an einigen Ausführungsbcispielcn im ein/einen r. erläutert.

F.s zeigt

Γ i g. 1 ein Blockschaltbild von einem Ausschnitt einer herkömmlichen mehrstufigen A/D-Wandlereinrichtung:

Fig. 2 bis 8 I otographicn von Schirmbildern einer Bildschirniröhre. die im ersten I all mit dem Original-Analogbildsignal gespeist wird, das umgewandelt werden soll, und in den nachfolgenden Fällen mit einigen aus den Ritdigiialbildsignalcn zurückvcrwandelten Analogbildsignalen, welche in hintctcinandcrfolgcn- 4ί den Wandlcrstulcn einer mehrstufigen A/D-Wandlcreinrichtung entnommen wurden, die cingangsseitig mit dem Original-Analogbildsignal gespeist wurde;

F i g. 9 das Blockschaltbild eines w eiteren Ausschnitts aus der F ig. 1: ■> <>

Fig. 10 das Blockschaltbild einer Ausführungsform der Wandlcrstufe der untersten Ordnung oder einer unmittelbar vorhergehenden Wandlerstufc einer mehrstufigen A/D-Wandlereinrichtung nach der Erfindung;

F i g. 11 ein Wellenformdiagramm von Signalen, die an einzelnen Stellen des Schaltbildes nach Fig. 10 entnommen sind:

Fig. 12 das Blockschaltbild des Hauptabschnitts der erfindungsgemäßen Schaltung nach Fig. 10 in verändertem Aufbau: M)

Fig. 13 eine wiederum andere Gestaltung des Schaltungsabschnitts aus F i g. 12;

Fig. 14 das Blockschaltbild einer weiteren Ausführungsform der Wandlerstufe der untersten Ordnung oder einer unmittelbar vorhergehenden Wandlerstufe: b5

Fig. 15 eine wiederum andere Ausführungsform der Wandlerstufe der untersten Ordnung oder einer unmittelbar vorhergehenden Wandlerslufe gemäß der Frfindung als Blockschaltbild;

I'ig. Ib einen Durchschnittspegeldelektor aus der Ausführimgsform gemäß Fig. 15 als Blockdiagramm;

Fig. 17 ein abermals anderes Ausführungsbeispiel der Wandlerstufc der untersten Ordnung oder einer unmittelbar vorhergehenden der erfindungsgemäßen mehrstufigen A/D-Wandlcrcinrichtung.

Bevor im einzelnen die A/D-Wandlereinrichtung nach der Frfindung erläutert wird, soll kurz das Prinzip der A/D-Umwandlung, aus der die Erfindung beruht, erklärt werden, d. h. der Grundwesenszug, wonach ein Analogsignal durch aufeinanderfolgende feingeslufte Quantisicrungsschriitc äußerst fein quantisiert wird, was für eine Digitalisierung eines Bildsignals verwendet w erden kann, um z. B. TV-Signale über sehr große Entfernungen übertragen zu können.

Um ein Bildsignal entsprechend einem Bild mil so hoher Auflösung übertragen zu können, wie es in F i g. 2 gezeigt ist, und zwar in digitaler Form mit hinreichend hohem Auflösungsvermögen, wird es nötig, das analoge Bildsignal in Digitalbildsignale umzuwandeln, die aus wenigstens acht Bits bestehen. Wenn ein TV-Bildsignal mit einer Amplitude von 1 Vp-p, das dem Standardübertragungspegel eines TV-Bildsignals entspricht, welches von einem Synchronisiersignalpcgel bis zum Weißspitzenpegel reicht, zur Digitalisierung quantisiert wird, wird der Pcgelbereich gewöhnlich für die Digitalisierung vergrößert, d. h. es wird ein dynamischer Bereich der A/D-Umwandlung über die genannte Spanne von 1 Vp-p gewählt bis z.B. 1.3 Vp-p. und dann kann das analoge Bildsignal von 1,3 Vp-p quantisiert werden durch Bezugnahme auf die aufeinanderfolgenden, fein quantisierten Stufen und z. B. in ein acht Bit-Digitalbildsignal umgewandelt werden, wobei eine Rückumwandlung der entsprechenden Bits in die äquivalenten analogen Bildsignale Bilder gemäß den F i g. 3 bis 8 ergibt. Diese Bilder der F i g. 3 bis 8 entsprechen jeweils der ersten Ordnung, d. h. dem höchsten Bit (LSB). dem Bit der zweiten Ordnung, der dritten Ordnung, der sechsten Ordnung, der siebenten Ordnung und der achten oder untersten Ordnung, d. h. dem Bit der letzten Stclle(I.SB).

Aus den Bildern wird deutlich, daß die zu den Bits der oberen Ordnungen gehörenden F i g. 3 bis 5 die I Imrisse des Originalbildcs. das in der F i g. 2 wiedergegeben ist. sehr gut erkennen lassen. Die Bilder der F i g. b bis 8. die den Bits der unteren Ordnungen zuzuordnen sind, welche nur noch geringe Veränderungen der Pegel des Bildsignals zeigen, weichen bereits erheblich vom Originalbild der F i g. 2 ab. Besonders das in der F i g. 8 abgebildete Bild, das der achten Ordnung, d. h. dem niedrigsten Bit nachgebildet ist. läßt das Ausgangsbild überhaupt nicht mehr erkennen, so daß es nahezu einem Bild entspricht, auf welchem lediglich die Gaußschc Rauschverteilungskurve abgebildet ist.

Die dem niedrigsten Bit oder auch dem Bit der unmittelbar nächsten Ordnung zugeordneten Bilder eines Mehrfachbit-Digitalbildsignais. z. B. das Bit der achten Ordnung oder der siebenten Ordnung bei einem acht Bit-Digitalbildsignal zeigt nahezu dieselbe statistische Verteilung wie ein Bild, welches digitalisiert die Gaußsche Rauschverteilungskurve wiedergibt. Mit anderen Worten, für eine bestimmte Zeitdauer, die ausreichend über der Zerlegungsperiode zum Quantisieren des Analogbildsignals liegt, welche Zcrlegungsperiode den Bildelementen entspricht, z. B. der Schreibdauer für ein gesamtes Fernsehbild, nämlich '/«. Sekunde, wird die Gesamtsumme der Zeitspannen, in welchen

das unterste Bit der Mehrfachbit-Digitalbildsignale den Pegel »1« annimmt, praktisch gleich der Gesamtsumme der Zeitspannen, in der dieses Bit den Pegel »0« hat, wie es auch für ein Digitalsignal gilt, das durch Quantisierung der Gaußschen Rauschverteilungskurve in zwei Stufen erhalten wird.

Das vorausgehend beschriebene Verhalten des niedrigwertigsten oder zweitniedrigwertigsten Bit des Mehrfachbit-Informationssignals ist nicht nur bei dem genannten Bildsignal erzielbar, sondern auch bei einem anderen Inforniaiionssignal, z. B. einem .Sprachsignal, das keine digitalisierten Daten enthält, wie sie bei Pulscodemodulation-Telefonie erhallen werden.

F ig. 9 ist ein weiteres detailliertes Blockdiagramm, das einen Teil einer herkömmlichen Mchrstufen-A/D-Wandlervorrichtung entsprechend F i g. I zeigt. In einer höheren Wandlersiufe werden dabei die Bits der sechsten und siebenten Ordnung des acht Bit-Digitalbildsignals erzeugt, während in der unteren Wandlerstufe das Bit der achten, d.h. der letzten Ordnung des Digitalbildsignals hervorgebracht wird. Diesen untersten Wandlerstufen der mehrstufigen A/D-Wandlereinrichtung nach F i g. 9 wird an einer Fingangsklemme 1 des Λ/D-Wandlers 2 in der höher liegenden Stufe, in der die Bits der sechsten und siebenten Stelle de¹· gewünschten Digitalsignals hervorgebracht werden, ein Dilferenzanalogsignal. das aus einem Eingangsanalogsignal u.'id einem äquivalenten Analogsignal gebildet wild, was von einem Atisgangsdigiialsignal in der unmittelbar davorliegenden Wandlersiufe, in der das Bit der fünften Ordnung gebildet worden ist, zugeführt wird, von der unmittelbar davorliegenden Wandlerstufe zugeleitet.

Verschiedene Beispiele von Wellenlormen der genannten Diflerenzanalogsignale sind in der oberen Zeile A der F i g. 1 dargestellt, was später noch erläutert wird. Das Dilferenzanalogsignal an der Fingangsklemme 1 wird parallel auf je eine der Eingangskleinmen von drei Komparatoren 8-1, 8-2 und 8-} gegeben, die dem A/D-Wandler 2 nebeneinander angeordnet sind. Die entsprechenden Bezugssignale. die Pegel gemäß den Quantisierstufen haben, welche zum Digitalisieren in dieser höheren Wandlerstufe benutzt werden, werden auf die jeweils zweiten Eingänge der Komparatoren geleitet und dazu als Gleichspannungspotentiale von entsprechenden Anzapfpunkten einer Widerstandskaskade Wi, /?2 und Ri abgenommen. Die Widerstandskaskade erhält eine Konstantstromzuführung aus der Konstantstromquelle 9.

Als Ergebnis des mit den Komparatoren 8-1, 8-2 und 8-J bewirkten Vergleichs zwischen den Eingangsanalogsignaien (j) und den Bezugssignaien wird ein Digitaisignal von »quadal-1 -Gestalt« abgeleitet parallel aus diesen Komparatoren und einem Codeumsetzer 10 zugeführt, wo die Umsetzung in ein Digitalsignal in Binärform erfolgt, d.h. in ein zwei Bit-Digitalsignal, wobei jedes Bit dem sechsten und siebenten Bit der gewünschten Digitalsignale entspricht, die in den Bildern der F i g. 6 und 7 wiedergegeben sind. Das Digitalsignal in Binärform wird in dem Ausgang 7 als ein Teil des gewünschten Digitalsignals zugeführt und wird einem A/D-Wandler 3 in der nachfolgenden niedrigeren Stufe zugeleitet, wo es in ein äquivalentes Analogsignal umgesetzt wird, das aus vier diskret aufeinanderfolgenden Pegelstufen besteht, wie es durch Wellenformen (b) in F i g. 1IA dargestellt ist Das Eingangsanalogsignal (a) und das äquivalente Analogsignal (b) werden einem Subtrahierer 4 zugeleitet, wodurch ein Differenzanalog-

signal zwischen diesen beiden zugeführten Analogsignalen gebildet wird, das als Wellenform (c) Fig. 1IB dargestellt ist, Das Differenzanalogsignal (V/¹ besieht aus Wellenformen, die. wie F i g. 11B zeigt, in ihren diskreten Segmenten den genannten vier Pegelstufen zugeordnet sind und die zu beiden Seiten eines Durchschnittspegels dieser Wellenformen in ausgeglichenem Zustand verteilt sind, wobei dieser Zustand wiederum annähernd angesehen werden kann wie der einer Gaußschen Verteilungskurve.

In einer herkömmlichen mehrstufigen A/D-Wandlereinrichlung wurde die früher genannte besondere Eigenart des in der untersten Wandlerstufe umzusetzenden Eingangsanalogsignals überhaupt nicht bemerkt und deshalb für den Vorgang der Umwandlung auch nicht genutzt. Somit w ird in diesen untersten Stufen bei den herkömmlichen Wandlereinrichtungen die Umwandlung praktisch in derselben Weise durchgeführt wie in den vorhergehenden höheren Stufen.

Bei der herkömmlichen Gestaltung gemäß I i g. 9 geschieht die Umwandlung in der tieferen Stufe nahezu in derselben Weise wie in der höheren Stufe. Das heißt, das Differenzanalogsignal (c), das vom Subirahierer 4 abgeleitet wird, wird einem A/D-Wandler 6 in der niedrigeren Stufe über einen Verstärker 5 zugeleitet, indem das Dilferenzanalogsignal, das eine zu geringe Amplitude für einen exakten Pegelvergleich hat, auf ■..■ine geeignete Amplitude gebracht wird. Im Wandler 6 wird das verstärkte F.ingangsanalogsignal auf eine der Eingangsklemmcn eines Komparators 12 gegeben, der auf seiner anderen Eiiigangskleinme ein Bezugssignal erhält, das von einem Abgriffpunkt einer Widerstandskaskadi.' R* und R, zugeführt wird. Diese Widerslände liegen in Reihe und werden aus einer Konstantstromquelle 11 gespeist. Das letzte Bit, nämlich das Bit der achten Ordnung des Digitalsignals der Gestalt wie Binär 1, das vom Komparator 12 abgegeben wird, wird der Ausgangsklemnie 7 zugeführt, wo es mit den Bits der sechsten und siebenten Ordnung der höher liegenden Stellen kombiniert wird.

Im A/D-Wandler 6, der in bekannter Weise angeordnet ist, wurde das Eingangsanalogsignal durch den Verstärker 5 verstärkt, der wenigstens die negativen Eigenschaften der Gleichspannungsdrift und der Verstärkungsabdrift auf das Signal überträgt, auch wenn derartig negative Einflüsse aus den vorhergehenden Wandlerstufen möglicherweise bereits eleminiert sind. Das dem Komparator 12 zugeleitete Eingangsanalogsignal, das einem Pegelvergleich unterworfen werden soll, ist möglicherweise erheblich in seinem Signalpegel verschoben, wobei eine Abhilfe oder ein Ausgleich dafür äußerst schwierig ist wegen des extrem kleinen Pegels des Differenzanalogsignals (c), das dem Verstärker 5 zugeleitet wird. Damit aber hat das letzte, nämlich das Bit der achten Ordnung des vom A/D-Wandler 6 erzeugten Digitalsignals nur eine äußerst geringe Genauigkeit und Stabilität.

Im Gegensatz dazu ist die Erfindung so geschaffen. daß eine derartig niedrige Genauigkeit und Stabilität in der mehrstufigen A/D-Wandlereinrichtung mit hoher Auflösungsempfindlichkeit vermieden werden kann, indem nämlich die besondere Eigenschaft der Umwandlung des Eingangsanalogsignals in der untersten Wandlerstufe ausgenutzt wird.

Fig. 10 zeigt die Grundgestaltung eines Hauptabschnitts einer mehrstufigen A/D-Wandlereinrichtung nach der Erfindung, und Fig. 11 zeigt entsprechende Wellenformen an verschiedenen Punkten der Schaltung

nach I-ig. K).

Wie bereits früher mit Bezug auf die Bilder der F i g. 2 bis 8 erwähnt, haben bei einem Mehrfachbitdigitalbildsignal, das z. B. aus acht Bits besteht, die äquivalenten Analogsignale, die den Digitalkomponenten der Ordinnigen unter der fünften Bitordnung entsprechen, Wellenformen, die denen der Gaußschen Verteilung ähnlich sind, und schließlich kann das Bit der achten Ordnung nahe/u als Gaußsche Rauschverteilung angesehen weiden. Aufgrund dieser Tatsache wird angenominell, daß die Wandlersiufe, in der die Bits der sechsten und siebenten Ordnung des ucht-Bitdigitalbildsign;>ls gebildet werden, links von der strichpunktierten Linie A-A in Fig. 10 angeordnet sind, während die rechts dieser Linie abgebildete Anordnung der letzten Wandiersuii'e entspricht, in der das achte Bit, also das Bit der niedrigsten Ordnung des Digitalbildsignals in der erlindungsgemäßen Weise gebildet wird.

Das der F.ingangsklemme 1 /ugeführte Analogsignal, das das Hingangssignal von der unmittelbar davorliegenden Stufe ist, hat die verschiedenen Wellenformen (u) in F ig. 1IA, die etwa gleichmäßig zu beiden Seiten des Durchsehnittspegels, betrachtet über eine hinreichend lange Zeitspanne von beispielsweise U_M Sekunde, verteilt sind, also der Bildabiastdauer eines Fernsehbildes, so daß in guter Annäherung von einer Gaußschen Verteilung gesprochen werden kann. Natürlicherweise ist die Amplitude des Analogsignals (u) kleiner als eine Qiiantisierstufe, die für A/D Umwandlung in der unmittelbar davorliegendcn Stufe verwendet wird. In der vorhergehenden Stufe, die zur Ableitung des sechsten und des siebenten Bils des digitalen Bildsignals von acht Bits dient, wird, w ie in F ig. 1IA dargestellt, das F.ingangsanalogsignai (;i) der Reihe nach quantisieri unter Bezug auf die vier Quantisierstufen. so daß es in Bits der sechsten und siebenten Ordnung des Digitalst gnals umgewandelt wird, welches Digitalsignal dem D/A-Wandler J über eine Eingangsklemme 13 zugeführt wird. Im Wandler 1 wird das zugeleitete Digitalsignal riitkverwandelt in ein äquivalentes Analogsignal. das in einer Zeitdauer geschieht, die der Entnahmeperiode gleich ist. so daß das äquivalente rückverwandelte Analogsignal gewonnen wird, das die diskreten Wellenformen (b) hat, die mit gestrichelten Linien in der Fig. UA dargestellt sind. Beide Analogsignale (a)und (b) werden dem Subtrahierer 4 zugeführt, woraus ein Differenzanalogsignal gebildet wird. Die verschiedenen Wellenformen des Differenzanalogsignals können aufgefaßt werden, wie sie durch die Wellenformen (c) in Fig. IIB dargestellt sind, nämlich als etwa geradlinig bezogen auf jede Entnahme Zeitspanne, d. h. etwa so wie die GauSscSie Verteilung, wie an früherer Stelle häufiger bereits beschrieben. Die Leistungskomponente des Differenzanalogsignals ist gleich dem Nullpegel im Falie einer Quantisierung, die auf dem Mittelpegel einer jeden Quantisierstufe basiert, die für das Digitalisieren in der Wandlerstufe benutzt wird, versehen mit dem Differenzanalogsignal als ein umzuwandelndes Eingangssignal, während die genannte Gleichstromkomponente einem Pegel von der Hälfte der Quantisierstufe gleich ist im Falle einer Quantisierung, die auf dem jeweils niedrigsten Pegel einer jeden Quantisierstufe basiert

Das Differenzanalogsignal (c) der Wellenformen. die in F i g. 11B gezeigt sind, wird vom Subtrahierer 4 durch den Verstärker 5 einem Filterkreis zugeführt, der aus einem Reihenkondensator G und einem Parallelwiderstand R_b besteht, so daß R eine geeignete Zeitkonstante besitzt, um die G eiehstromkomponente aus dem zugefühlten Differenzanalogsignal auszuscheiden. Somit besitzt das Differenzanalogsignal, das aus dem Filterkreis kommt und der einen Eingangsklemme des !Comparators 14 zugeführt wird, dessen zweite Eingangsklemme geerdet ist, d. h. auf Nullpegel liegt, einen Durchschnittspegel, der gleich dem Nullpegel ist, wie es die Wellenformen (d) in Fig. HC zeigen.

Das Differenzanalogsignal (d)mit dem Durchschnittspegel Null wird durch Vergleich seines Pegels mit dem Bezugspegel von Null digitalisiert, so daß es in Ausgangsdigitalsignale fender Binärgröße 1 umgewandelt wird (siehe Fig. 1 IC), die dem achten Bit, nämlich dem Bit der letzten Ordnung des gewünschten Digitalbildsignals aus acht Bits entsprechen.

Auch wenn also die Wandler 2 und 3, der Subtrahicrcr 4 und der Verstärker 5 und außerdem die Eingangsanalogsignale, die in den vorherigen Stufen umgewandelt wurden, Gleichspannungsdrift enthalten, ist das Bit der letzten Ordnung des Digitalsignals, das in der erfindungsgemäßen Weise erzeugt wurde, in keiner Weise durch diese Spannungsdrifts. die in den vorherigen Wandlerstufen auftreten, beeinflußt, so daß das Ausgangsdigitalsignal mit einer äußerst hohen Genauigkeit und Stabilität von der Ausgangsklemme 15 in überaus einfacher Weise abgenommen werden kann.

I ig. 12 zeigt eine weitere Grundgestaltung eines Hauptabschnitts dor mehrstufigen A/D-Wandlereinrichtung nach der Erfindung. Das von der davorliegenden Wandlerstufe kommende Differenzanalogsignal^. in der die Bits der sechsten und siebenten Ordnung des gewünschten Dig'talbildsignals in gleicher Weise erzeugt werden, wie in Verbindung mit Fig. 10 beschrieben, wird eine Eingangsklcmmc 16 zugeführt. Das Differenzanalogsignal an der Eingangsklemme 16 wird auf eine djr Eingänge eines Komparator 14 und außerdem auf einen Durchschnittspegeldetektor gegeben, der aus einem Widerstand R₁ und einem Kondensator O besteht, die hintereinandergeschaltet sind und mit einem Ende an Masse liegen, so daß der Durchschnittspegcl des zugeführten Difierenzanalogsignals am Verbindungspunkt des Widerstands mit dem Kondensator abgenommen werden kann. Der an diesem Verbindungspunkt abgenommene Durchschnittspegel wird über einen Gleichspannungsverstärker 17 auf den zweiten Eingang des Komparator 17 als Bezugssignal für den Pegelvergleich mit dem Differenzanalogsignal gegeben, womit das achte oder das Bit der letzten Ordnung des Digitalsignals in Binär-1-Form am Ausgang 15 als Ergebnis des Pegelvergleichs erhalten wird.

Die vorn Widerstand /v? und dem Kondensator ("_· m ihrer Reihenschaltung als Durchschnittspegeldetekior gebildete Zeitkonstante wie auch die der Schaltung aus Ci und R₀ in Fig. 10 ist so zu wählen, daß der Durchschnittspegel des zugeführten Differenzanalogsignals (c) über eine hinreichend lange Zeitspanne gewonnen werden kann, z. B. über ¹A₁₀ Sekunde, was der Bildabtastzeit eines Fernsehbildes entspricht.

Bei der Schaltungsanordnung gemäß Fig. 12 kann der Bezugspegel für den Pegelvergleich unmittelbar der Schwankung des Durchschnittspegels des Differenzanalogsignals folgen, das der einen Eingangsklemme des Komparator 14 zugeleitet wird. Auch wenn also der Gleichspannungspegel des zugeführten Differenzanalogsignals sich verschiebt oder aufgrund eines in die Eingangsklemme des Komparator 14 gelangenden Stroms sich verändert, was durch die niedrige

Eingangsimpedanz des Komparators 14 begründet sein kann, läßt sich diese Gleichbpannungspegelverschiebung oder Schwankung vollständig eliminieren, da der Bezugspegel für den Vergleich diesen Verschiebungen oder Schwankungen folgt, worin ein Unterschied zur Schaltung nach Fig. 10 liegt. Um diese Eliminierung der Glcichspannungspegelverschiebung oder Schwankung hinreichend erzielen zu können, wird der gewonnene Durchschnittspegel als Bezugsgröße für den Pegelvergleich der anderen Eingangskleinme des Komparators 14 über den Gleichspannungsverstärker 17 eingegeben, der eine äußerst niedrige Ausgangsimpedanz und einen Verstärkungsfaktor von 1 besitzt.

Die Fig. 13 und 14 zeigen weitere Ausführungsformen der Erfindung, in denen das unterste Bit eines Mehrfachbit-Digitalsignals von Binärcode gewonnen werden kann, während das Einfachbit-Digitalsignal in Binär-1-Gestalt beiden Schaltungen gemäß den Fig. 10 und 12 gewonnen wird, die jeweils den Fig. 13 und 14 entsprechen.

Bei der Schaltung nach Fig. 13 wird das an der Eingangsklemme 16 ankommende Differenzanalogsignal (c) über den Verstärker 5 und eine Filterschaltung aus Kondensator G und Widerstand R_b auf eine der Lingangsklemmen der drei Komparatoren 20 _i, 20_2 und 20-3 gegeben, die zueinander parallel liegen. Die Bezugspegelsignalc, die von hintereinander liegenden Anschlußpunkten einer Reihenschaltung einer Konstantstromquelle 21 und Widerständen Rn und R* zum Massepunkt abgeleitet werden, werden an die jeweils andere F.ingangsklemme der Komparatoren 20.. ι, 20-2 und 20 j geführt. Der Widerstand R₁, im l'iltcrkreis ist mit seinem zweiten Ende mit der zweiten F.ingangsklemme des Komparators 20-2 verbunden, auf den der mittlere Bezugspcgel gegeben wild, so daß der Durchschnittspegcl des zugeführten Diffcrcn/.analogsignais. mit dem ein Pcgclvcrgleich vorgenommen werden soll, an den minieren Bczugspcgel angeklammert ist. So kann von diesen drei Komparatoren 20 ι. 20 : und 20 -) ein Mehrfachbit Digilalsignal von quadal-I -GoHaIt abgeleitet werden. Diese·- Signal wird in eines von Binär-2-Gesialt durch einen gewöhnlichen t'ode-Wandlcr 22 umgewandelt, und das umgewandelte Digilalsignal wird dann von den Ausgangsklemmen 23 abgenommen. Das Ausgangssignal des mittleren Komparators 20-2 wird unmittelbar von einer Ausgangs· klemme 18 abgenommen und für eine automatische Veistarkungsstcucrung der Wandler in vorangehenden Verstärkungsstufen benutzt, wie später noch erklärt wird. Außerdem kann eines der Ausgangssigtutlc der drei Komparatoren als Ausgleichs- oder (Jberiragssignal zur Korrektur von Wandlcrfchlein in den vorhergehenden Wandlerstufen benutzt werden, welche Fehler durch Gleichspannungsdrifl oder Vcistärkungsdrifl der Schaltkreiskomponcntcn in diesen Slulcn hervorgerufen sein können, womit Jic Genauigkeit und Zuverlässigkeit auch dieser Wandlerstufen verbessert wurden.

Andererseits wird in der Schaltung nach Fig. 14 das Diifeienzanalogsignal (c) an der Eingangsklcmme Ib unmittelbar auf entsprechende Eingänge mehrerer Komparatoren 30 i.30 ......30 „gegeben wie auch auf den Durchschnittsdeleklor. der aus der Reihenschaltung des Widerslandes Ri und des Kondensators ('.> besieht, welch lct/leror an Masse angeschlossen ist. wie es auch bereits in der lip. 12 der Fall war. Der vom Verbindunpspunkl /wischen W,- und C₂ abnehmbare Durchschniilspcpel wird über einen Glcichspannungspegelschieber 32 einem Gleichspannungsverstärker 33 zugeleiiei. Die zum Pegelvergleich erzeugten entsprechenden Bezugspegel an den aufeinanderfolgenden Verbindungspunkten der Reihenschaltung einer Konstantstromquelle 31 und einer Anzahl von Widerständen Am -1. Rto-2. ■-, Äio-n-i, mit dem Ausgang des Gleichspannungsverstärkers 33 werden an die zweiten Eingänge der Komparatoren 30-1, ..„ 30_„ geführt. Die entsprechenden Bezugspegel basieren auf dem Durchschnittspegel des zugeführten Differenzanalogsignals, so daß sie Schwankungen im Gleichspannungspegel dieses zugeführten Differenzanalogsignals folgen. Es kann von dieser Anzahl von Komparatoren 30 _,, 30 _ 2, .. ,30..„ein Mehrfachbit-Digitalsignal von n-fach-1-Gestall gewonnen werden. Dieses Mehrfachbit-Digitalsignal von /i-fach-1-Gestalt wird umgewandelt in ein solches von binärer Iog2/J-Gestalt durch einen n-fachaufbinär Code-Wandler 34, und das umgewandelte Digitalsignal kann dort von den Ausgangsklemmen 35 abgenommen werden.

Die oben erwähnte Zuführung eines Durchschnittspcgels, der mit einem Durchschnittspegeldetektor ermitteil wurde, weicher aus dem Widerstand /?? und dem Kondensator C2 bestand, durch den Gleichspannungspegclschieber Γ2 wird zum Zwecke der Positionierung des Durchschnittspegcls des zugeführten Diffcrenzanalogsignals auf den Mittelpunkt des dynamischen Bereichs des A/D-Wandlers, der aus der Anzahl von

Komparatoren 30-, 30..,, besteht, durchgeführt,

indem der Durchschnittspegel relativ durch einen angepaßten Wert verschoben wird, der dem Pegelunterschicd entspricht, welcher durch Zuführen des Durchschnittspcgcls zum unteren Ende der Widerstandskette

aus den Widerständen K_1n - „ . 1. Rw - 1 bedingt ist,

welcher dazu dient, den genannten dynamischen Bereich abzugleichen.

Fig. 15 zeigt eine weitere Ausführungsform der Erfindung, wobei die Pcgclsignale für den Pegclveigleich. der durch den A/D-Wandler in der untersten Stufe durchgeführt wird, die aus einer Vielzahl von Komparatoren in Paiallclanordnung ahnlich wie bei Fig. 14 besteht, durch eine Art Rückkopplung gebildet u erden.

Das F.ingangsanalogsignal. das in der tieferen Stufe umgewandelt werden soll, ist das sich ergebende Diffcrcnzanalopsignal aus den aufeinanderfolgenden Pcgclverglcichen in den vorhergehenden höheren Stufen für jede Abgiiffs/eitspanne des abgegriffenen I ingangsanalogsignals. so daß stachclähnlichc Verzerringen an den Kanten 711 beiden Seiten der Wellcnfornicn des F.ingangsanalogsignals in der tieferen Wandlcrsiufe bei jeder Ablastpcriode entstehen können. Wenn also das Kingangsanalogsignal periodisch mit solchen Stachclvcrzerrungcn behaftet ist. führt ein Dureh- > sdinittspcgcldctcktor mit einer ("R-Zcitkonstantcn. wie er in der Fig. 12 und 14 dargestellt ist. dazu, daß der von ihm erhaltene Durchschnittspegcl Fehler aufgrund dieser Stachelvcrzcrrungen enthält. In der Schaltung nach Fi g. 15 weist zur Vermeidung dieses Pegclfchlers und für die Gewinnung eines korrekten Durchschnittspegels der A/D-Wandler in der tieferen Wandlerstufc eine Vielzahl verklinkter Komparatoren (ratchet

comparators)30'. ι,30'_ 2 30'-,, _ 1, auf, die durch eit

Klinksignal gesteuert werden, das periodisch von einet Fingangsklcmmc 38 in Beziehung zur Abtast- odei l.nlnahmcpcriodc zugeführt wird, damit die jeweiliger Ausgangspegel der verklinkten Komparatoren au' ihrem Wert gehallen werden, auch wenn das Fingaups

differcnzanalogsignal. das diesen Komparatoren zugeführt wird, sich in seinem Pegel ändert, wenn der Pegel des Klinksignals, das diesen Komparaloren zugeleitet wird, hoch ist, d. h. »1«. Damit lassen sich die periodisch auftretenden Stachelverzen-ungen vollständig unterdrücken, so daß der korrekte Pegelvergleich durchgeführt werden kann, bezogen auf das Eingangsdifferenzanalogsignal. das umgewandelt werden soll.

Das vom Komparator 3O'-„ der in der Mitte der Komparatoranordnung der parallel angeordneten Komparatoren gewonnene Ausgangssignal wird auf einen Durchschnitlspegeldetektor 36 gegeben. Der Durchschniltspegel, der vom Detektor 36 abgegeben wird, wird an das unterste Ende der Widerstandskette /?io_ i. .-- Rw-n- i. geleitet, an dessen oberen Ende sich die Konstantstroniquelle 31 in gleicher Weise befindet wie in der Fig. 14, wobei die Zuleitung an das untere Ende über einen Gleichspannungsverstärker 37 erfolgt, so daß der Umwandlungsfehler, der durch die Stachelverzerrungen hervorgerufen wird, beseitigt wird, indem ein exakter Pcgelvergleich ermöglicht wird durch Bezug auf den korrekten Bezugspegel, der auf dem korrekten Durchschnhtspegel basiert. Im Gegensatz zu der Schaltung nach Fig. 14 wird hier kein Gleichspannungspegelschieber 32 benötigt, da hier die Rückkopplung angewendet wird.

Fig. Ib zeigt ein Beispiel des Durchschnittspegeldetektors 36 für die Schaltung in Fig. 15. dessen ermitteltes Ausgangssignal dem Nullpegel entspricht für den Fall, daß die jeweiligen Wahrscheinlichkeiten gleich sind, wodurch der Ausgangspegel des mittleren Kornparators W , den Wert »1« bzw. den Wert »0« einnimmt.

In der Schaltung des Durchschnittspegeldetektors nach F i g. 16 wird das vom Komparator 30' _, an einer Fjngangsklemmc 40 /ugeführte Ausgangssignal einem ODKR-NOR-Kreis 4) zugeführt, der ein gewöhnlicher integrierter Schaltkreis ist z. B. von der Type MCIO 101 der Firma Motorola Inc.. und in dem zwei Arien von Ausgangsdigiialsignalcn an zwei Arten von Ausgangsklemmen erzeugt werden können, die die entgegengesetzt gleichen zu den Fingangsdigitalsignalcn sind, so dall »1« und »0« an den Ausgangsklemmen miteinander vertauscht werden können in Abhängigkeit von »1« oder »0« lies Fingangsdigitalsignals. Diese Ausgangsdigitalsignale des ODF.K-NOR-Gattcr-Schaltkrcises 41 werden aul entsprechende Eingangsklcmmcn eines Operationsverstärkers 42 geleitet, der als eine Art extrem stabiler Differenlialvcrstärker wirkt, so dall damit ein Differenzsignal zwischen zwei Eingangsdigilalsigiiiilen ;ils ein Ausgang vorliegt, dessen Polarität sich umkehrt in Abhängigkeil von dem Austausch von »1« und »On der Fingangsdigitalsignalc. Das genannte Differenzsignal wird einem integrierten Schaltkreis zugeführt, der aus einem Widersland /Λ ι und einem Kondensator (Ί bestell!, wodurch man einen Durchschnittswert in Bezug auf die Zeit der z.ugeführten Digilahignale erhält, der einen Wert annimmt, welcher dem Nullpegel entsprich!, wenn die Verteilung von »1« und »0« im Fingangsdigitalsignal an der Eingangsklcm- ^h(| nie 40 ausgeglichen ist.

Das genannte Verfahren zur Frmitllung der Durchschnitte der Digiialsignale ist völlig unterschiedlich /u dem der Frmiltltmg der Durchschnitte von Analogsignale». w;is an früherer Stelle in Verbindung mit den < >^r> Schaltungen der Fig. 12 und 14 beschiieben wurde. In Anbelrachi der Tatsache jedoch, dall der Mittelwert über die /eil der jeweiligen Signale annähernd mil der Durchsch-äittswahrscheinlichkeit der Verteilung der jeweiligen Signale zusammenfällt, kann man annehmen, daß diese Verfahren zur Ermittlung des Durchschnitts gleich dein sogenannten »Ergode-theorem« sind. Folglich können das Verfahren zur Ermittlung des Durchschnitts gemäß Schaltung nach F i g. 15 und die Verfahren gemäß den Schaltungen nach den Fig. 12 und 14 als im wesentlichen gleich betrachtet werden.

In der Schaltung der F i g. 15 wird das Ausgangssignal eines der Komparatoren unmittelbar als Eingangssignal verwendet, das dem Durchschnittspegeldelektor zugeleitet wird, während die höchste Stelle MSB d. h. drs Bit der höchsten Ordnung des Binär-Code-Signals, das vom Code-Wandler 34 abgegeben wird, dem die entsprechenden Ausgangssignale der Anfall von Komparatoren zugeführt werden, als Eingangssignal verwendet werden kann, das dem Durchschnittspegeldetektor 36 zugeleitet wird.

In den Ausführungsformen der Erfindung nach den Fig. 14 und 15 wird der Durchschniltspegel des Eingangssignals, das in der untersten Wandlerstufe umgewandelt werden soll, in der Mitte des dynamischen Bereichs des A/D-Wandlers in der untersten Stufe angesiedelt. Der dynamische Bereich des A/D-Wandlers kann gemäß dem Vorgehen der A/D-Umwandlung asymmetrisch angeordnet sein in Bezug zum Durchschnittspegel des Eingangsanalogsignals, das durch den genannten Wandler umgewandelt werden soll.

Die genannte asymmetrische Anordnung des dynamischen Bereichs kann mil Hilfe einer Veränderung der Pcgelverschiebungsgröße erzielt werden, was mit dem Gleichspannungspegelschiebcr 32 bewirkt wird, der eine Gestaltung hat, wie es die Fig. 14 zeigt, oder indem das Ausgangssignal des Komparators der passenden

Ordnung aus der Anzahl der Komparatoren 30'_i

30'_„ zugeführt wird, das dem dynamischen Bereich entspricht, und zwar im Anschluß an den Durchschnittspegeldctektor 36. der in der Schaltung der Fig. 15 enthalten ist. F.s versieht sich außerdem, daß die genannte asymmetrische Anordnung des dynamischen Bereichs auch dadurch erreicht werden kann, daß der Durchschnittspegel, den der Detektor 36 ermittelt, durch einen Gleichspannungsschiebcr zum unteren

Ende der Widcrstandskaskadc /?m_ ι Ru, „_ ι, die

in der Schaltung der Fig. 15 dargestellt ist. zugeführt werden kann.

Die A/D-Uniwnndlung von hohem Auflöscvcrniögcn. die mit der mehrstufigen Wandlcreinrichlung nach der Erfindung durchgeführt werden kann, kann bezüglich Genauigkeit und Stabilität noch beträchtlich verbessert werden, wie nachfolgend dargelegt wird.

Wenn beispielsweise in der Schaltung nach F ig. 10 die Umwandlungsgüte des D/A-Wandlers 3 für die Riickvcrwandlung des Ausgangsdigitalsignals der Bits der sechsten und siebenten Ordnung, das mis der unmittelbar davorlicgctiden Stufe stammt, in das äquivalente Analogsignal nicht angemessen ist und damit der günstige l'egelausgleich nicht er/ielbar isl zwischen dem Eingangsanalogsignal (a)iür die unmittelbar vorhergehende Stufe und dem genannten rückverwandclten äquivalenten Analogsignal (b). welche beide dem Subtrahicrcr 4 zugeführt werden sollen, dann wird das Differcnzanalogsignal fi·) am Ausgang des Suhirahiercrs 4 aufgrund dieses schlechten Ausgleichs im Pegel ungenau oder fehlerhaft. Für diesen lall also, wenn die Umwandlungsgütc des D/A-Wandlers I nicht angemessen ist, ändert sich der Ausgangssignalpej/el des D/A-Wandlcrs 3. der aufgrund eines qiianlisiertcn

Pegels von der ersten Stufe erhalten wird, welcher durch eine ausgezogene Linie in F i g. 11A dargestellt ist in Bezug zum Nullpegel, welcher vom Eingangsanalogsignal (a) abgeleitet ist, überhaupt nicht, während die Ausgangssignalpegel, die abhängig von quantisierten Pegeln der zweiten Stufe und der nachfolgenden gebildet sind, aufgrund des mangelnden Ausgleichs sich ändern. Wenn die Umwandlungsgüte (gain) des Wandlers 3 den geeigneten Wert übersteigt, so erhält man das rückgewandelte äquivalente Analogsignal mit den verschieden verschobenen Pegeln, wie es in gestrichelten Linien (b')'m der Fig. HA dargestellt ist. Folglich besitzt auch das Differenzanalogsignal, das aus dem Subtrahierer 4 kommt, unterschiedlich verschobene Pegel, was mit gestrichelten Linien (c') in F i g. 11B dargestellt ist

Daraus folgt, die Pegelverschiebung des umzuwandelnden Differenzanalogsignals (c), die in Abhängigkeit zum quantisierten Signalpegel des Eingangsanalogsignals ^,/entsteht wegen der ungeeigneten Wandlergüte des D/A-Wandlers 3, erzeugt darüber hinaus die Wechselkoniponenten des Differenzanalogsignals mit den verschobenen Pegeln, wie sie in Fig. 1IC mit gestrichelten Linien (c) dargestellt sind, die dem Komparator 14 zugeleitet werden in Abhängigkeit von der Beziehung zwischen der Zeitdauer, wahrend der die Pegelverschiebung hervorgerufen wird, nämlich solange die Amplitude des Eingangsanalogsignals (n) sich ändert, und der Zeitkonstanten des Fiherkreises aus Reihenkondensator G und Parallelwiderstand R_h.

Gemäß der oben genannten Pegeivcrschiebung der Wechselkomponente des umzuwandelnden Differenzanalogsignals (J') tritt an die Stelle des vom Komparator 14 abzugebenden Ausgangsdigitalsignals (Vj ein fehlerhaftes Ausgangsdigitalsignal (e), wie es in Fig. IIC schraffiert dargestellt isl. Somit kann, begründet durch die IInstabilität der Wandlergüte des. D/A-Wandlers i und weiter tue Güle oder die Cilcichspannungsdrift anderer Schaltkreiskomponenten, ein Umwandliingsfehlei" wenigstens im Bit der untersten Ordnung des Ausgangsdigitalsignals auftreten.

Fig. 17 zeigt ein weiteres Aiisführungsbcispiel der Erfindung, durch welches der Umwandlungsfehler vermieden werden kann, der durch nicht angemessene Wandlergiite des D/A-Wandlers und Unstabilität der Güte oder des Gleichspannungspegels in einzelnen Schaltkreiskomponenten aufzutreten droht. Das Eingangsanalogsignal f.jjan der F.ingangsklemme 1 und das Digitalsignal, an der Eingangsklemme 13 von der davorliegenden Stufe zugeführt wird, werden genau so verarbeitet wie bei der Schaltung nach Fig. 10, so dall ein Ausgangsdigitalsignal (c) für das Bit der letzten Stelle an der Ausgangsklemme 15 entsteht. Außerdem wird das Eingangsanalogsign,il (α) auf den einen Eingang eines Komparator»; 50 direkt gegeben und auf den anderen Eingang des !Comparators 50 über einen integrierten Schaltkreis, tier z. B. aus einem Reihenwiderstand R\2 und einem Parallclkondcnsator Cj gebildet wird und eine geeignete Zeitkonstante hat, so daß durch Glättung der Durchschnittspegel des Eingangsaniilogsignalsf.i/erzeugt wird. Im Komparator 50 werden die aufeinanderfolgenden Pegel lies Eingangsanalogsignals (u) mit dem so gewonnenen Durchschnittspegcl verglichen, womit bestimmt wird, auf welcher Seile des Durchschnittspegels tlie Pegel des Eingangsanalogsignals (;i) sich nacheinander befinden. Die positiven Ausgangssignale und die negativen Ausgangssigiiiile, tue getrennt voneinander aus dem Komparator 50 kommen, werden dann auf entsprechende Eingangsklemmen von UND-Gliedern 51 und 52 gegeben, während das erwähnte fehlerhafte Ausgangsdigitalsignal (e'), das von dein gewöhnlichen Komparator 14 stammt, auf die beiden anderen Eingänge der UND-Glieder 51 und 52 geleitet wird. In diesen UND-Gliedern 51 und 52 tasten die aufeinanderfolgenden Rechteckwellen des fehlerbehafteten Ausgangsdigitalsignals (e') jeweils die positiven und negativen

ίο Ausgangssignale aus dem Komparator 50. Die getasteten Ausgangssignale dieser UND-Glieder 51 und 52 werden durch integrierte Schaltungen geglättet, die aus Widerständen An bzw. Rn und Kondensatoren Cs bzw. Cb bestehen mit hinreichend großer Zeitkonstante, so daß zwei Dreispannungen erhalten werden, die proportional sind zu den entsprechenden Summen der Zeitspannen, in denen die Rechleckwellen der fehlerhaften Ausgangsdigitalsignale (e')»\« sind für die Fäile, dall die aufeinanderfolgenden Pegel des Eingangsanalogsi·

Ji) grials (ä)überb/w. inner dem Diirchschriitispegel liegen. Diese zwei Gleichspannungen weiden jeweils auf eine der Eingangsklemmen des Differenlialversiärkers 5J gegeben, so daß dort zwischen den beiden Eingängen die Differenzgleichspanniing ansteht. Die Dilferenz-

_>5 üleichspannung, die vom Differentialverstärker 53 abgenommen wird, wird aiii'den genannt·.¹.'! D/A-Wandler 3 zurückgeführt, womit die Umwandlungsgüte des Wandlers 3 auf den angemessenen vorgeschriebenen Wert ausgesteuert wird. Als Folge dieser Rückkopplungsstcucrting der Uinwandlungsgüte in der Weise, daß die Summen der Zeitspannen einander gleich sind, wird das Dilfercnzanalogsignal (J'), das umgewandelt werden soll, zwangsweise zu beiden Seiten des Durchschnittspegels gleich verteilt, so daß der genannte

y> Fehler in der Umwandlung beseitigt ist unabhängig von der Pegelverscliiebiing irgendeines der Analogsignale, tlie dem Subtraliierer 4 zugeführt werden.

Um die beschriebene Verbesserung auch in der anderen Gangschaltung nach F i g. I 3 vorzunehmen,

4i) kann der Komparator 20 j. der in der Mitte der Komparatorparallelanordnung sich befindet, sowohl als gewöhnlicher Pegclkomparator für die Umwandlung als auch im Sinne des Komparalors 50 verwendet werden für die Riickkopplungssteuerung der Umwandlungsgüte, indem das vom Komparator 20 _. abgenommene Ausgangssignal zusätzlich von einer Airsgangsklenime 18 abgenommen und zur Steuerung der Umwandlungsgiite des Wandlers 3 benutzt wird. Es verstellt sich, daß auch ein zusätzlicher Komparator ausschließlich für diese Rückkopplungssteiieruiig in die Schaltung der F i g. 13 eingefügt werden kann.

Der .Schaltungsaufbau tier untersten Wandlerstule isl nicht auf die beschriebenen Ausführungsformen beschränkt sondern kann Abwandlungen erfahren, solange er in der Lage isl festzustellen, auf welcher Seile des Durchschnittspegels das Eingangsanalogsignal, das umgewandelt werden soll, in der untersten Wandlerstufe liegt. Außerdem kann der A/D-Wandler 2 in der Schaltung der F i g. 1 als vollständige mehrstufige

M) A/D-Wandlereinrichlung üblicher Art betrachtet werden, während der Abschnitt rechts von der strichpunktierten Linie A-A als zusätzliche Einrichtung nach den Merkmalen der Erfindung beschallen ist, die z. 13. gemäß der Schaltung der Fig. 10 ausgebildet sein kann,

b5 welcher dann das Eingangsanalogsignal, das auch der üblichen mehrstufigen Wandlcrcinrichtung zugeführt wird, und das aus dieser gewonnene Ausgangsdigitalsignal als Signale zu ilen Eingängen I und 13 zugeführt

werden, gleichgültig wie die Wandlcreinrichtung der höheren Stufen gestaltet ist. Wenn außerdem die Rückkopplungssteuerung der Wandlergüte für den D/A-Wandler in Fig. 17 an der herkömmlichen Wandlereinrichtung mit geringerer Stabilität der Wandlergüte angewendet wird, ist es möglich, auch dabei ein Gesamtdigitalsignal mit hoher Genauigkeit zu erzeugen.

Aufgrund der genannten Veränderung kann eine gewöhnliche vorgefertigte mehrstufige A/D-Wandlereinrichtung überaus leicht in eine solche mit höherem Auflösungsvermögen und äußerst hoher Genauigkeit und Stabilität verwandelt werden. Bei der genannten Abwandlungsform wird außerdem nicht das Differenziinalogsignal, das in der Stufe der untersten Ordnung der vorgefertigten Einrichtung umgewandelt wird, als Signal benützt, das der Eingangsklemme 1 der zusätzlichen Einrichtung im Gegensatz zur Schaltung nach F i g. 10 zugeführt wird, sondern das Ausgangsanalogsignal, das umgewandelt werden soll, wird der .'» Kingangsklemme 1 in Fig. 10 zugeleitet, und dann wird das Differenzanalogsignal /wischen dem Ausgangsanalugsignal und dem äquivalenten Analogsignal, welches von dem Gesamtausgangsanalogsignal, das aus der xorgelertigten Vorrichtung stammt, riickgewandelt ->"> wurde, umgewandelt zu den zusätzlichen Bits des Ausgangsdigitalsignah, indem es auf den Durchschnittspegel des Differenzanalogsignals selbst bezogen wird. Auch wenn also Umwandlungsfehler durch die vorgefertigte Einrichtung bedingt sind aufgrund von Gleichspannungsoder Gütedrift in irgend welchen Wandierstufen, können solche Umwandlungsfehler insgesamt in der zusätzlichen Einrichtung nach der Erfindung korrigiert werden, so daß ein genaue;. Ausgangsdigitalsignal mit hohem Auflösungsvermögen erhalten wird.

Aus obigen Erläuterungen wird deutlich, daß mit der Erfindung eine A/D-Wandlereinrichtung geschaffen wird mit hohem Auflösungsvermögen, was möglich wird durch Quantisieren eines Analogsignals in feiner Unterteilung, um es dann in ein Vielfachbit-Digitalsignal umzusetzen, wobei eine starke Vereinfachung in der Schaltung und folglich eine Erleichterung in der Herstellung im Gegensatz zu herkömmlichen Einrichtungen erzielt wird, und darüber hinaus läßt sich dus Auflösungsvermögen durch äußerst einfache Mittel noch verbessern, indem weitere Wandlerstufen mit äußerst einfachem Schaltungsaufbau im Vergleich /u herkömmlichon Wandlerstufen angefügt werden, in denen komplizierte Schaltungen aus sehr st ibilcn Schaltungsbauteilen besonders für die untersten Wandlerstufen benötigt wurden.

Hierzu 9 Blatt Zeichnungen

Claims

Patentansprüche:

1. Analog-Digital-Wandlereinrichtung mit mehreren A/D-Wandlerstufen in Kaskadenanordnung, in welchen ein Analog-Eingangssignal das keine digitalisierten Daten enthält in ein Digitalsignal aus mehreren Bits umgewandelt wird, wobei die Wandlerstufe der untersten Ordnung gekennzeichnet ist durch wenigstens einen Komparator, der ein Eingangsanalogsignal mit wenigstens einem auf den Durchschnittspegel des Eingangsanalogsignales bezogenen Bezugspegel vergleicht und damit ein Digitalausgangssignal aus dem Eingangsanalogsignal erzeugt.

2. A/D-Wandlereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der wenigstens eine Komparator unterscheidet, ob der Pegel des Eingangssignals über oder unter dem Durchschnittspegel gelegen ist.

J. A/D-Wandlereinrichtung nach Anspruch !, dadurch gekennzeichnet, daß die unterste Wandlerstufe einen Filterkreis enthält, der aus einem Reihenkondensator und einem Parallelwiderstand besteht zur Beseitigung einer Gleichspannungskomponente im Eingangsanalogsignal, wodurch das von der Gleichspannungskomponente gereinigte Eingangssignal verglichen wird mit dem Bezugspegel bezogen auf Nullpegel als der Durchschnittspegel des Eingangssignals in dem Komparator.

4. Einrichtung nuch Anspruch 1, gekennzeichnet durch einen Durchschnittspegeldetektor in der untersten Wandlerstufe, der aus einer Reihenschaltung eines Widerstände;, und eines an Masse geführten Kondensators besteht /um Ermitteln des Durchschnittspegels des Eingangsanalogsignals, wobei der Durchschnittspegcl abgeleitet wird von einem Verbindungspunkt der Reihenschaltung zur Bildung des Bezugspegels.

5. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß das untere Ende des Parallelwiderstandes im Filterkreis an Masse liegt.

6. Einrichtung nach Anspruch 3, gekennzeichnet durch eine Widerstandskette in der untersten Wandlcrstufc aus einer Vielzahl von zwischen einer Konstantslromquelle und Masse in Reihe liegenden Widerstünden, wobei ein Verbindungspunkt der Widerstünde mit dem unteren Anschlußpunkt des Parallelwiderstandes im Filterkreis verbunden ist, wahrend die Vielzahl von Komparatoren mit den von den Verbindungspunkten der Widerstandskette abgenommenen Bezugspegeln gespeist wird, wahrend für die Umwandlung der einzelnen Ausgangssignale der Komparatoren in ein binär codiertes Digitalsignal ein Code-Wandler vorgesehen ist.

7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Anschlußpunkt der Widerstandskette praktisch in der Mitte der Kette liegt.

8. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß eine Widerstandskette aus mehreren Widersländen in Reihe mit einer Konstanistromquclle liegt und die Bezugspegel für die Komparatoren an den einzelnen Verbindungspunkten der Widerstände der Widersiandskctte abgenommen werden und daß ein Gleichspannungspcgelschieber /.wischen den Verbindungspunkt des Reihenwiderstandes und des an Masse liegenden Kondensaiors im Diirchschnitispcgcldctektor und den untersten Punkt der Widerstandskette geschaltet ist und da/u dient, den von dem Verbindungspunkt der Reihenschaltung aus Widerstand und an Masse liegendem Kondensator abgenommenen Durchschnittspegel auf einen Pegelwert zu "erschieben, der einem der Bezugspegel entspricht, die von den einzelnen Verbindungspunkten der Widerstandskette abgenommen werden, und daß ein Code-Wandler zur Umwandlung der einzelnen Ausgangssignale der Komparatoren in ein binär codiertes Digitalsignal vorgesehen ist.

9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß derjenige Bezugspegel, der dem Pegel entspricht, auf den der Durchschnittspegel verschoben wurde, im wesentlichen der mittlere Wert der Anzahl von Bezugspegeln ist.

10. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die unterste Wandlersiufe eine Widerstandskjtte enthält, die mit einer Konstantstromquelle in Reihe liegt und von deren Widerstandverbindungspunkten ßezugspegel an die Vielzahl von Komparatoren abgegeben werden, daß ein Durchschnittspegeldetektor zwischen eine Ausgangsklenime eines der Komparatoren und den untersten Punkt der Widerstandskette geschaltet ist zum Ermitteln eines Pegels, der dem Durchschnittspegcl des Eingangsanalogsignals aje einem Ausgangssignal entspricht, das von dem einen aus der Vielzahl von Komparatoren gewonnen wurde, und daß ein Code-Wandler für das Umwandeln tier einzelnen Ausgangssignale aus der Vielzahl der Komparatoren in ein binär codiertes Digitalsignal vorgesehen ist.

11. Einrichtung nach Anspruch 10, dadurch gekennzeichnet, dall der eine aus der Vielzahl der Komparatoren der mittlere ist und der Pegel, der dem Durchschnittspegel der Eingangsanalogsignale entspricht, praktisch dem Durchschnittspegel des entsprechenden Eingangsanalogsignals entspricht.

12. Einrichtung nach Anspruch 1. dadurch gekennzeichnet, dall die unterste Wandlerstufe eine Widerstandszelle aus einer Vielzahl von Widerständen enthält, die mit einer Konslantstiomquelle in Reihe liegen und von deren Verbindungspunktcu der Vielzahl von Koparatoreii die entsprechenden Bezugspegel zugeführt werden, daß ein Code-Wandler für das Umwandeln djr Reihe von Ausgangssignalen aus den Komparatoren in ein binär codiertes Digitalsignal vorgesehen ist und daß zwischen eine Ausgangsklemme des Code-Wandlers und das untere Ende der Widerstandskette ein Diirclischniltspegeldetektor geschaltet ist zum Ermitteln eines Pegels, der praktisch dem Durchschnittspcge! des Eingangsanalogsignals aus dem Bil der höchsten Stelle des binär codierten Digitalsignals entspricht, das vom Code-Wandler abgegeben wird.

I 3. Einrichtung nach Anspruch 10, dadurch gekennzeichnet, daß der Durchschnittspegeldetektor ein ODER-NOR-Glied mit einem Eingang und zwei Ausgängen enthält und zur Erzeugung von zwei Arten von Ausgangsdigitalsignale die entweder dieselbe oiler die entgegengesetzte Polarität in Bezug zur Polarität des Aiisg.ingssignals aufweisen, das von dem einen aus der Vielzahl der Komparaloren abgegeben wird, das der l'ingangskiemme von der entsprechenden der zwei Ausgangsklemmen zugeleitet wird, daß ein Operationsverstärker zur Bildung eines Dilfereniialsignals zwischen den

beiden Arten der Ausgangsdigitalsignale gebildet wird, die vom ODER-NOR-Glied zugeführt werden, und daß eine integrierende Schaltung aus einer Reihenschaltung aus Widerstand und an Masse liegendem Kondensator vorhanden ist zum Integrieren des Differentialsignals vom Operationsverstärker tür die Bildung eines Durchschnittspegels vom Eingangsdigitalsignal.

14. Einrichtung nach Anspruch 12, dadurch gekennzeichnet, daß der Durchschnittspegeldetektor besteht aus einem ODER-NOR-Glied mit einem Eingang und zwei Ausgängen, der zwei Arten von Ausgangsdigitahignalen erzeugt, von derselben bzw. entgegengesetzten Polarität in Bezug zur Polarität des höchsten Bits des binär codierten Digitalsignals, welches vom Code-Wandler abgegeben wird, das der Eingangsklemme zugeführt wird von der entsprechend der zwei Ausgangsklemmen, einen Operationsverstärker zur Bildung ein».s Differentialsignals zwischen den zwei Arten von Ausgangsdigitalsignalen, die vom ODER-NOR-Glied zugeführt werden, und einer Integrationsschaltung, die aus einem Reihenwiderstand und einem an Masse liegenden Kondensator gebildet ist zum Integrieren des Differentialsignals, das ihr vom Operationsverstärker zugeleitet wird, womit ein Durchschnittspegel des Eingangsdigitalsignals gewonnen wird.

15. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das entsprechende Eingangsanalogsignal, das der untersten Wandlerstufe '.ugeführt wird, ein Differenzanalogsignal zwischen einem entsprechenden Eingangsanalogsignal, das der unmittelbar davorliegenden Wandlerstufe zugeführt wird, und einem entsprechenden äquivalenten Analogsignal ist, das aus dem entsprechenden Ausgangsdigiialsignal der unmittelbar davorliegenden Stufe rückgewandelt ist.

16. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Eingangsanalogsignal, das der untersten Wandlerstufe zugeführt wird, ein Differenzanalogsignal ist zwischen dein Eingangsanalogsignal, das der Wandlereinrichtung zugeführt wird, und einem äquivalenten Analogsignal, das vom gesamten Ausgangsdigitalsignal rückgewandelt worden ist, welches der gesamten davorliegenden WandlersRife entnommen wird.

17. Einrichtung nach Anspruch 15 oder Ib. gekennzeichnet durch einen Komparator (50) mit zwei Eingangsklemmen und zwei Ausgangsklemmen, der sowohl positive als auch negative Ausgangssignale abgibt, die durch Vergleich des Eingangsanalogsignals, das der unmittelbar vorherigen Stufe zugeführt wird sowie einer der beiden Eingangsklemmen, mit einem Durchsclinittspegel, der von einer Integrationsschaltung abgegeben wird, bestehend aus einem Reihenwiderstand (R12) und einem an Masse liegenden Parallelkondensator (C.\), der dasselbe Eingangsanalogsignal w'e die unmittelbar vorherige Stufe erhält, wobei der Durchsclinittspegel der anderen von den beiden Eingangsklemmen zugeführt wird, während das positive und negative Ausgangssignal von den beiden Ausgangsklemmen abgenommen wird, ferner gekennzeichnet durch zwei UND-Glieder (51, 52) /um Tasten des positiven und des negativen Ausgangssignals, die jeweils einer Eingangsklemme Jl- eines der UND-Glieder zugeführt werden, mit Hilfe eines Ausgangs signals des praktisch in der Mitte liegenden Komparator in dor untersten Wandierstufe. der mit den beiden anderen Eingangsklemmen der beiden UND-Glieder verbunden ist. und durch einen Differentialverstärker (53) /ur Bildung einer Differenzgleichspannung zwischen den getasteten Ausgangssignalen und den beiden UND-Gliedern, die über entsprechende Integrierschaltungen aus Reihenwiderständen (Rn, R\t) und an Masse liegenden Kondensatoren (C₁. C) dem Differentialverstärker zugeführt werden, wobei die Differenzgleichspannung aus dem Differentialverstärker einem D/A-Wandler (3) zugeführt wird zur Bildung eines entsprechenden äquivalenten Analogsignals, das aus dem Ausgangsdigitalsignal der unmittelbar vorhergehenden Stufe rückgewandelt wird zur Steuerung der Wandlergüte des D/A-Wandlers.

18. Einrichtung nach Anspruch 15 oder 16, gekennzeichnet durch einen Komparator (50) mit zwei Eingangsklemmen und zwei Ausgangsklemmen zur Erzeugung eines positiven und eines negativen Ausgangssignals durch Vergleich des der Wandlereinrichtung zugeführten Eingangsanalogsignals. das einer der beiden Eingangsklemmen zugeführt wird, mit einem Durchschnittspegel. der von einer Integrierschaltung gebildet wird, die aus einem Reihenwiderstand (R₁₂) und einem an Masse liegenden Parallelkondensator (C^) besteht und der das der Einrich ung zugeführte Eingangsanalogsignal eingegeben wird, während ihre beiden Ausgänge auf die anderen beiden Eingangsklemmen geschaltet sind, ferner gekennzeichnet durch zwei UND-Glieder (51, 52) zum Tasten der positiven und negativen Ausgangssignale, die jeweils einer Eingangsklemme eines der UND-Glieder zugeführt werden, mittels eines Ausgangssignals des ungefähr in der Mine liegenden Komparators (50) der untersten Wandlerstufe, welches den jeweils weiten Eingangsklemmen der UND-Glieder zugeführt wird, und durch einen Differentialverstärker (53), der eine Dilferen/gleichspannung bildet zwischen den getasteten Ausgangssignalen der beiden UND-Glieder, die über Integrierschaltungen zugeführt werden, welche aus Reihenwiderständen (Rm, Rh) und an Masse liegenden Parallelkondensatoren (C,, C_n) bestehen, wobei die vom Differenzverstärker abgegebene Differen/gleichspannung auf einen D/A-Wandler (J) gegeben wird zur Bildung eines entsprechenden äquivalenten Analogsignals, das aus dem gesamten Ausgangssignai rückgewandelt wird, welches aus den gesamten vorhergehenden Wandlerstufen stammt, um so die Wandlergüie des D/A-Wandlers zu steuern.