JPS5919490B2 - アナログ・デジタル変換装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、少なくきも２段のアナログ・デジタル変換段
からなる多段構成のアナログ・デジタル変換装置、特に
、下位ビットの変換出力デジタル信号を形成する下位の
アナログ・デジタル変換段の構成を改良した多段構成の
アナログ・デジタル変換装置に関するものである。

一般に、多段構成のアナログ・デジタル変換装置の多数
ビットからなる変換出力デジタル信号のうち、最下位ビ
ットもしくはその近傍のビットの変換出力デジタル信号
を形成する下位のアナログデジタル変換段においては、
当該変換段に供給される変換入力アナログ信号の信号波
形が、当該変換装置に供給する入力アナログ信号を標本
化するだめのサンプリング周期に比して十分に長い期間
（ごついてみれば、当該変換入力アナログ信号の清談期
間Ｑこおける信号レベルの平均値に対して、その上下に
ほぼ均等に平衡して分布しているものとみなすことがで
き、ガウス分布に近似した分布をなしているものとみな
すことができる。

本願人は、かかる事実に着目して、前記下位の変換段に
供給される変換入力アナログ信号の信号レベルと、その
信号レベルの上述した期間にわたる平均値レベルに関連
した参照信号レベルとを比較するこａ＋こよって当該変
換入力アナログ信号をデジタル信号に変換するようにし
たアナログ・デジタル変換装置を特願昭５１−１５１８
８５号明細書により出願した。

しかして、上記明細書に記載のアナログ・デジタル変換
装置においては、変換入力アナログ信号を下位の変換段
に供給するにあたり、第１図に示すように、その供給路
に直列にコンデンサーＣを介挿して当該変換入力アナロ
グ信号が有する直流分を除去し、その変換入力アナログ
信号の信号波形が、上述したようにその平均値レベルの
上下にほぼ均一（こ平衡して分散した状態にしたうえで
、その平均値レベル、例えば０レベル、もしくは、その
平均値レベルに関連した参照信号レベルとのレベル比較
ヲコンパレーター１ｃこより行なっていたが、かかる回
路構成には、つぎに述べるような種々の欠点があった。

すなわち、第２図（こ示すように、例えば、コンパレー
ター、すなわち、レベル比較器を複数個並列に接続配置
して多数ビットのアナログ・デジタル変換を行なう変換
段を複数段縦続接続した並直列型の多段アナログ・デジ
タル変換装置においては、入力アナログ信号をアナログ
・デジタル（Ａ−’Ｄ）変換器２に導いて上位ビットの
デジタル信号に変換するとともに減算器１４にも導き、
Ａ −り変換器２の変換出力デジタル信号をデジタル・
アナログ（１）−、Ａ）変換器３にカロえて再変換した
等価のアナログ信号をも上述の減算器１４に導いてそれ
らのアナログ信号の差分を取出し、その減算出力のアナ
ログ差信号を、コンデンサーＣを介して直流分を除去し
たうえで、変換入力信号として後段のＡ−Ｄ変換器４に
供給し、もって、上述した平均値レベルとのレベル比較
を行なっており、上位のＡ−Ｄ変換器２と下位のＡ−Ｄ
変換器４との間の接続を直流的に行なわなくても、下位
ビット変換段の変換出力デジタル信号においては、多く
の場合″１”と′０″との分布の割合が相当短い期間で
あっても、その期間が標本化周期に比して十分に長けれ
ば、その期間内でほぼ１：１になるので、アナログ・デ
ジタル変換装置全体の動作さしては、通常のとさく各変
換段の直流的に接続した場合と全く同様となる。

このようにコンデンサー結合を用いた場合には回路構成
が簡単になるきいう利点はあるものの、下位変換段、例
えばＡ−Ｄ変換器４の入力インピーダンスを、例えばテ
レビジョン信号のＡ−Ｄ変換におけるがごさく入力アナ
ログ信号のサンプリング周波数が極めて高いがために、
通例、低い値に設定する必要があるので、上述した結合
用のコンデンサーとしてはその容量を大きくする必要が
あり、したかって、かかる回路を集積回路化して小型に
製作するに支障をきたすのみならず、その浮遊容量によ
り、高い周波数でサンプリングされた変換入力アナログ
信号ｌこ対する伝送特性が劣化するととｌこなる。

また、後続回路等との関係上当該下位の変換段における
Ａ−Ｄ変換器のダイナミックレンジをシフトするには、
Ａ−Ｄ変換のために行なう信号レベルの比較の際の参照
信号レベルをシフトするのに合わせて、変換入力アナロ
グ信号供給回路のレベルシフトを行なう必要があり、回
路構成が極めて複雑となる欠点が生ずる。

さらに、上述したように、尚該下位変換段の入力インピ
ーダンスが低いがために、いわゆる吸込み電流が大きく
なり、したがって、例えば第１図示のごとくコンデンサ
ー結合にした場合には図示の抵抗Ｒに比較的大きい直流
電流が流れ、Ａ−Ｄ変換器のアナログ信号入力端子の直
流電位ｌとそれだけずれを生じ、正確ｌこ信号レベルの
平均値とのレベル比較か行われず、正確な値の変換出力
デジタル信号が得られなくなる。

すなわち、上述した吸込み電流値をｉとすると、その電
流値ｉが比較的大きい値となるのみならず、温度や電源
電圧等により変化するおそれがあり、アナログ信号入力
信号入力端子の直流電位が１−Ｒだけずれることになる
。

本発明の目的は、上述した種々の問題を解決して、コン
デンサー結合によって変換入力アナログ信号を下位変換
段に供給することに伴って生ずる種々の欠点を除去し、
下位変換段における信号しベル比較に直流電位のずれを
生ずることのない集積回路化容易な構成を有するアナロ
グ・デジタル変換装置を提供することにある。

すなわち、本発明アナログ・デジタル変換装置は、少な
くともアナログ・デジタル変換器を備えた最終段を除き
、アナログ・デジタル変換器、そのアナログ・デジタル
変換器の変換出力デジタル信号を再変換して変換出力ア
ナログ信号とするデジタル・アナログ変換器および前記
変換出力アナログ信号と前記アナログ・デジタル変換器
の変換入力アナログ信号とのアナログ差信号を形成して
次段の前記変換入力アナログ信号上する減算器を各段毎
に備えた複数段のアナログ・デジタル変換段を縦続接続
してなるアナログ・デジタル変換装置において、下位ビ
ットの変換出力デジタル信号を形成する下位段の前記ア
ナログ・デジタル変換段に、当該下位段の前記変換入力
アナログ信号の平均値レベルに対応した信号レベルを検
出する平均値検出回路を設け、その平均値検出回路によ
り検出した前記信号レベルに関連した参照信号さ前記変
換入力アナログ信号とのレベル比較を行なうことにより
、前記下位ビットのデジタル信号を形成するようにした
ことを特徴とするものである。

以下に図面を参照して本発明の詳細な説明する。

しかして、本発明ｌこよるＡ−Ｄ変換装置の構成の要点
は、前述したごとく、下位変換段において変換入力アナ
ログ信号をその平均値レベルに対してレベル比較を行な
うことによってＡ−Ｄ変換を行なう際に、何らかの手段
によって検出した当該平均値レベルの情報を、例えば並
直列型とする下位変換器における信号レベル比較のため
の参照信号レベルに、前述したような種々の欠点を生ず
ることなく付与することにあり、そのための本発明（こ
よる基本的回路構成の例を第３図に示す。

第３図には、変換入力アナログ信号を下位Ａ−Ｄ変換器
１に供給する部分のみの回路構成を示すが、直流分を伴
なったままで入力端子に加えられた変換入力アナログ信
号から、抵抗ＲとコンデンサーＣとの直列接続時定数回
路によってその平均値レベルを検出し、その平均値レベ
ルをＯＲの接続点から直流増幅器５を介してコンパレー
ター１の比較信号入力端子に導き、他方の入力端子に供
給した変換入力アナログ信号さのレベル比較を行なう。

かかる構成においては、コンパレーター１の信号入力端
子の電位の平均値を直接検出して、コンパレーター１の
他方の入力端子の電位をこれに追随させるので、たとえ
コンパレーター１の吸込め電流のたみに入力アナログ信
号の直流電位が影響を受けても、その影響外を含めて修
正することになる。

したがって、吸込み電流による直流電位のずれの影響は
完全ｌこ除去され、変換入力アナログ信号は、平均値検
出用ＣＲ回路から低インピーダンス、利得１の直流増幅
器５を介して比較端子に加わる平均値レベルと正確（こ
比較される。

第３図示の例が下位変換段で１ビツトのＡ−Ｄ変換を行
なう場合の構成を示したのに対し、２ビツト以上のＡ−
Ｄ変換を行なうようにした場合の構成例を第４図に示す
。

第４図示の構成は、基本的には上述した第３図示の構成
と同様であるが、複数ビットのＡ−Ｄ変換を行なうため
の複数個のコンパレーター１ １．、−ｎの各信号入力
端子に変換入力アナログ信号を直接（こ並列に供給する
とともに、その平均値レベルを検出するＣＲ回路から］
平均値レベル電圧を、直流レベルシフト回路６および低
出力インピーダンスの直流増幅器７を介してその出力端
に導き、その出力端と定電流源９との間に接続した抵抗
ラダーの各中間接続点に現われる順次の参照信号電圧を
コンパレーター１１〜ｎの各比較入力端子に供給して順
次のレベル比較を行ない、その比較出力信号をｎ進−２
進変換のコードコンバータ８に導き、２進のデジタル信
号に変換して出力端子から取出す。

しかして、上述のごとく、平均値レベル電圧供給回路に
直流レベルシフト回路６を介挿したのは、参照電圧形成
のための抵抗ラダーの最下位レベルとして当該平均値レ
ベル電圧を供給しているので、その平均値レベルに適切
なレベルシフトを施して、相対的に、複数個のコンパレ
ーター１〜ｌ、ｎからなる下位変換段のＡ−Ｄ変換器の
ダイナミックレンジの中央に変換入力アナログ信号の平
均値レベルが位置するようにするためである。

つぎＩコ、上述と同様に下位変換段Ａ−Ｄ変換器を複数
個のコンパレーター１−１〜ｎによって並列比較型に構
成した場合に、レベル比較のための参照信号レベルをフ
ィードバック方式によって形成した構成の例を第５図に
示す。

すなわち、例えば、下位変換段に供給する変換入力アナ
ログ信号は、適切なサンプリング周波数で標本化した入
力アナログ信号を上位の各変換段においてそのサンプリ
ング周期毎に順次にレベル比較を行なって来た結果の差
分アナログ信号であるために、その信号波形におけるサ
ンプリング周期の境界付近には周期的なグリッチ、すな
わち、ひげ状の信号波形ひずみが生じやすいが、変換入
力アナログ信号にかかる周期的なグリッチがある場合に
は、前述したようにＣＲ時定数回路によってその平均値
レベルを検出すると、かかる信号波形ひずみ成分をも含
めて平均値レベル電圧を形成することになり、したがっ
て、検出した平均値レベルにはひずみ成分に基づく誤差
が生ずることになる。

かかる信号波形ひずみ成分を除去して正確な平均値レベ
ルを検出するために、第５図示の構成例においては、並
列比較型Ａ−Ｄ変換器を構成する複数個のコンパレータ
１−１〜ｎをラッチ付きのコンパレーターをもって構成
して、前述したサンプリング周波数に関連した周波数の
ラッチ信号により制御し、そのラッチ信号が”１″のさ
きには、コンパレーターの入力信号レベルが変化しても
、レベル比較出力信号が変化しないようにするなどして
、周期的に混入する波形ひずみ成分を周期的に避けて入
力信号本来の信号レベルに対してのみレベル比較を行な
うよう（こする。

かかる構成のコンパレーター列の中間位置に配置された
コンパレーターｌ −ｉのレベル比較出力信号を平均値
検出回路１０に導いてその平均値レベルを検出して、直
流増幅器１１を介して、上述したと同様の抵抗ラダーの
最下位端に供給すれば、信号波形ひずみの悪影響を完全
に除去して正確な平均値レベルとのレベル比較を行なう
ことができる。

また、本例の場合には、第４図示の場合とは異なり、直
流レベルシフト回路が不要であることは以下の説明で明
らかであろう。

なお、上述した平均値検出回路１０は、コンパレーター
１−１のレベル比較出力信号におけるｔｌ ｌｌｆｆと
０′”古が生ずる確率が等しくなるときに、その検出出
力信号がアナログレベル零ボルトに相当するレベルきな
るような作用をなす回路であり、その構成例を第６図に
示す。

第６図示の構成例においては、例えば、コンパレーター
１−ｉのレベル比較出力信号を入力端子から０Ｒ−ＮＯ
Ｒゲート回路１２に導く。

この０Ｒ−ＮＯＲゲート回路は、例えば、米国モートロ
ーラ社製の集積回路ＮＣｌ０ＩＯ１など広く市販されて
いるもので、入力デジタル信号をそのままの極性および
逆極性にしてゲート出力端子に導くものであり、入力信
号の”ｌ”、”０″に応じ、出力信号の”１″。

”０″か入れ替わるが、かかるゲート出力信号を安定な
差動増幅器としての演算増幅器１３に加えると、その出
力端子には入力側の”１″、０″の入れ替りに対応して
極性か反転する差分信号が得られ、その差分信号をＲＣ
積分回路に導いて時間平均を求めれば、当該回路の入力
デジタル信号における”１″、”０″の分布が時間内に
平衡したときに、その積分出力か零ボルト相当値となる
ものである。

上述のようなデジタル信号の平均値の求め方は、第３図
および第４図の構成例（こおけるアナログ信号の平均値
レベルの求め方とは異なるが、信号の時間的平均値と、
その信号の分布の確率の平均とがほぼ一致する点におい
ては、時間平均と層平均、すなわち、分布の平均とがほ
ぼ一致するとしたいわゆるエルゴードの定理に類似した
平均値の求め刀であるので、第５図示の構成Ｏこおける
平均値の求め方さ、第３，４図の構成における平均値の
求め力とは本質的に同様とみなすことができる。

なお、第５図示の構成においては、平均値検出回路１０
の入力信号としてコンパレーターのレベル比較出力信号
を用いたが、コンパレーターの各出力信号をコードコン
バーター８に加えて得た２逆打号信号における最上位ビ
ットのデジタル信号ＭＳＤをこの入力信号とすることも
できる。

上述した各構成例においては、いずれも、下位段の変換
入力アナログ信号の信号レベルの平均値が当該段Ａ−Ｄ
変換器のダイナミックレンジの中央に位置するよう（こ
したものであるが、Ａ−Ｄ変換の態様によっては、入力
アナログ信号の平均値信号レベルに対して、Ａ−Ｄ変換
器のダイナミックレンジを非対称にするこ吉もでき、第
４図示の構成例にこついては直流レベルシフト回路６に
おけるレベルシフトの量を変化させることにより、また
、第５図示の構成例については並列比較用の複数個のコ
ンパレーター１−１〜ｎのうち適切な順位のコンパレー
ターのレベル比較出力信号を平均値検出回路１０に供給
することによって、それぞれ上述したダイナミックレン
ジの非対称配置を行なうことができる。

なお、′第５図示の構成例ζこおいても、平均値検出回
路１０の出力信号レベルを直流レベルシフト回路を介し
て抵抗ラダーの最下位端に導くことによっても、上述し
たダイナミックレンジの非対称配位を行ない得ること勿
論である。

以上の説明から明らかなように、本発明によれば、多段
構成のアナログ・デジタル変換装置における下位変換段
に対する変換入力アナログ信号の供給を、従来のごとく
コンデンサー結合によって行なうことに伴う種々の欠点
を全く除去した良好な特性をもって、コンパレーター入
力端における直流レベルのずれを全く生せずに、達成す
ることができ、しかも、回路の構成か極めて簡単となっ
て集積回路化が容易となる。

また、回路の構成がすべて直流動作によるものであるか
ら、調整その他の取扱いも極めて簡単に行なうことがで
きる。

【図面の簡単な説明】

第１図は従来の多段構成のアナログ・デジタル変換装置
における下位変換段の入力アナログ信号供給の態様を示
すブロック線図、第２図は同じくその前後の変換段の概
略構成を示すブロック線図、第３図は本発明アナログ・
デジタル変換装置における下位変換段の入力アナログ信
号結合回路の構成例を示すブロック線図、第４図は同じ
くその他の構成例を示すブロック線図、第５図は同じく
その更に他の構成例を示すブロック線図、第６図は第５
図に示す構成例における平均値検出回路の構成例を示す
ブロック線図である。 １＝１−７ ｎ・・・・・・コンパレーター、２，４
・・・・・・Ａ−Ｄ変換図、３・・・・・・Ｄ−Ａ変換
器、５・・・・・・直流増幅器、６・・・・・・直流レ
ベルシフト回路、７・・・・・・直流増幅器、８・・・
・・・コードコンバーター、９・・・・・・定電流源、
１０・・・・・・平均値検出回路、１１・・・・・・直
流増幅器、１２・・・・・・０Ｒ−ＮＯＲゲート回路、
１３・・・・・・演算増幅器、１４・・・・・・減算器
。

Claims (1)

1. 【特許請求の範囲】 １ 少なくともアナログ・デジタル変換器を備えた最終
   段を除き、アナログ・デジタル変換器、そのアナログ・
   デジタル変換器の変換出力デジタル信号を再変換して変
   換出力アナログ信号さするデジタル・アナログ変換器お
   よび前記変換出力アナログ信号と前記アナログ・デジタ
   ル変換器の変換入力アナログ信号とのアナログ差信号を
   形成して次段の前記変換入力アナログ信号とする減算器
   を各段毎に備えた複数段のアナログ・デジタル変換段を
   縦続接続してなるアナログ・デジタル変換装置において
   、下位ビットの変換出力デジタル信号を形成する下位段
   の前記アナログ・デジタル変換段に、当該下位段の前記
   変換入力アナログ信号の平均値レベルに対応した信号レ
   ベルを検出する平均値検出回路を設け、その平均値検出
   回路により検出した前記信号レベルに関連した参照信号
   と前記変換入力アナログ信号とのレベル比較を行なうこ
   とにより、前記下位ビットのデジタル信号を形成するよ
   うにしたことを特徴とするアナログ・デジタル変換装置
   。 ２ 前記変換入力アナログ信号の平均値レベルを検出す
   る回路をもって前記平均値検出回路を構成した特許請求
   の範囲第１項記載のアナログ・デジタル変換装置。 ３ 前記下位段のアナログ・デジタル変換段において変
   換すべきアナログ信号レベルの順位に応じ配列して当該
   下位段のアナログ・デジタル変換器を構成する複数個の
   コンパレーク−のうち中位に配置したコンパレーターの
   レベル比較出力デジタル信号の平均値を検出する回路を
   もって前記平均値検出回路を構成した特許請求の範囲第
   １項記載のアナログ・デジタル変換装置。 ４ 前記下位段のアナログ・デジタル変換段において変
   換すべきアナログ信号レベルの順位に応じ配列して当該
   下位段のアナログ・デジタル変換器を構成する複数個の
   コンパレーターのそれぞれのレベル比較出力デジタル信
   号を変換して形成した２進符号信号の最上位ビットを構
   成するデジタル信号の平均値を検出する回路をもって前
   記平均値検出回路を構成した特許請求の範囲第１項記載
   のアナログ・デジタル変換装置。 ５ ＠記平均値検出回路（こより検出した前記信号レベ
   ルをシフトさせて前記参照信号を形成するようにした特
   許請求の範囲第１項記載のアナログ・デジタル変換装置
   。