JPS641803Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、上位桁のデイジタル変換出力信号を
形成する前段Ａ−Ｄ変換器と下位桁のデイジタル
変換出力信号を形成する後段Ａ−Ｄ変換器とを縦
続接続してなるサブレンジ型Ａ−Ｄ変換装置に関
し、特に、Ａ−Ｄ変換装置の内部に発生した直流
応答特性の変動によつて生ずる変換誤差を簡単な
構成により容易に除去し得るように改良したもの
である。

従来のサブレンジ型Ａ−Ｄ変換装置において
は、その構成の一例を第１図に示し、その各部信
号波形を第２図に示すように、例えば鋸歯状波形
の入力アナログ信号をいずれも２ビツト、４レベ
ルの上位桁信号および下位桁信号よりなる４ビツ
トのデイジタル信号に変換する場合に、入力アナ
ログ信号ａを、適切にサンプルしたうえで、前段
Ａ−Ｄ変換器１により、例えば２ビツト構成にし
て粗く量子化して第２図の波形ｂに示すような２
様のデイジタル信号波形からなる上位桁２ビツト
の変換出力デイジタル信号を形成する。ついで、
その前段変換出力デイジタル信号をＤ−Ａ変換器
２によりアナログ信号の形態に再変換して、第２
図の波形ｃに示すような４ステツプの階段波形を
有する再変換出力アナログ信号を形成する。この
再変換出力アナログ信号ｃと入力アナログ信号ａ
とを差算器３に供給して、第２図の波形ｄに示す
ような差分アナログ信号を形成すると、この差分
アナログ信号ｄは、前段Ａ−Ｄ変換器１の量子化
の分解能以下の入力アナログ信号の微小なレベル
の成分であつて、下位桁のデイジタル信号に変換
されるべきものであるから、この差分アナログ信
号ｄを、増幅器５により適切なレベルに増幅した
うえで、その増幅率に対応した参照レベルと比較
して後段Ａ−Ｄ変換器６により細密に量子化し、
第２図の波形ｆに示すような下位桁２ビツトの変
換出力デイジタル信号を形成する。これら上位桁
および下位桁の変換出力デイジタル信号ｂおよび
ｆを合成すれば、４ビツト構成の変換出力デイジ
タル信号が得られる。

なお、第１図示のＡ−Ｄ変換装置においては、
リサンブラ４を差算器３と増幅器５との間に介挿
し、差分アナログ信号ｄを適切にサンプルして、
前段Ａ−Ｄ変換の際などに生ずる信号波形のグリ
ツチの影響を除去して差分アナログ信号ｄの量子
化を正確に行ない得るようにする。

しかして、上述のような構成による従来のサブ
レンジ型Ａ−Ｄ変換装置においては、上述の動作
説明から明らかなように、前段Ａ−Ｄ変換器と後
段Ａ−Ｄ変換器との間に直流的結合を有すること
が必須の要件であり、通常、前段のＡ−Ｄ変換器
１およびＤ−Ａ変換器２は直流動作をし、また、
段間の差算器３および増幅器５からなる差動幅回
路も十分に安定な直流動作をするものを製作し得
る、と考えられていた。しかしながら、例えばテ
レビジヨン画像信号をデイジタル化する場合のよ
うに、Ａ−Ｄ変換およびＤ−Ａ変換の変換速度を
極めて高くする必要がある場合には、例えば高速
動作に適してしかも直流的に安定な素子が得難い
などのために、各部回路の直流安定性を十分に確
保するのが極めて困難となる。すなわち、例えば
段間の増幅器５などにおいては、直流成分に対し
てのみ高率のフイードバツクをかけるなどの工夫
をすれば、極めて広帯域の増幅器であつても、十
分に高度の直流安定性を確保することができる
が、これに反し、例えばＡ−Ｄ変換器１において
は、たとえ、最も直流安定性が高い、とされてい
る並列型Ａ−Ｄ変換器を用いても、クロツクパル
ス列の周波数あるいは位相のわずかな変化によつ
て、直流応答特性が変動するので、高度の直流安
定性を確保するのは極めて困難である。かかる高
度の直流安定性の確保が困難であることはその他
の回路、例えばサンプラ等においても同様であ
る。

上述のような直流安定性確保の困難性に基づ
き、サブレンジ型Ａ−Ｄ変換装置において直流応
答特性のずれが生ずると、後段のＡ−Ｄ変換器６
においては、その入力アナログ信号がＡ−Ｄ変換
器のダイナミツクレンジの域外に飛び出してしま
い、最早、正確なＡ−Ｄ変換動作をすることがで
きなくなる。したがつて、後段Ａ−Ｄ変換器６よ
り前段に接続されたすべての回路部分に十分に安
定な高度の直流動作を行なわせる必要があるが、
前述したとおり、各部回路の改良など尋常の手段
によつてはその実現が極めて困難であつた。

本考案の目的は、上述した従来の問題を解決し
てその欠点を除去し、単に各部回路の直流安定性
を改善することによらず、後段Ａ−Ｄ変換器の入
力アナログ信号がそのダイナミツクレンジから逸
脱しないように、自動的に直流分を制御して直流
レベルのずれを補正するように構成し、もつて、
誤り変換出力信号を生ずることのないサブレンジ
型Ａ−Ｄ変換装置を提供することにある。

すなわち、本考案サブレンジ型Ａ−Ｄ変換装置
は、上位桁のデイジタル変換出力信号を形成する
前段Ａ−Ｄ変換器と下位桁のデイジタル変換出力
信号を形成する後段Ａ−Ｄ変換器とを縦続接続し
てなるサブレンジ型Ａ−Ｄ変換装置において、前
記後段Ａ−Ｄ変換器の入力アナログ信号がその後
段Ａ−Ｄ変換器のダイナミツクレンジをいずれの
側に外れたかを検出するオーバレンジ検出回路
と、そのオーバレンジ検出回路の検出結果により
前記入力アナログ信号の直流レベルを継続的に負
帰還制御していずれか一方にシフトさせる直流レ
ベル制御回路とを備え、前記オーバレンジ検出回
路の新たな検出結果に応じ前記直流レベル制御回
路の出力を縦続して保持させることにより、前記
入力アナログ信号が前記後段Ａ−Ｄ変換器のダイ
ナミツクレンジ内に安定におさまるようにしたこ
とを特徴とするものである。

以下に図面を参照して実施例につき本考案を詳
細に説明する。

まず、本考案サブレンジ型Ａ−Ｄ変換装置の基
本的構成の要部を第３図に示す。なお、本考案Ａ
−Ｄ変換装置は、原理的には第１図に示した従来
装置とほぼ同様に構成し、前段において前述した
ように十分に高度の直流安定性が得られないこと
に基づく後段Ａ−Ｄ変換器における入力アナログ
信号のダイナミツクレンジからの逸脱を抑制して
誤り変換出力の発生を除去するようにした要部の
みを第３図に示すように構成する。すなわち、図
示の基本的構成においては、第１図におけると同
様に構成配置したリサンプラ４と増幅器５との間
に、後述するように例えば直流和算器よりなる可
変レベルシフタ７を介挿し、そのレベルシフタ７
におけるレベルシフト量を制御することにより、
後段Ａ−Ｄ変換器６に増幅器５から供給する入力
アナログ信号が後段Ａ−Ｄ変換器６のダイナミツ
クレンジから外れないように直流レベルの補正を
行なう。なお、可変レベルシフタ７におけるレベ
ルシフト量の制御の態様としては、例えば、図示
のように、増幅器５の出力側にダイナミツクレン
ジ検出器８を設けて、入力アナログ信号が後段Ａ
−Ｄ変換器６のダイナミツクレンジの上限を超
え、あるいは、逆に、ダイナミツクレンジの下限
を下廻るときに、それぞれ可変レベルシフタ７に
おけるレベルシフト量を調整し、そのレベルシフ
トにより直流レベルを補正した入力アナログ信号
が後段Ａ−Ｄ変換器６のダイナミツクレンジ内に
おさまるようにする。

しかして、サブレンジ型Ａ−Ｄ変換装置におけ
る後段Ａ−Ｄ変換器のダイナミツクレンジは、通
常、入力アナログ信号のレベル範囲に対して多少
の余裕をもたせて設定してあるので、入力アナロ
グ信号に直流分のずれがなく正常に動作している
ときには、上限あるいは下限を超えてダイナミツ
クレンジを逸脱するような入力アナログ信号が後
段Ａ−Ｄ変換器６に供給されるような状態は生じ
ない。したがつて、ダイナミツクレンジ検出器８
は、かかる正常動作時には、レベルシフタ７にお
けるその正常動作時のレベル設定状態を変化させ
ず、そのまま維持し、例えば、新たに入力アナロ
グ信号がダイナミツクレンジをいずれかの方向に
外れるまでは、そのときのレベルシフトの状態を
継続して保持するように動作する必要がある。す
なわち、例えば、入力アナログ信号がダイナミツ
クレンジの上限を超えたときに、その逸脱をダイ
ナミツクレンジ検出器８が検出し、その検出結果
に応じてレベルシフタ７におけるレベルシフト量
をある適切な値に設定した結果、それまで上限を
超えていた入力アナログ信号がダイナミツクレン
ジ内におさまるようになつたときには、当然に、
ダイナミツクレンジ検出器８の検出出力は０とな
るが、その際、レベルシフタ７におけるレベルシ
フト量は上述した適切な値をそのまま保持して、
入力アナログ信号がダイナミツクレンジ内におさ
まつた状態を変えないようにする必要がある。か
かるレベル設定状態保持のために、ダイナミツク
レンジ検出器８と可変レベルシフタ７との間にメ
モリ９を介挿し、一旦、ダイナミツクレンジ検出
器８からダイナミツクレンジ逸脱検出出力信号が
得られると、その検出出力が消減しても、次に新
たな検出結果が得られるまで、その検出出力信号
を保持し、継続してレベルシフタ７を制御し得る
ようにする。なお、かかるダイナミツクレンジ逸
脱を検出するダイナミツクレンジ検出器８の入力
信号は、図示のように後段Ａ−Ｄ変換器６の入力
側から供給するほか、つぎに述べるように、後段
Ａ−Ｄ変換器６の出力側から供給することもでき
る。

すなわち、第３図示の基本的構成に対応する本
考案Ａ−Ｄ変換装置の要部の具体的構成の例を第
４図に示すと、図示の構成においては、第３図示
の基本的構成におけるダイナミツクレンジ検出器
８に対応する上限検出器１０および下限検出器１
１を後段Ａ−Ｄ変換器６の出力側に並列に接続し
てある。かかる構成配置によれば、例えば、後段
Ａ−Ｄ変換器６の変換出力デイジタル信号の各桁
がすべて“１”になつたときには、入力アナログ
信号がダイナミツクレンジの上限を超えているの
であるから、そのときにのみ上限検出器１０から
出力信号“１”が取出され、また、後段Ａ−Ｄ変
換器６の変換出力デイジタル信号の各桁がすべて
“０”になつたときには、入力アナログ信号がダ
イナミツクレンジの下限を下廻つているのである
から、そのときにのみ下限検出器１１から出力信
号“１”が取出される。なお、上述したところ
は、後段Ａ−Ｄ変換器６の正常な変換出力デイジ
タル信号が000……00乃至111……11の範囲の２進
コード信号となる場合に成立つ。

上述のようにして取出された上限検出器１０およ
び下限検出器１１の出力信号“１”を、いずれも
アツプダウンカウンタ１２に導いて、その減算入
力端子および加算入力端子にそれぞれ供給し、後
段Ａ−Ｄ変換器６の入力アナログ信号がそのダイ
ナミツクレンジ内におさまつて正常なＡ−Ｄ変換
が行なわれている状態に対応させあらかじめ置数
した適切な２進数、例えば“０”を基準にして減
算および加算を行ない、例えば、後段Ａ−Ｄ変換
器６の入力アナログ信号がそのダイナミツクレン
ジの上限を超えて上限検出器１０から出力信号
“１”が減算入力端子に供給されると、アツプダ
ウンカウンタ１２は基準置数から減算を行ない、
上限検出器１０から出力信号“１”が供給されな
くなるまでその結果を保持し、減算入力信号がな
くなつたときの減算出力２進数をＤ−Ａ変換器１
３に供給してアナログ量に変換したのち、減算出
力として得られた負極性のアナログ量をアナログ
和算器７に供給してリサンプラ４から得られる入
力アナログ信号に加算すれば、その負極性のアナ
ログ量は、後段Ａ−Ｄ変換器６の入力アナログ信
号がダイナミツクレンジを逸脱した度合に対応し
ているのであるから、入力アナログ信号に対する
かかる負帰還によつて後段Ａ−Ｄ変換器６のダイ
ナミツクレンジに対する入力アナログ信号の直流
レベルが修正され、正常なＡ−Ｄ変換が行なわれ
る。なお、第４図に示した上述の入力アナログ信
号直流レベル修正用回路の構成例においては、上
述のようにして正常なＡ−Ｄ変換が行なわれるよ
うになり、例えば上限検出器１０からの減算入力
信号が供給されなくなつても、アツプダウンカウ
ンタ１２は、改めて減算入力もしくは加算入力が
供給されるまで、その直前の減算結果の２進数を
保持して、Ｄ−Ａ変換器１３を介し、和算器７に
供給し続けるので、第３図示の基本的構成におい
て設けたメモリ９に相当するメモリ素子を特に設
ける必要はない。

上述した本考案Ａ−Ｄ変換装置の作用効果を図
式的に示すと第５図に示すようになる。すなわ
ち、後段Ａ−Ｄ変換器６の入力アナログ信号が、
第５図の波形ａの左側に示すように、そのダイナ
ミツクレンジの上限を超えると、上述したように
カウンタ１２がダウンカウントを行なつて入力ア
ナログ信号の直流レベルが押し下げられて、波形
ａの右側に示すようにダイナミツクレンジ内にお
さまる。また、逆に、入力アナログ信号が、波形
ｃの左側に示すように、ダイナミツクレンジの下
限を下廻ると、カウンタ１２がアツプカウントを
行なつて入力アナログ信号の直流レベルが押し上
げられて、波形ｃの右側に示すようにダイナミツ
クレンジ内におさまる。なお、入力アナログ信号
が、波形ｂの左側に示すようにダイナミツクレン
ジ内におさまつているときには、カウンタ１２は
アツプカウントもダウンカウントも行なわないの
で、波形ｃの右側に示すように、そのままの状態
が保持される。したがつて、本考案Ａ−Ｄ変換装
置における上述した帰還系の低周波特性は完全に
周波数０の直流域にまで伸びていることになる。

以上の説明から明らかなように、本考案によれ
ば、サブレンジ型Ａ−Ｄ変換装置における各部回
路の直流安定性がそれほどよくない場合にも、十
分に高度の直流安定性をもつてＡ−Ｄ変換が行な
われ、変換入力アナログ信号に正確に対応した適
正な変換出力デイジタル信号が得られ、しかも、
正常な変換動作中においては完全に直流特性を保
持し得る、という顕著な効果が得られる。

【図面の簡単な説明】

第１図は従来のサブレンジ型Ａ−Ｄ変換装置の
構成を示すブロツク線図、第２図は同じくその各
部信号波形を示す波形図、第３図は本考案サブレ
ンジ型Ａ−Ｄ変換装置における要部の基本的構成
の例を示すブロツク線図、第４図は同じくその具
体的構成の例を示すブロツク線図、第５図は同じ
くその動作の態様の例を示す信号波形図である。 １，６……Ａ−Ｄ変換器、２，１３……Ｄ−Ａ
変換器、３……差算器、４……リサンブラ、５…
…増幅器、７……可変レベルシフタ、８……ダイ
ナミツクレンジ検出器、９……メモリ、１０……
上限検出器、１１……下限検出器、１２……アツ
プダウンカウンタ。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 上位桁のデイジタル変換出力信号を形成する
   前段Ａ−Ｄ変換器と下位桁のデイジタル変換出
   力信号を形成する後段Ａ−Ｄ変換器とを縦続接
   続してなるサブレンジ型Ａ−Ｄ変換装置におい
   て、前記後段Ａ−Ｄ変換器の入力アナログ信号
   がその後段Ａ−Ｄ変換器のダイナミツクレンジ
   をいずれの側に外れたかを検出するオーバレン
   ジ検出回路と、そのオーバレンジ検出回路の検
   出結果により前記入力アナログ信号の直流レベ
   ルを継続的に負帰還制御していずれか一方にシ
   フトさせる直流レベル制御回路とを備え、前記
   オーバレンジ検出回路の新たな検出結果に応じ
   前記直流レベル制御回路の出力を継続して保持
   させることにより、前記入力アナログ信号が前
   記後段Ａ−Ｄ変換器のダイナミツクレンジ内に
   安定におさまるようにしたことを特徴とするサ
   ブレンジ型Ａ−Ｄ変換装置。 ２ 実用新案登録請求の範囲第１項記載のＡ−Ｄ
   変換装置において、前記オーバレンジ検出回路
   を、少なくとも、前記入力アナログ信号が前記
   ダイナミツクレンジの上限を外れたことを検出
   する上限検出器、前記入力アナログ信号が前記
   ダイナミツクレンジの下限を外れたことを検出
   する下限検出器、それらの検出器の検出結果に
   応じて作動するアツプダウンカウンタおよびそ
   のカウンタの計数出力に対応した直流レベルを
   表わす信号を発生させるＤ−Ａ変換器とをもつ
   て構成したことを特徴とするサブレンジ型Ａ−
   Ｄ変換装置。