SU855993A1

SU855993A1 - Аналого-цифровой преобразователь

Info

Publication number: SU855993A1
Application number: SU792842523A
Authority: SU
Inventors: Семен Самуилович Коган; Сергей Евгеньевич Кюн
Original assignee: Предприятие П/Я М-5619
Priority date: 1979-11-22
Filing date: 1979-11-22
Publication date: 1981-08-15

Description

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относитс к технике, св занной с преобразованием сигшпов в системах с импупьсно-кодовой модул цией . Дп целей преобразовани широкопопоснык аналоговых сигналов в цифровую форму наиболее часто используютс аналого-ци{ )рОБые преобразователи (АЦП) поспедгаьатепьно-параллепьного типа. Известно устройство последовательно параллельного аналого-цифрового преобра зсгааки , содЕфжащее один каскад грубого преобразовани , один каскад точного преобразовани , один ци})роаналоговый преобразователь (ЦАП), вычитающее уст ройстЕО и цифровой сумматор. Сигнал поступает на вхоа каскаца грубого преобразовани , который формирует четы старших разр да кода. Цифровой сигнал с выходов каскада грубого преобразовани поступает на UAfI, осуществл ющий обратное преобразование. Сигнал с выход ЦАП вычитаетс в вычитающем устройст из входного аналогового сигнала. Раэностный сигнал поступает на вход каскада точного преобразовани , который формирует че1ыре младших кода Г13 . Однаковэтом устройстве не предусмотрена коррекци ошибок преобразовани . Наиболее близким по технической сущности и достигаемому результату к предлагаемому вл етс аналого-цифровой преобразователь , содержащий первый параллельный блок компараторов, вход которого соединен со входной клеммой и через элемент задержки - с первым входом блока вычитани , второй вход которого соединен с выходом цифроаналогового преобразовател , а выход - со входом второго параллельного блока компараторе, выходы двух дополнительных компараторов которого соединены с управл ющими входами ариф- метического блока, входы которого соединены с выводами первого параллельного блока компараторов и входами Ц|фроаиалогового преобразовател , а выходыс выходами старших разр5шов аналогоцифрового преобразовател , выходы младtaroc разр дов соединены с выход дами второго параллельного блока комп раторов. С цепью коррекции ошибок преоб разовани во второй параллельный блок компараторов этого устройства введены два дополнительных компаратора, сигналы с выходов которых поступают на арифмети ческий блок. При попадании разнос7ного сигнала на входе второго параллельного блока компараторов за пределы его динами ческого диапазона по сигналу с выхода одного из дополнительных компараторов производитс коррекци выходного кода на один шаг младшего разр да А ЦП. Введение такой коррекиш повышает точность преобразовани и снижает требовани к качеству работы первого параллельного блока компараторов . Недостаток такого АЦП невозможность коррекции ошибок , возникающих за счет неточной работы ЦАП, блока вычитани и второго параллельного блока компараторов, привод щей к ошибкаКТ, превышающим один шаг младшего разр да . Цель изобретени - повышение точности преобразовани . Поставленна цель достигаетс тем, .что в аналого-цифровой преобразователь содержащий первый параллельный блок компараторов, вход которого соединен со входной кпеммой и через элемент задержки-с первым входом блока вычитани , второй вход которого соединен с выходом цифроаналогсвого преобразовател , а вы-. ход -со входом второго параллельного блока компараторов, выходы двух дополнительных компараторов которого соедине ны с управл ющими входами арифметичес кого блока, входы которого соединены с выходами первого параллель юго блока компараторов и входами Ц14)роаналогового преобразовател ,а выходы - с выходами старших разр дов аналоге- цифрового преоб разовател , выходы младших разр дов ко торого соединены с выходами второго параллельного блока компараторов „ дополнительно введены два компаратс- - ра в первый параллельный блок компараторов , три интегратора, два элемента запрета, эпемент ИЛИ, допопнитеп 11ЫЙ блок вычитани , причем выходы двух дополнительных кс параторов первого па раллельного блока компараторов через эл мент ИЛИ соединены с управл ющими входами обоих элементов запрета, вторы входы которых соединены с выходами двух дополнительных компараторов второ го параллельного блока компаратс ов, а выходы - через соответствующие первый и второй интеграторы со входами допопнительно-го блока вычитани , выход которого соединен с дополнительным входом первого блока вычитани , выход первого элемента запрета через третий интегратор соединен с дополнитшьным вхо дом второго параллельного блока компараторов . Сущность изобретени заключаетс в том, что вновь введенные элементы и св зи позвол ют корректировать ошибки преобразовани , возникающие из-за смещени диапазона значений разност ного сигнала на выходе первого блока вычитани , относительно динамического диапазона второго параллельного блока компараторов, а также из-за изменени дш амического диапазона второго параллельного блока компараторов. Тем самым не только сн1ГАаютс требовани к точности работы соответствующих узлов, но и обеспеч шаютс наилучшие услови дл осуществлени цифровой коррекции ошибок. На чертеже представлена структурна схема предлагаемого АЦП. Входна клемма соединена со входом первого параллельного блока 1 KOivmapaторов и, через элемент 2 задержки - со входом блока 3 вычитани . Выходы первого параллельного блока 1 компараторов соединены с арифметическим блоком 4 и через цифроаналоговый преобразователь5 и блок 3 вычитанд - со входом второго паралпельноп) блоха 6 компараторов , выходы дополнительных ко1лпараторов 7и в второго параллельного блока 6 компараторов соединены с управл ющими входами арифметического блока 4 и, соответственно , через элементы 9 и 10 за-прета интеграторы 11 и 12 - со входами дополнительного блока 13 вычитани . Выход дополнительного блока 13 вычитани соединен с дополнительным входом блока 3 вычитани . Выход ал агента 10 запрета через интегратор 14 соединен с дополнительным входом второго параллельного блока 6 компараторов. Выходы двух дополнительных компараторов 15 и 16 nepBOiO параллельного блока 1 компараторов через элемент ИЛИ 17 соединены с управл ющими входами элементов 9 и 10 запрета. Выходы арифметического блока 4 и второго параллельного блока 6 компара торов соединены с выходами А1Я1,

Устройство работает следующим образом .

На вход AUn подаетс аналоговый сигнал . Он поступает на вход первого п& ралпепьного блока 1 компараторов, который формирует четыре старших разр да кода. Ци})ровой сигнал с выходов первого параллельного блока 1 компараторов поступает на щ{фроаналоговый преобразова- тепь 5, осуществл ющий обратное npedeразование . Сигнал с выхода последнего вычитаетс в блоке 3 вычитани из жходного аиапогсжого сигнала, задержанного в элементе 2 задержки. Разностный сигнал с выхода блока 3 вычитани поступает на вход второго параллельного блока кот- параторов 6, который формирует четыре младших разр да кода. Вто - рой параллельный блок 6 комаарато ров включает два дополнительных компаратора 7 и 8, сигнал на выходах которых по вл етс при превышении разност ным сигиапом с выхода блока 3 вычитани границ динамического диапазона второго параллельного блока 6 компараторов . В этом случае выходной код АЦП коректируетс на шаг младшего разр да путем добавлени или вычитани логической из кода четырех старштгх разр дов , записанных в арифметическом блоке 4 и инвертировани младших разр дов на выходах второго параллельного блока 6 компараторе®. Таким образом, полностью корректируютс ошибки, не превышающие один шаг младшего разр да А ЦП. Дл коррекции ошибок, превышаюгогх эту величину, и служат дополнительно введенные элементы и св зи.

Смещение диапазона изменени знач&ний разностного сигнала на входе второго параллельного блока 6 компараторов отно ситепьно динамического диапазона последнего приводит к различной веро тности по влени импульсов на выходах дополнительных компараторсе 7 и 8. Сигналы с выходов этих компараторов через элементы 9 и 10 запрета поступают на входы соответствующих интеграторов 11 и 12, напр жени на выходах которых пропорциональны веро тности по влени импульсов на выходах дополнительных компараторов 7 и 8. С выхода дополнительного блока 13 вычитани снимаетс сигнал , пропорциональный разности этих напр жений , который используетс дл восстановлени симметрии диапазона изменени значений разностного сигнала относительно середины динамического диапазона второго параллельного блока б компараторов . С этой цолью он подаетс на дополнительный вход блока 3 вычитани .

При симметрии диапазона изменени зна. чений разностного сигнала относительно середины динамического диапазона второго параллельного блока 6 компараторов, в слу- чае их совпаде и , импульсы на вьгходах дополнительных компараторов 7 и 8 отсутствуют. При недопустимом превьпиенити диапазоном изменени значений разностного сигнала - динамического диапазона второго параллельного блока 6 компараторов , на выходах обоих дополнительных кокшараторов 7 к 8, с одинаковой веро тностъю по вл ютс импульсы. Эти импульсы с выходов одного из дополнительных компараторов 7 или 8, напркМф , компаратора 8, через элемент запрета , например , 1О подаютс на интегратор 14, напр жение на выходе которого аропорционально, веро тности по в« лен1й1 импульсов на его входе. Это напр жение используетс дл подстройки динАмйческого диапазона второго параллельного блока G компараторов в соответствии с диапазоном изменени значений разностного сигнала на его входе. При ограниче1гаи входного сигнала в первом параллелыюм блоке 1 компаратс ов происходит ограничение разностного сигнала во втором параллельном блоке 6 компараторов и по вление импульсов на выходах допсэтнктельных компараторов 7 и 8. Это может npimecTH к нежелательному изменению сигналов управлени на допопнительных входах блока 3 вычитантга и второго

параллельного блока 6 компараторов..

С целью исключени этого влени в пер-

вый параллельный блок 1 компараторов

введены два дополнительных компара-

тора 15 и 16 (аналогично двум дополнительным компараторам 7 и 8 во втором параллельном блоке 6 компараторов). При ограничении входного аналогового сигнала на их выходах возникают импульсы , которые объедин ютс элементом ИЛИ 17 и подаютс на управл ющие входы обоих элементов 9 и Ю запрета. Таким образом, в этом случае импульсы с выходов дополнительных компараторов

7 и 8 не проход т на входы интеграторов 11, 12 и 14, и ложной коррекции погрешности преобразовани не происходит .

Дл устойчивости работы цепи компен55 сашш погрешности преобразовани необходимо KNieTb посто нную времени интег ратора 14, большую посто нной временг интеграторов 11 и 12. Тогда, при воэ- .

Claims

Формула изобретения

Аналого-цифровой преобразователь, содержащий первый параллельный блок компараторе®, вход которого соединен со входной клеммой и через элемент задержки с перфим, вводом .6jya-вычитания, второй вход кото|Вги роежнлц с/в|>1ХОДОМ цифроанапоЛово|Ьо a-fepsa а выход со вхсще|;й второго параллельного блока компараторов, выходы двух дополнительных компараторов которого Соединены с управляющими входами арифметического блока, входы которого соединены с выходами первого параллельного блока компараторов и входами цифроаналогового пр-

855993 ‘ 8 образователя, а выходы - с выходами старших разрядов аналого-цифрового преобразователя, выходы младших разрядов которого соединены с выходами второго ₅ параллельного блока компараторов, о т лич а ю щ И' й с я тем, что, с целью повышения точности преобразования, допои нительно введены два компаратора в первый параллельный блок компараторов, три _i0 интегратора, два элемента запрета, эле мент ИЛИ, дополнительный блок вычитания, причем выходы двух дополнительных компараторов первого параллельного блока компараторов через элемент ИЛИ сое15 динены с управляющими входами обоих .элементов запрета, вторые входы которых соединены с выходами двух дополнительных компараторов второго параллельного блока компараторов, а выходы через соответствующие первый и второй интеграторы - со входами дополнительного блока .вычитания, выход ко - > торого соединен с дополнительным входом первого блока вычитания, выход пер₂₅ вого элемента запрета через третий интегратор соединен, с дополнительным входом второго параллельного блока компараторов.