DE10153309A1

DE10153309A1 - Digital-Analog-Umsetzer-Vorrichtung mit hoher Auflösung

Info

Publication number: DE10153309A1
Application number: DE10153309A
Authority: DE
Inventors: Ralf-Rainer Schledz; Frederic Roger
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2001-10-29
Filing date: 2001-10-29
Publication date: 2003-05-15
Anticipated expiration: 2021-10-30
Also published as: CN1809962A; US20050062629A1; WO2003039005A2; CN1809962B; US6995700B2; DE10153309B4; WO2003039005A3

Abstract

Eine Digital-Analog-Umsetzer-Vorrichtung (DAC) umfasst zur Umsetzung eines digitalen Eingangssignals (D) in ein analoges Ausgangssignal (A) eine erste Einheit (F1, F2), zwei Digital-Analog-Umsetzer (DAC1, DAC2) und eine zweite Einheit (K1, K2), welche in der genannten Reihenfolge hintereinander geschaltet sind. Aus dem digitalen Eingangssignal (D) werden digitale Zwischensignale (D1, D2), welche in vorgegebenen Bereichen liegen, erzeugt. Diese werden in analoge Zwischensignale (A1, A2) umgesetzt, aus welchen sich durch eine Linearkombination das analoge Ausgangssignal (A) ergibt.

Description

Die Erfindung bezieht sich auf eine Digital-Analog-Umsetzer- Vorrichtung mit hoher Auflösung. Die Digital-Analog-Umsetzer- Vorrichtung basiert auf zwei Digital-Analog-Umsetzern, deren Auflösung jeweils niedriger als die Auflösung der Digital- Analog-Umsetzer-Vorrichtung ist.

Ein wichtiges Qualitätsmerkmal eines Digital-Analog-Umsetzers (Digital to Analog Converter; DAC) ist seine Auflösung. Die Auflösung trägt jedoch auch signifikant zu den Herstellungskosten eines Digital-Analog-Umsetzers bei. Daher ist es ein Ziel bei der Entwicklung von Digital-Analog-Umsetzern, eine hohe Auflösung mit einer kleinen Anzahl dazu benötigter Bauelemente und mit einem geringen Flächenverbrauch bei einer Implementierung in einer integrierten Schaltung zu erzielen. Des Weiteren soll die Verlustleistung des Digital-Analog- Umsetzers im Betrieb möglichst gering sein.

Eine Klasse von bekannten Digital-Analog-Umsetzern umfasst binär gewichtete Digital-Analog-Umsetzer. Beispielsweise können diese auf R-2R-Netzwerken basieren. Derartige Digital- Analog-Umsetzer zeichnen sich durch eine besonders geringe Anzahl von Bauelementen aus. Allerdings müssen zur Vermeidung von Nichtlinearitäten sehr hohe Anforderungen an die Gleichheit der einzelnen Widerstände gestellt werden. Dieses bedingt einen hohen Flächenbedarf in einer integrierten Schaltung. Des Weiteren ist unter Umständen eine Kalibrierung der Widerstände des R-2R-Netzwerkes erforderlich.

Eine weitere Klasse bekannter Digital-Analog-Umsetzer enthält segmentierte Digital-Analog-Umsetzer. Beispielsweise liegt segmentierten Digital-Analog-Umsetzern eine Kette von 2^Auflösung -1 gleichen Widerständen zugrunde, wobei die Auflösung des betreffenden segmentierten Digital-Analog-Umsetzers in Bit angegeben wird. Segmentierte Digital-Analog-Umsetzer weisen eine sehr hohe differentielle Linearität und eine garantierte Monotonie der Kennlinie auf. Nachteilig an segmentierten Digital-Analog-Umsetzern ist die sehr große Zahl benötigter Widerstände und eine exponentiell mit der Auflösung wachsende erforderliche Fläche. Daher sind segmentierte Digital-Analog- Umsetzer nicht dazu geeignet, um mit ihnen eine hohe Auflösung zu erzielen.

Des Weiteren ist es bekannt, die Auflösung eines Digital- Analog-Umsetzers mittels digitaler Signalverarbeitung, beispielsweise durch Noise-Shaper, zu erhöhen. Eine derartige digitale Signalverarbeitung ist jedoch sehr aufwendig. Noise- Shaper weisen ferner den Nachteil auf, dass ihre Grenzzyklen unerwünschte Störsignale verursachen können. Außerdem erfordert das von dem Noise-Shaper hochpassgefilterte Quantisierungsrauschen eine nachfolgende analoge Tiefpassfilterung des Ausgangssignals. Dabei muss das analoge Tiefpassfilter eine hohe Linearität aufweisen, damit das hochpassgefilterte Quantisierungsrauschen nicht durch Intermodulation ins Nutzband transformiert wird. Ein weiterer Nachteil von Noise-Shapern ist eine sowohl durch den Noise-Shaper als auch durch das analoge Tiefpassfilter verursachte zusätzliche Verlustleistung.

Aufgabe der Erfindung ist es daher, eine Digital-Analog- Umsetzer-Vorrichtung zu schaffen, mit welcher sich eine hohe Auflösung bei einem kleinen Flächenverbrauch und einer geringen Anzahl von Bauelementen erzielen lässt.

Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen sind in den Unteransprüchen angegeben.

Eine erfindungsgemäße Digital-Analog-Umsetzer-Vorrichtung dient zur linearen Transformation eines digitalen Eingangssignals in ein analoges Ausgangssignal. Die Digital-Analog- Umsetzer-Vorrichtung weist mindestens zwei Digital-Analog- Umsetzer auf. Vor die mindestens zwei Digital-Analog-Umsetzer ist eine erste Einheit zur Bereichseingrenzung geschaltet. Die erste Einheit wird eingangsseitig mit dem digitalen Eingangssignal gespeist. Die erste Einheit beaufschlagt Eingänge der mindestens zwei Digital-Analog-Umsetzer mit jeweils einem digitalen Zwischensignal, welches jeweils von der ersten Einheit aus dem digitalen Eingangssignal erzeugt wird. Die digitalen Zwischensignale werden derart erzeugt, dass sie innerhalb vorgegebener Bereiche liegen. Des Weiteren umfasst die erfindungsgemäße Digital-Analog-Umsetzer-Vorrichtung eine zweite Einheit, welche den mindestens zwei Digital-Analog- Umsetzern nachgeschaltet ist. Die zweite Einheit wird an ihren Eingängen von Ausgängen der mindestens zwei Digital- Analog-Umsetzer mit analogen Zwischensignalen gespeist. Das analoge Ausgangssignal der Digital-Analog-Umsetzer- Vorrichtung ist an einem Ausgang der zweiten Einheit abgreifbar. Die zweite Einheit erzeugt das analoge Ausgangssignal durch Bildung einer Linearkombination aus den analogen Zwischensignalen.

Ein wesentlicher Vorteil der erfindungsgemäßen Digital- Analog-Umsetzer-Vorrichtung ist, dass mit ihr eine größere Auflösung des analogen Ausgangssignals erzielt werden kann, als sie die mindestens zwei Digital-Analog-Umsetzer aufweisen. Die Erhöhung der Auflösung basiert auf einer Kombination aus digitaler Signalverarbeitung, welche vorzugsweise nichtlinear ist, und linearer analoger Signalverarbeitung.

Die erfindungsgemäße Digital-Analog-Umsetzer-Vorrichtung benötigt für eine bestimmte Auflösung wesentlich weniger Fläche, als sie beispielsweise ein binär gewichteter Digital- Analog-Umsetzer mit der gleichen Auflösung erfordern würde. Der Grund für den geringen Flächenbedarf liegt in einer wesentlich geringeren Anforderung an die Gleichheit der Bauelemente. Im Gegensatz zu vielen binär gewichteten Digital- Analog-Umsetzern ist bei der erfindungsgemäßen Digital- Analog-Umsetzer-Vorrichtung eine Kalibrierung der Bauelemente nicht erforderlich.

Die Anzahl der Bauelemente, welche die erfindungsgemäße Digital-Analog-Umsetzer-Vorrichtung zur Erzielung einer hohen Auflösung benötigt, ist wesentlich geringer als bei einem segmentierten Digital-Analog-Umsetzer mit gleicher Auflösung. Die geringere Anzahl von Bauelementen bedingt ebenfalls einen geringeren Flächenverbrauch bei integrierten Schaltungen und eine Verringerung von parasitären Kapazitäten, wodurch sich zugleich die Signalbandbreite der Digital-Analog-Umsetzer- Vorrichtung erhöht.

Ein weiterer Vorteil der erfindungsgemäßen Digital-Analog- Umsetzer-Vorrichtung liegt in der geringen Anzahl von erforderlichen Schaltern im Signalpfad. Dadurch wird das kapazitive Übersprechen digitaler Signale reduziert, wodurch sich wiederum die Abtastrate erhöhen lässt.

Im Gegensatz zu der Verwendung von Noise-Shapern lässt sich mittels der erfindungsgemäßen Digital-Analog-Umsetzer- Vorrichtung eine erhöhte Auflösung bei geringeren Verlustleistungen, geringerem Flächenverbrauch sowie ohne zusätzliche analoge Tiefpassfilter und ohne störende Grenzzyklen realisieren.

Gemäß einer besonders bevorzugten Ausgestaltung der Erfindung werden mittels der nichtlinearen Signalverarbeitung der ersten Einheit sägezahnförmige digitale Zwischensignale erzeugt. Dies kann insbesondere mittels eines Schwellwertdetektors geschehen. Durch die sägezahnförmige Struktur gelingt es in einfacher Weise, die digitalen Zwischensignale auf die vorgegebenen Bereiche einzugrenzen.

Vorteilhaft ist es ferner, wenn die mindestens zwei Digital- Analog-Umsetzer unterschiedliche Verstärkungen und/oder unterschiedliche Auflösungen aufweisen.

Eine weitere vorteilhafte Ausgestaltung der Erfindung ist dadurch gekennzeichnet, dass die zweite Einheit für jeden der mindestens zwei Digital-Analog-Umsetzer einen Verstärker zur Verstärkung des von dem jeweiligen Digital-Analog-Umsetzer ausgegebenen analogen Zwischensignals aufweist und dass die Verstärker insbesondere unterschiedliche Verstärkungsfaktoren aufweisen. Vorzugsweise wird aus den derart verstärkten analogen Zwischensignalen eine Differenz und/oder eine Summe gebildet.

Zur Erzielung einer möglichst hohen Auflösung der erfindungsgemäßen Digital-Analog-Umsetzer-Vorrichtung ist es besonders vorteilhaft, die mindestens zwei Digital-Analog-Umsetzer derart auszulegen, dass das Verhältnis der Verstärkungen von jeweils zwei Digital-Analog-Umsetzern annähernd eine ganze Zahl und insbesondere annährend gleich Eins ist.

Des Weiteren können vorteilhafterweise die Referenzspannungen der mindestens zwei Digital-Analog-Umsetzer unterschiedlich gewählt werden. Die Referenzspannung wird dabei zur Umsetzung eines digitalen Signals in ein analoges Signal benötigt.

Sofern die mindestens zwei Digital-Analog-Umsetzer jeweils auf einer Widerstandskette basieren, lassen sich unterschiedliche Auflösungen der mindestens zwei Digital-Analog-Umsetzer durch eine unterschiedliche Anzahl von seriell geschalteten Widerständen realisieren. Alternativ dazu kann den mindestens zwei Digital-Analog-Umsetzern vorteilhafterweise eine gemeinsame Widerstandskette zugrunde liegen.

Vorzugsweise weist das digitale Eingangssignal höherwertige Bits und niederwertige Bits auf. Ferner umfasst die erste Einheit zur Erzeugung jedes digitalen Zwischensignals eine Mehrzahl von Addierern. Ein erstes digitales Zwischensignal wird durch Addition der höherwertigen Bits mit den niederwertigen Bits erzeugt, und ein zweites digitales Zwischensignal wird durch Addition der höherwertigen Bits mit den invertierten niederwertigen Bits erzeugt. Diese Art der Erzeugung der digitalen Zwischensignale hat den Vorteil, dass dadurch die digitalen Zwischensignale eine sägezahnförmige Gestalt annehmen. Dadurch erübrigt es sich, zur Bereichseingrenzung der digitalen Zwischensignale beispielsweise einen Schwellwertdetektor in die Digital-Analog-Umsetzer-Vorrichtung zu integrieren.

Besonders vorteilhaft ist die Realisierung der mindestens zwei Digital-Analog-Umsetzer sowie der ersten und der zweiten Einheit auf einem gemeinsamen Substrat. Beispielsweise lässt sich die erfindungsgemäße Digital-Analog-Umsetzer-Vorrichtung durch CMOS (Complementary Metal Oxid Semiconductor)- Technologie herstellen.

Das erfindungsgemäße Verfahren dient zur linearen Umsetzung eines digitalen Eingangssignals in ein analoges Ausgangssignal. Dazu werden mittels des digitalen Eingangssignals zunächst zwei digitale Zwischensignale generiert. Die digitalen Zwischensignale werden derart generiert, dass sie vorgegebene Bereiche nicht überschreiten. Anschließend werden die digitalen Zwischensignale in analoge Zwischensignale transformiert. Das analoge Ausgangssignal wird durch eine Linearkombination aus den analogen Zwischensignalen erzeugt.

Ein entscheidender Vorteil des erfindungsgemäßen Verfahrens gegenüber herkömmlichen Verfahren zur Digital-Analog- Umsetzung ist, dass die mittels des erfindungsgemäßen Verfahrens erzielte Auflösung höher ist als die Auflösung der Digital-Analog-Umsetzung der digitalen Zwischensignale in die analogen Zwischensignale. Folglich lässt sich mittels des erfindungsgemäßen Verfahrens eine hohe Auflösung besonders kostengünstig erzielen.

Die Erfindung wird nachfolgend in beispielhafter Weise unter Bezugnahme auf die Zeichnungen näher erläutert. Diese zeigen:
Fig. 1 eine schematische Darstellung des Prinzips der erfindungsgemäßen Digital-Analog-Umsetzer- Vorrichtung;
Fig. 2 Übertragungskennlinien zur Veranschaulichung des Prinzips der erfindungsgemäßen Digital-Analog- Umsetzer-Vorrichtung;
Fig. 3 ein schematisches Schaltbild eines ersten Ausführungsbeispiels der erfindungsgemäßen Digital- Analog-Umsetzer-Vorrichtung;
Fig. 4 ein schematisches Schaltbild eines zweiten Ausführungsbeispiels der erfindungsgemäßen Digital- Analog-Umsetzer-Vorrichtung;
Fig. 5 Übertragungskennlinien zu dem zweiten Ausführungsbeispiel;
Fig. 6 ein schematisches Schaltbild eines dritten Ausführungsbeispiels der erfindungsgemäßen Digital- Analog-Umsetzer-Vorrichtung;
Fig. 7 Übertragungskennlinien zu dem dritten Ausführungsbeispiel; und
Fig. 8 ein schematisches Schaltbild einer Schaltung zur Erzeugung von digitalen Zwischensignalen.
In Fig. 1 ist das Prinzip, auf welchem die erfindungsgemäße Digital-Analog-Umsetzer-Vorrichtung beruht, schematisch dargestellt. Ein digitales Eingangssignal D wird in einem Digital-Analog-Umsetzer DAC linear in ein analoges Ausgangssignal A umgewandelt. Dabei ist das digitale Eingangssignal D in der Regel eine Dualzahl und das analoge Ausgangssignal A eine Spannung, welche proportional zu der betreffenden Dualzahl ist. Der Proportionalitätsfaktor ist mit LSB (Least Significant Bit) bezeichnet und entspricht der dem niedrigsten Bit zugehörigen Spannung. Es gilt daher folgende Gleichung:

A = LSB.D (1)
In einer Auftragung des analogen Ausgangssignals A gegen das digitale Eingangssignal D ergibt sich somit für einen Digital-Analog-Umsetzer DAC eine Gerade, deren Steigung durch den Proportionalitätsfaktor LSB gegeben ist. Der Proportionalitätsfaktor LSB gibt folglich die Verstärkung des Digital- Analog-Umsetzers DAC an. In Fig. 1 sind für drei verschiedene Digital-Analog-Umsetzer DAC, DAC1 und DAC2 ihre Übertragungskennlinien DAC, DAC1 und DAC2 aufgetragen, welche durch Proportionalitätsfaktoren LSB, LSB1 und LSB2 charakterisiert sind. Beispielsweise weisen die Proportionalitätsfaktoren LSB, LSB1 und LSB2 die Werte 1 mV, 3 mV und 4 mV auf.
Die Digital-Analog-Umsetzer DAC, DAC1 und DAC2 sind mit den gleichen Bezugszeichen wie ihre jeweiligen Übertragungskennlinien DAC, DAC1 und DAC2 versehen. Dieses Vorgehen ist sinnvoll, da die Digital-Analog-Umsetzer DAC, DAC1 und DAC2 eindeutig durch ihre jeweiligen Übertragungskennlinien DAC, DAC1 und DAC2 charakterisiert sind.
Die Übertragungskennlinie DAC lässt sich durch eine Subtraktion der Übertragungskennlinie DAC1 von der Übertragungskennlinie DAC2 erzeugen. Dies gilt auch, falls die Übertragungskennlinien DAC1 und DAC2 mit einer additiven Konstante, die für beide Übertragungskennlinien DAC1 und DAC2 gleich ist, beaufschlagt werden und dadurch um den gleichen Betrag in Richtung der A-Achse verschoben werden. Aus der Subtraktion der beiden Übertragungskennlinien DAC1 und DAC2 lässt sich folglich unabhängig von der Größe der für beide Übertragungskennlinien DAC1 und DAC2 gleichen additiven Konstante die Übertragungskennlinie DAC gewinnen. In Fig. 1 sind zur Veranschaulichung dieses Sachverhalts verschobene Übertragungskennlinien DAC1' und DAC2', DAC1" und DAC2" sowie DAC1''' und DAC2''' dargestellt, wobei die Übertragungskennlinien jeweils paarweise die gleichen additiven Konstanten aufweisen. Dabei bilden die Übertragungskennlinien mit gleicher additiver Konstante jeweils ein Bündel B, B', B" bzw. B'''.
Aufgrund der vorstehend beschriebenen Invarianz der Differenz der Übertragungskennlinien DAC2 und DAC1 gegenüber einer gemeinsamen additiven Konstante kann zur Erzeugung der Übertragungskennlinie DAC zwischen verschiedenen Bündeln B, B', B" bzw. B''' gesprungen werden. Beispielsweise ist in Fig. 1 gezeigt, dass sich die Übertragungskennlinie DAC ergibt, wenn zwischen den Punkten P0 und P1 das Bündel B' Verwendung findet, zwischen den Punkten P1 und P2 das Bündel B, zwischen den Punkten P2 und P3 das Bündel B" und zwischen den Punkten P3 und P4 das Bündel B'''. Diese Maßnahme hat zum Vorteil, dass die Übertragungskennlinie DAC nur aus solchen Bündeln gebildet wird, die sich bei ihrer Verwendung für die Erzeugung der Übertragungskennlinie DAC im Bereich I des analogen Ausgangssignals A befinden.
In Fig. 2A und 2B ist das vorstehend beschriebene Vorgehen noch einmal beispielhaft dargestellt. In Fig. 2A sind die ursprünglichen Übertragungskennlinien DAC1 und DAC2, die das Bündel B bilden, sowie die daraus erzeugte Übertragungskennlinie DAC dargestellt. In Fig. 2B geht die Übertragungskennlinie DAC aus dem Bündel B und aus den parallel in A-Richtung zum dem Bündel B verschobenen Bündeln hervor. Die Übertragungskennlinie, die aus den Übertragungskennlinien DAC1, DAC1', DAC1" usw. resultiert, ist mit BDAC1 bezeichnet. Entsprechend trägt die Übertragungskennlinie, die sich aus den Übertragungskennlinien DAC2, DAC2', DAC2" usw. ergibt, die Bezeichnung BDAC2. Als Ergebnis weist die Übertragungskennlinie DAC 32 verschiedene Spannungswerte ihres analogen Ausgangssignals A über einen Bereich von 32 verschiedenen Zahlenwerten des digitalen Eingangssignals D auf, während die Übertragungskennlinien BDAC1 und BDAC2 zur Erzeugung der Übertragungskennlinie DAC lediglich 4 bzw. 11 verschiedene analoge Spannungswerte benötigen. Daraus folgt, dass ein zu der Übertragungskennlinie DAC gehörender Digital-Analog- Umsetzer mit einer Auflösung von 5 bit aus zwei Digital- Analog-Umsetzern gebildet wird, die eine Auflösung von 2 bit bzw. 4 bit aufweisen.
Damit sich wie vorstehend beschrieben aus den zwei Digital- Analog-Umsetzern DAC1 und DAC2 ein Digital-Analog-Umsetzer DAC mit einer höheren Auflösung, als sie die Digital-Analog- Umsetzer DAC1 und DAC2 aufweisen, ergibt, weisen die Übertragungskennlinien DAC1 und DAC2 vorteilhafterweise unterschiedliche Steigungen auf.
In Fig. 3 ist ein erstes Ausführungsbeispiel der erfindungsgemäßen Digital-Analog-Umsetzer-Vorrichtung DAC als schematisches Schaltbild dargestellt. Die Digital-Analog-Umsetzer- Vorrichtung DAC umfasst Digital-Analog-Umsetzer DAC1 sowie DAC2, Einheiten F1 sowie F2 zur digitalen Signalverarbeitung, Einheiten K1 und K2 zur analogen Signalverarbeitung und einen Addierer ADD. Ein digitales Eingangssignal D speist die Einheiten F1 und F2. Dort wird das digitale Eingangssignal D insbesondere nichtlinear verarbeitet und danach in Form von digitalen Zwischensignalen D1 und D2 in die Digital-Analog- Umsetzer DAC1 und DAC2 eingespeist. Nach erfolgter Digital- Analog-Wandlung werden die daraus gewonnenen analogen Zwischensignale A1 und A2 durch die Einheiten K1 und K2 analog weiter verarbeitet und von dem Addierer ADD aufsummiert. An dem Ausgang des Addierers ADD wird ein analoges Ausgangssignal A ausgegeben.
Mathematisch lässt sich die Funktion der vorliegenden Digital-Analog-Umsetzer-Vorrichtung DAC folgendermaßen beschreiben. Das digitale Eingangssignal D wird insbesondere nichtlinearen Funktionen f1 und f2 unterworfen. Die sich daraus ergebenden digitalen Zwischensignale D1 und D2 werden mit Proportionalitätsfaktoren LSB1 und LSB2 in analoge Spannungen transformiert, und aus den daraus erhaltenen analogen Zwischensignalen A1 und A2 wird eine Linearkombination mit Koeffizienten k1 und k2 gebildet, deren Ergebnis das analoge Ausgangssignal A darstellt. Als mathematische Gleichung lässt sich dieses wie folgt zusammenfassen:

A = k1.LSB1.f1(D) + k2.LSB2.f2(D) (2)
Einer der beiden Summanden in Gleichung (2) kann auch mit einem negativen Vorzeichen behaftet sein, sodass sich insgesamt eine Subtraktion ergibt. Dabei kann das negative Vorzeichen beispielsweise durch die Koeffizienten k1 oder k2 oder durch die Funktionen f1 oder f2 gegeben sein.
Die vorstehend erwähnte Maßnahme, nach welcher die Übertragungskennlinien DAC1 und DAC2 vorteilhafterweise unterschiedliche Steigungen aufweisen, kann durch unterschiedliche Koeffizienten k1 und k2 oder durch unterschiedliche Proportionalitätsfaktoren LSB1 und LSB2 oder durch unterschiedliche Referenzspannungen der Digital-Analog-Umsetzer DAC1 und DAC2 realisiert werden.
Zur Erzeugung einer "glatten" Übertragungskennlinie DAC ist es besonders entscheidend, dass innerhalb der Übertragungskennlinien BDAC1 und BDAC2 die Höhen der jeweils synchron zueinander erfolgenden Sprünge, wie sie beispielsweise in Fig. 2B gezeigt sind, exakt übereinstimmen. Ansonsten würden sich Unstetigkeiten in der Übertragungskennlinie DAC ergeben. Zur Erreichung dieses Ziels ist es besonders vorteilhaft, wenn die beiden Digital-Analog-Umsetzer DAC1 und DAC2 aus der gleichen schaltungstechnischen Struktur hervorgehen. Sofern die Digital-Analog-Umsetzer DAC1 und DAC2 auf seriell geschalteten Widerständen basieren, ist es vorteilhaft, eine gemeinsame Widerstandskette für beide Digital-Analog-Umsetzer DAC1 und DAC2 zu verwenden. Mögliche Fehler innerhalb der Widerstandskette werden somit wieder ausgeglichen.
In Fig. 4 ist ein schematisches Schaltbild eines zweiten Ausführungsbeispiels der erfindungsgemäßen Digital-Analog- Umsetzer-Vorrichtung DAC dargestellt. Durch das vorliegende zweite Ausführungsbeispiel wird das in Fig. 3 gezeigte erste Ausführungsbeispiel konkretisiert. Bei dem zweiten Ausführungsbeispiel werden zu dem digitalen Eingangssignal D in Addierern ADD1 und ADD2 Funktionen c1 und c2 addiert, bevor die daraus hervorgehenden digitalen Zwischensignale D1 und D2 die Eingänge der Digital-Analog-Umsetzer DAC1 und DAC2 speisen. Die Funktionen c1 und c2 werden in einer Einheit C generiert. Beispielsweise kann es sich bei den Funktionen c1 und c2 um Stufenfunktionen handeln. Durch die Stufenfunktionen wird gewährleistet, dass die Übertragungskennlinien BDAC1 und BDAC2 innerhalb bestimmter Bereiche liegen. Den Digital-Analog- Umsetzern DAC1 und DAC2 ist ein Subtrahierer SUB nachgeschaltet, der einen Operationsverstärker OP und Widerstände R1, R2, R3 und R4 aufweist. Durch eine geeignete Wahl der Größen der Widerstände R1, R2, R3 und R4 lassen sich in dem vorliegenden Ausführungsbeispiel die Koeffizienten k1 und k2 einstellen.
Eine mögliche Übertragungskennlinie DAC für das zweite Ausführungsbeispiel, welche aus den Übertragungskennlinien BDAC1 und BDAC2 hervorgeht, ist in Fig. 5 gezeigt.
In Fig. 6 ist ein schematisches Schaltbild eines dritten Ausführungsbeispiels der erfindungsgemäßen Digital-Analog- Umsetzer-Vorrichtung DAC dargestellt. Das dritte Ausführungsbeispiel unterscheidet sich von dem in Fig. 4 dargestellten zweiten Ausführungsbeispiel darin, dass zur Bildung des analogen Ausgangssignals A den Digital-Analog-Umsetzern DAC1 und DAC2 ein Addierer ADD3, welcher einen Operationsverstärker OP und Widerstände R1, R2 und R3 aufweist, nachgeschaltet ist.
Durch geeignete Dimensionierungen der Widerstände R1, R2 und R3 können die Koeffizienten k1 und k2 festgelegt werden.
Eine mögliche Übertragungskennlinie DAC für das dritte Ausführungsbeispiel, welche aus den Übertragungskennlinien BDAC1 und BDAC2 hervorgeht, ist in Fig. 7 gezeigt.
In Fig. 8 ist ein schematisches Schaltbild einer Schaltung dargestellt, mit welcher sich aus dem digitalen Eingangssignal D die digitalen Zwischensignale D1 und D2 generieren lassen. Dazu speist das digitale Eingangssignal D zwei Einheiten F1 und F2 zur digitalen Signalverarbeitung. Die Einheit F1 bzw. F2 enthält Addierer ADD11, . . ., ADD18 bzw. ADD21, . . ., ADD28. Das digitale 13 bit Eingangssignal D wird in zwei digitale Teilsignale aufgeteilt, welche jeweils höherwertige Bits B5, . . ., B12 und niederwertige Bits B0, . . ., B4 enthalten. Die Bits B0, . . ., B12 speisen jeweils Eingänge A und B der Addierer ADDxy (mit x = 1, 2 und y = 1, . . ., 8). Die Addierer ADD11, . . ., ADD18 addieren die höherwertigen Bits B5, . . ., B12 mit den niederwertigen Bits B0, . . ., B4 und erzeugen so das digitale Zwischensignal D1. Die Addierer ADD21, . . ., ADD28 addieren die höherwertigen Bits B5, . . ., B12 mit den jeweils invertierten niederwertigen Bits B0, . . ., B4 und erzeugen so das digitale Zwischensignal D2. Dazu ist den Eingängen B der Addierer ADD21, . . ., ADD25 jeweils ein Invertierer INV21, . . ., INV25 vorgeschaltet. Sofern bei der binären Addition Überträge erzeugt werden, werden diese an Ausgängen CO eines Addierers ADDxy ausgegeben. Der Ausgang CO des Addierers ADDxy ist mit einem Eingang CI des Addierers ADDx(y + 1) verbunden. Abweichend davon sind die Eingänge CI der Addierer ADDx1 mit einem logischen Wert Null 0 beaufschlagt, und die Ausgänge CO der Addierer ADDx8 sind mit dem Ausgang der Einheiten F1 bzw. F2 verbunden.
Ein Addierer ADDxy addiert die Werte, die an seinen Eingängen A, B und CI anliegen. Die errechnete Summe wird an einem Ausgang S ausgegeben. Sofern bei der Addition ein Übertrag zu dem nächst höheren Bit auftritt, wird der Übertrag über den Ausgang CO an den Addierer ADDx(y + 1) weitergeleitet und von diesem bei der Addition berücksichtigt. Die Bits Dxz (mit x = 1, 2 und z = 0, . . ., 8), welche an den Ausgängen S und dem Ausgang CO des Addierers ADDx8 ausgegeben werden, ergeben in jeder der Einheiten F1 bzw. F2 das digitale 9 bit Zwischensignal D1 bzw. D2. Die digitalen Zwischensignale D1 und D2 sind die Ausgangssignale der Einheiten F1 und F2.
Der Vorteil der in Fig. 8 gezeigten Schaltung ist, dass sich mit ihr digitale Zwischensignale D1 und D2 erzeugen lassen, welche den erfindungsgemäßen Bereichsbeschränkungen für die digitalen Zwischensignale D1 und D2 genügen. Als Ergebnis liefert die vorliegende Schaltung digitale Zwischensignale D1 und D2, welche eine sägezahnförmige Struktur aufweisen. Dieses Ergebnis wird allein durch die gezeigte Beschaltung der Addierer ADDxy und ohne Zuhilfenahme eines Schwellwertdetektors erzielt.

Claims

1. Digital-Analog-Umsetzer-Vorrichtung (DAC) zur linearen Umsetzung eines digitalen Eingangssignals (D) in ein analoges Ausgangssignal (A) mit
mindestens zwei Digital-Analog-Umsetzern (DAC1, DAC2),
einer ersten Einheit (F1, F2), welche den mindestens zwei Digital-Analog-Umsetzern (DAC1, DAC2) vorgeschaltet ist und derart ausgelegt ist, dass sie Eingänge der mindestens zwei Digital-Analog-Umsetzer (DAC1, DAC2) mit derartigen digitalen Zwischensignalen (D1, D2), die aus dem digitalen Eingangssignal (D) hervorgehen, speist, dass die digitalen Zwischensignale (D1, D2) innerhalb vorgegebener Bereiche (I) liegen, und
V einer zweiten Einheit (K1, K2, ADD), welche den mindestens zwei Digital-Analog-Umsetzern (DAC1, DAC2) nachgeschaltet ist und derart ausgelegt ist, dass sie das analoge Ausgangssignal (A) aus einer Linearkombination von analogen Zwischensignalen (A1, A2), die an Ausgängen der mindestens zwei Digital-Analog-Umsetzer (DAC1, DAC2) abgreifbar sind, bildet.

2. Digital-Analog-Umsetzer-Vorrichtung (DAC) nach Anspruch 1, dadurch gekennzeichnet, dass die erste Einheit (F1, F2) durch nichtlineare digitale Signalverarbeitung des digitalen Eingangssignals (D) die digitalen Zwischensignale (D1, D2) erzeugt.

3. Digital-Analog-Umsetzer-Vorrichtung (DAC) nach Anspruch 2, dadurch gekennzeichnet, dass die erste Einheit (F1, F2), insbesondere mittels eines Schwellwertdetektors, sägezahnförmige digitale Zwischensignale (D1, D2) erzeugt.

4. Digital-Analog-Umsetzer-Vorrichtung (DAC) nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mindestens zwei Digital-Analog-Umsetzer (DAC1, DAC2) unterschiedliche Verstärkungen und/oder unterschiedliche Auflösungen aufweisen.

5. Digital-Analog-Umsetzer-Vorrichtung (DAC) nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Einheit (K1, K2, ADD) für jeden der mindestens zwei Digital-Analog-Umsetzer (DAC1, DAC2) einen Verstärker zur Verstärkung seines analogen Zwischensignals (A1, A2) aufweist, wobei die Verstärker insbesondere unterschiedliche Verstärkungsfaktoren aufweisen.

6. Digital-Analog-Umsetzer-Vorrichtung (DAC) nach Anspruch 5, dadurch gekennzeichnet, dass die zweite Einheit (K1, K2, ADD) derart ausgelegt ist, dass sie eine Differenz und/oder eine Summe der verstärkten analogen Zwischensignale bildet.

7. Digital-Analog-Umsetzer-Vorrichtung (DAC) nach einem oder mehreren der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass das Verhältnis der Verstärkungen von jeweils zwei Digital-Analog-Umsetzern (DAC1, DAC2) annähernd eine ganze Zahl ist.

8. Digital-Analog-Umsetzer-Vorrichtung (DAC) nach einem oder mehreren der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass das Verhältnis der Verstärkungen von jeweils zwei Digital-Analog-Umsetzern (DAC1, DAC2) annähernd gleich Eins ist.

9. Digital-Analog-Umsetzer-Vorrichtung (DAC) nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mindestens zwei Digital-Analog-Umsetzern (DAC1, DAC2) unterschiedliche Referenzspannungen aufweisen.

10. Digital-Analog-Umsetzer-Vorrichtung (DAC) nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mindestens zwei Digital-Analog-Umsetzern (DAC1, DAC2) auf dem Prinzip seriell geschalteter Widerstände beruhen, wobei die mindestens zwei Digital-Analog-Wandler (DAC1, DAC2) unterschiedliche Anzahlen der seriell geschalteten Widerstände aufweisen.

11. Digital-Analog-Umsetzer-Vorrichtung (DAC) nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die mindestens zwei Digital-Analog-Umsetzern (DAC1, DAC2) auf dem Prinzip seriell geschalteter Widerstände beruhen und eine gemeinsame Widerstandskette aufweisen.

12. Digital-Analog-Umsetzer-Vorrichtung (DAC) nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet,
dass das digitale Eingangssignal (D) höherwertige Bits (B5, . . ., B12) und niederwertige Bits (B0, . . ., B4) aufweist, und
dass die erste Einheit (F1, F2) jedes digitale Zwischensignal (D1, D2) mittels einer Mehrzahl von Addierern (ADDxy) erzeugt, wobei die Addierer (ADDxy) derart ausgelegt sind, dass ein erstes digitales Zwischensignal (D1) durch Addition der höherwertigen Bits (B5, . . ., B12) mit den niederwertigen Bits (B0, . . ., B4) erzeugt wird und dass ein zweites digitales Zwischensignal (D2) durch Addition der höherwertigen Bits (B5, . . ., B12) mit den invertierten niederwertigen Bits (B0, . . ., B4) erzeugt wird.

13. Digital-Analog-Umsetzer-Vorrichtung (DAC) nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mindestens zwei Digital-Analog-Umsetzer (DAC1, DAC2), die erste Einheit und die zweite Einheit auf einem gemeinsamen Substrat integriert sind.

14. Verfahren zur linearen Umsetzung eines digitalen Eingangssignals (D) in ein analoges Ausgangssignal (A) mit folgenden Verfahrensschritten:

1. Erzeugen eines ersten digitalen Zwischensignals (D1) und eines zweiten digitalen Zwischensignals (D2) durch digitale Signalverarbeitung des digitalen Eingangssignals (D), wobei die beiden digitalen Zwischensignale (D1, D2) derart erzeugt werden, dass sie in vorgegebenen Bereichen (I) liegen;

2. Digital-Analog-Umsetzung des ersten digitalen Zwischensignals (D1) in ein erstes analoges Zwischensignal (A1) und Digital-Analog-Umsetzung des zweiten digitalen Zwischensignals (D2) in ein zweites analoges Zwischensignal (A2); und

3. Erzeugen des analogen Ausgangssignals (A) aus einer Linearkombination der beiden analogen Zwischensignale (A1, A2).

15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die beiden digitalen Zwischensignale (D1, D2) durch nichtlineare digitale Signalverarbeitung des digitalen Eingangssignals (D) erzeugt werden.

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die beiden digitalen Zwischensignale (D1, D2) sägezahnförmig sind.

17. Verfahren nach einem oder mehreren der Ansprüche 14 bis 16, dadurch gekennzeichnet, dass die beiden digitalen Zwischensignale (D1, D2) mit unterschiedlicher Verstärkung und/oder mit unterschiedlicher Auflösung in die beiden analogen Zwischensignale (A1, A2) umgesetzt werden.

18. Verfahren nach einem oder mehreren der Ansprüche 14 bis 17, dadurch gekennzeichnet, dass im Verfahrensschritt (3) die beiden analogen Zwischensignale (A1, A2) verstärkt werden, wobei dieses insbesondere mit unterschiedlichen Verstärkungsfaktoren erfolgt.

19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass im Verfahrensschritt (3) eine Summe und/oder eine Differenz der beiden verstärkten analogen Zwischensignale (A1, A2) gebildet wird.

20. Verfahren nach einem oder mehreren der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass das Verhältnis der Verstärkungen der beiden digitalen Zwischensignale (D1, D2) bei der Digital-Analog-Umsetzung annähernd eine ganze Zahl ist.

21. Verfahren nach einem oder mehreren der Ansprüche 17 bis 20, dadurch gekennzeichnet, dass das Verhältnis der Verstärkungen der beiden digitalen Zwischensignale (D1, D2) bei der Digital-Analog-Umsetzung annähernd gleich Eins ist.

22. Verfahren nach einem oder mehreren der Ansprüche 14 bis 21, dadurch gekennzeichnet, dass die Digital-Analog-Umsetzung der beiden digitalen Zwischensignale (D1, D2) mit unterschiedlichen Referenzspannungen erfolgt.

23. Verfahren nach einem oder mehreren der Ansprüche 14 bis 22, dadurch gekennzeichnet, dass zur Digital-Analog-Umsetzung der beiden digitalen Zwischensignale (D1, D2) Digital-Analog-Umsetzer (DAC1, DAC2) verwendet werden, welche auf dem Prinzip seriell geschalteter Widerstände beruhen und welche unterschiedliche Anzahlen der seriell geschalteten Widerstände aufweisen.

24. Verfahren nach einem oder mehreren der Ansprüche 14 bis 22, dadurch gekennzeichnet, dass zur Digital-Analog-Umsetzung der beiden digitalen Zwischensignale (D1, D2) Digital-Analog-Umsetzer (DAC1, DAC2) verwendet werden, welche auf dem Prinzip seriell geschalteter Widerstände beruhen und welche eine gemeinsame Widerstandskette aufweisen.

25. Verfahren nach einem oder mehreren der Ansprüche 14 bis 24, dadurch gekennzeichnet,
dass das digitale Eingangssignal (D) höherwertige Bits (B5, . . ., B12) und niederwertige Bits (B0, . . ., B4) aufweist, und
dass jedes digitale Zwischensignal (D1, D2) mittels einer Mehrzahl von Addierern (ADDxy) erzeugt wird, wobei die Addierer (ADDxy) derart ausgelegt sind, dass das erste digitale Zwischensignal (D1) durch Addition der höherwertigen Bits (B5, . . ., B12) mit den niederwertigen Bits (B0, . . ., B4) erzeugt wird und dass das zweite digitale Zwischensignal (D2) durch Addition der höherwertigen Bits (B5, . . ., B12) mit den invertierten niederwertigen Bits (B0, . . ., B4) erzeugt wird.