DE69531088T2

DE69531088T2 - Auswahlvorrichtung zur Wahl elektrischer Zellen und Gerät zur Anwendung einer solchen Vorrichtung

Info

Publication number: DE69531088T2
Application number: DE69531088T
Authority: DE
Inventors: Akira Minato-ku Yasuda
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-09-30
Filing date: 1995-09-29
Publication date: 2004-04-01
Anticipated expiration: 2015-09-30
Also published as: EP0704978A1; EP0704978B1; CN1118941C; DE69531088D1; CN1126396A

Description

Diese Erfindung bezieht sich auf eine Auswahlvorrichtung und insbesondere auf eine Auswahlvorrichtung, die beispielsweise die Ausgänge von elektrischen Zellen bei einem D/A-Wandler auswählt, und auf verschiedene Vorrichtungen, die die Auswahlvorrichtung verwenden.
Mit einem herkömmlichen D/A-Wandler werden Din (eine ganze Zahl) Einheitsstromzellen ausgewählt, um eine Stromausgabe zu erzeugen, die dem eingegebenen Digitalsignal Din entspricht. Beim Auswählen von Einheitsstromzellen wird ein Ausgangsstrom Io = Icell × Din erzeugt, wodurch die Digital/Analogwandlung bewirkt wird.
Im allgemeinen weisen Stromzellen Fehler aufgrund von Variationen auf. Wenn ein Fehler in jeder Stromzelle gleich εi ist, dann wird der in Io enthaltene Fehler durch die folgende Gleichung (1) ausgedrückt:
Daher weist ein differenzieller linearer Fehler DNL den durch Gleichung (2) ausgedrückten Wert auf, sodass die Umwandlungsgenauigkeit mit Verfahrensvariationen, wie beispielsweise Variationen von Herstellungsverfahren und Herstellungsmaschinen, die direkt in dem D/A-Umwandlungsfehler widergespiegelt werden, bestimmt wird: DNL = εi (2)
Um eine Umwandlung mit hoher Genauigkeit durchzuführen, verwendet dieses Schema entweder ein aufwendiges Verfahren hoher Genauigkeit oder erfordert eine Einstellung, wie beispielsweise Trimmen, was zu höheren Kosten führt.
Ein Verfahren, das diesen Nachteil verbessert hat, ist ein dynamisches Elementanpassungsverfahren.
Bei diesem Verfahren wird, wenn die Umwandlungszeit Ts und die Anzahl von Bits n_DA ist, wird die verwendete Stromzelle an Intervallen von Ts/2^nDA geändert, sodass alle Zellen gleichmäßig bei jeder Umwandlung verwendet werden können. In dem dies getan wird, wird die Ausgangsladung Q_out durch die folgende Gleichung (3) ausgedrückt:
wobei Ii der Ausgangsstrom der i-ten Zelle ist, der ausgedrückt wird als:
und Iav eine Konstante ist, die ausgedrückt wird als:
Deshalb hat ein Fehler in jeder Stromzelle nur eine Auswirkung auf den Verstärkungsfehler. Dies macht es möglich, eine hohe Umwandlungsgenauigkeit zu erreichen, sogar wenn es Variationen in den Zellen gibt. D. h., dass ein Fehler in jeder Zelle mit Bezug auf die Zeit gemittelt wird, wodurch die Genauigkeit verbessert wird.
Mit dem dynamischen Elementanpassungsverfahren muss jedoch jede Zelle in 1/2^nDA der Umwandlungszeit ausgewählt werden, sodass es von den Elementen verlangt wird, mit hohen Geschwindigkeiten zu arbeiten.
Wie es oben beschrieben ist, weist das herkömmliche Schema den Nachteil auf, dass sich die Leistung erheblich aufgrund von Variationen in den Elementen, wie beispielsweise Variationen in den Stromzellen, verschlechtert. In dem Fall des dynamischen Elementanpassungsverfahrens müssen die Stromzellen mit einer hohen Geschwindigkeit gewechselt werden, was es schwierig macht, einen Umwandlungsvorgang mit hoher Geschwindigkeit zu erreichen. Außerdem ist ein dynamisches Elementanpassungsverfahren mit einer individuellen Pegelmittelung aus der CA-A-2095156 bekannt.
Die Aufgabe der Erfindung besteht darin, eine Auswahlvorrichtung bereitzustellen, die nicht nur zum Verringern von Fehlern, in dem die Betriebsgeschwindigkeit niedriger gemacht wird, sondern ebenfalls zum Verringern von Fehlern bei einer spezifischen Frequenz geeignet ist.
Die Erfindung liefert eine Auswahlvorrichtung mit einem Selektormittel zum Auswählen auswählbarer Objekte in Übereinstimmung mit einem Eingangssignalpegel, wobei die Auswahlvorrichtung ein Integrationsmittel (14₁ , 14₂ ) zum einmaligen oder wiederholten Integrieren von Daten aufweist, die einen Zustand darstellen, bei dem jedes der auswählbaren Objekte (22₁ ...22_n ) mit einem relativen Fehler zwischen ihnen während einer vorbestimmten Zeitspanne verwendet wird; und das Selektormittel (13) ein Vergleichsmittel (19) zum Vergleichen eines Signals, das einem Integrationsergebnis des Integrationsmittels entspricht, mit einem vorhergehenden Signal, das einem vorhergehenden Integrationsergebnis entspricht, umfasst, um ein Vergleichsergebnis auszugeben, das darstellt, wie oft die auswählbaren Objekte verwendet werden; und Auswahlmittel (20) zum Auswählen der auswählbaren Objekte in einer Reihenfolge, bei der die Anzahl, wie oft die auswählbaren Objekte während der vorbestimmten Zeitspanne verwendet werden, in Übereinstimmung mit dem Vergleichsergebnis abnimmt.
Mit der Erfindung kann die Auswirkung von Fehlern bei einer beliebigen Frequenz verringert werden, wobei die Genauigkeit deutlich verbessert wird. Da die Elementgenauigkeit nicht hoch sein muss, sind keine Elemente hoher Genauigkeit erforderlich, was eine Kostenverringerung möglich macht.
Diese Erfindung kann vollständiger aus der folgenden ausführlichen Beschreibung in Verbindung mit den begleitenden Zeichnungen verstanden werden, in denen zeigen:
1 ein Blockdiagramm einer Auswahlvorrichtung gemäß einer ersten Ausführungsform der Erfindung;
2 ein Blockdiagramm des in 1 gezeigten Selektors;
3 ein Schaltbild von mit der Auswahlvorrichtung von 1 verbundenen Stromzellen;
4 ein Schaltbild einer Kondensator-Arrayschaltung;
5 ein Blockdiagramm einer Auswahlvorrichtung gemäß einer zweiten Ausführungsform der Erfindung;
6 ein Format für ein Auswahlsignal;
7 eine Äquivalentschaltung in Verbindung mit Fehlern bei der zweiten Ausführungsform;
8 das Simulationsergebnis, dass sich auf Fehler bei der zweiten Ausführungsform bezieht;
9 ein Blockdiagramm einer Auswahlvorrichtung gemäß einer dritten Ausführungsform der Erfindung;
10 ein Blockdiagramm einer Auswahlvorrichtung gemäß einer vierten Ausführungsform der Erfindung;
11 ein Blockdiagramm einer Auswahlvorrichtung gemäß einer fünften Ausführungsform der Erfindung;
12 ein Blockdiagramm einer Auswahlvorrichtung gemäß einem Beispiel, das zum Verständnis der Erfindung nützlich ist;
13 ein Blockdiagramm einer Auswahlvorrichtung, die zum Verständnis der Erfindung nützlich ist;
14 das Simulationsergebnis, das sich auf Fehler in der Auswahlvorrichtung von 13 bezieht;
15 ein Blockdiagramm eines Senders mit einer Auswahlvorrichtung der Erfindung;
16 ein Blockdiagramm einer Auswahlvorrichtung gemäß einer siebenten Ausführungsform der Erfindung;
17 ein Blockdiagramm einer Auswahlvorrichtung gemäß einer achten Ausführungsform der Erfindung;
18 ein Blockdiagramm einer Auswahlvorrichtung gemäß einem Beispiel, dass zum Verständnis der Erfindung nützlich ist;
19 ein Blockdiagramm einer Auswahlvorrichtung gemäß einer neunten Ausführungsform der Erfindung;
20 ein Blockdiagramm einer Auswahlvorrichtung gemäß einer zehnten Ausführungsform der Erfindung;
21 ein Blockdiagramm einer Auswahlvorrichtung gemäß einem Beispiel, das zum Verständnis der Erfindung nützlich ist;
22 ein Blockdiagramm einer Auswahlvorrichtung gemäß einer elften Ausführungsform der Erfindung;
23 ein Blockdiagramm einer Auswahlvorrichtung gemäß einer zwölften Ausführungsform der Erfindung;
24 ein Blockdiagramm einer Auswahlvorrichtung gemäß einer dreizehnten Ausführungsform der Erfindung;
25 ein Blockdiagramm einer Auswahlvorrichtung gemäß einer vierzehnten Ausführungsform der Erfindung;
26 ein Blockdiagramm einer Auswahlvorrichtung gemäß einer fünfzehnten Ausführungsform der Erfindung;
27 ein Blockdiagramm eines Empfängers mit einem D/A-Wandler mit einer Auswahlvorrichtung der Erfindung;
28 ein Blockdiagramm eines Senders mit einem D/A-Wandler mit einer Auswahlvorrichtung der Erfindung;
29 ein Blockdiagramm eines Senders mit einem D/A-Wandler mit einer Auswahlvorrichtung der Erfindung;
30 ein Schaltbild des Quadraturmodulators, der bei dem Sender von 29 verwendet wird;
31 ein Schaltbild eines Taktgenerators zum Erzeugen eines Taktsignals, das an den Quadraturmodulator zu liefern ist.
1 ist ein Blockdiagramm einer Auswahlschaltung gemäß einer ersten Ausführungsform der Erfindung. 2 zeigt den Selektor in der Auswahlvorrichtung in 1. Die Auswahlvorrichtung von 1 ist mit Stromzellen verbunden, wie es in 3 gezeigt ist.
Wie es in 1 gezeigt ist, umfasst die Auswahlvorrichtung einen zwischen einem Eingangsanschluss 11 und einem Ausgangsanschluss 12 verbundenen Selektor 13, zwei Stufen von Integratoren, die mit dem Ausgangsanschluss des Selektors 13 verbunden sind, d. h. erste und zweite Integratoren 14₁ und 14₂ . Die Ausgangsanschlüsse der beiden Stufen der Integratoren 14₁ und 14₂ sind mit den Steueranschlüssen des Selektors 13 verbunden. Der Selektor 13 wählt gemäß der Eingabe die lineare Summe der Ausgabe des ersten Integrators 14₁ und diejenige des zweiten Integrators 14₂ in absteigender Reihenfolge aus und gibt ein Auswahlsignal aus. Das Auswahlsignal ist ein Signal, das zum Auswählen von Objekten aus auswählbaren Objekten, d. h. elektrischen Zellen, wie beispielsweise Stromzellen oder einer Spannungszelle, durch die dem Eingangssignal entsprechende Nummer verwendet wird. Die Integratoren 14₁ und 14₂ integrieren das Auswahlsignal.
Insbesondere sind, wie es in 2 gezeigt ist, die Ausgangsanschlüsse der Integratoren 14₁ und 14₂ mit den Multiplizierern 16 bzw. 17 des Selektors 13 verbunden. Diese Multiplizierer multiplizieren die Integratoons-Ausgaben der Integratoren 14₁ und 14₂ mit spezifischen Koeffizienten. Die Ausgaben der Multiplizierer 16 und 17 werden an einem Addierer 18 addiert. Die Additionsausgaben werden bei einem Komparator 19 gemäß der Eingabe verglichen, um eine Groß/Klein-Beziehung zwischen ihnen zu bestimmen. Ein Selektor 20 wählt die zusätzliche Ausgabe des an dem Komparator 19 erhaltenen kleineren Werts aus und gibt sie als ein Auswahlsignal aus.
Das Auswahlsignal von dem Selektor 20 in dem Selektor 13 öffnet und schließt die Schalter 21₁ bis 21_n einer in 3 gezeigten Stromzellenschaltung selektiv, wodurch die Stromzellen 22₁ bis 22_n selektiv verbunden werden.
Wenn der Selektor 13 ein digitales Eingangssignal empfängt, gibt er mit anderen Worten ein Auswahlsignal in Übereinstimmung mit einem Wert des digitalen Eingangssignals aus. Das digitale Eingangssignal weist einen Wert eines Pegels eines Analogsignals auf, wobei der Selektor 13 ein Auswahlsignal zum Auswählen einer einzigen Stromzelle ausgibt. Beispielsweise wird der Schalter 21₁ von dem Auswahlsignal ausgewählt und geschlossen, so dass der Ausgangsstrom von der Stromzelle 22_i , die dem ausgewählten Schalter 21₁ entspricht, als ein Ausgangsstrom Io ausgegeben wird. Wenn das digitale Eingangssignal einen Wert von zwei Pegeln eines Analogsignals aufweist, wird beispielsweise das Auswahlsignal von 110000...0 zum Auswählen der Schalter 21₁ und 21₂ von dem Selektor 13 ausgegeben. Als Ergebnis werden die Ströme von den Stromzellen 22₁ und 22₁ addiert und als das Ausgangssignal Io ausgegeben. Auf eine solche Art und Weise werden die Ströme der Stromzellen 22₁ bis 22_n in Übereinstimmung mit dem Wert des digitalen Eingangssignals selektiv addiert, um einen Ausgangsstrom Io zu bilden. Mit anderen Worten wird das digitale Signal in ein analoges Signal umgewandelt.
Das von dem Selektor 13 ausgegebene Auswahlsignal wird in den Integrator 14₁ eingegeben und dadurch integriert. Das Integrationssignal wird in den nächsten Stufenintegrator 14₂ eingegeben, um weiter integriert zu werden. Die Integrationssignale von den Integratoren 14₁ und 14₂ werden an die Multiplizierer 16 bzw. 17 des Selektors 13 geliefert. Die Ergebnissignale der Multiplizierer 16 und 17 werden von einem Addierer 18 addiert. Das Additionssignal wird mit einem vorhergehenden Signal in Übereinstimmung mit dem von einem Komparator eingegebenen Signal verglichen, sodass die Größenbeziehung zwischen den Additionssignalen erfasst wird. Da das Additionssignal einen Wert angibt, der der Anzahl von Benutzungen jeder Stromzelle in einer vorbestimmten Zeitspanne entspricht, können die Anzahlen der Benutzung der Stromzellen während eine vorbestimmten Zeitspanne miteinander auf der Grundlage der Größenbeziehung zwischen den Additionssignalen verglichen werden. Der Selektor 20 gibt ein Auswahlsignal zum Auswählen der Stromzellen in einer absteigenden Reihenfolge der Anzahl der Benutzungen während einer vorbestimmten Zeitspanne in Übereinstimmung mit dem Vergleichsergebnis aus. Mit anderen Worten gibt der Selektor 13 ein Auswahlsignal aus, sodass die Stromzellen 21₁ bis 21₁ mit charakteristischen Variationen gleichmäßig während einer vorbestimmten Zeitspanne verwendet werden.
Dies ermöglicht, dass Fehler in der Ausgabe aller Stromzellen verringert werden, sogar wenn jede Stromzelle einen Fehler aufweist. Im Gegensatz zu dem herkömmlichen dynamischen Elementanpassungsverfahren ist es nicht notwendig, jede Zelle in 1/2^nDA der Umwandlungszeit auszuwählen, und folglich ist es nicht erforderlich, dass die Elemente mit hohen Geschwindigkeiten betrieben werden.
Obwohl bei der Ausführungsform die Stromzellen als auszuwählende Objekte verwendet werden, kann die Erfindung auf eine Vorrichtung angewendet werden, die Werte mit Fehlern addiert, um eine Ausgabe zu erzeugen. Beispielsweise kann die Erfindung auf ein Kondensator-Array angewendet werden, wie es in 4 gezeigt ist. Bei diesem Beispiel schließt der Takt ck1 Schalter sw1₁ bis sw1_n , wodurch die Kondensatoren c1₁ bis c1_n geladen werden. Der Takt ck2 schließt den ausgewählten Schalter, beispielsweise den Schalten sw2₁ , wodurch der ausgewählte Kondensator c1₁ mit der Ausgangsseite verbunden wird, mit dem Ergebnis, dass die dem Kondensator c2 entsprechende Ladung an den Ausgang übertragen wird. Mit einem D/A-Wandler, der eine Auswahlvorrichtung der Erfindung verwendet, wie sie in 1 und 2 gezeigt ist, um diese Kondensatoren c1₁ bis c1_n auszuwählen, kann, sogar wenn die Kondensatoren Fehler aufweisen, die Auswirkung der Fehler verringert werden.
Mit Bezug auf 5 wird ein konkretes Beispiel einer Auswahlvorrichtung gemäß der Erfindung als eine zweite Ausführungsform erläutert. Bei dieser Ausführungsform sind die Integratoren 14₁ und 14₂ aus durch z^–1 angegebene Verzögerungselementen und Addierern zusammengesetzt. Die Ausgabe des Integrators 14₂ wird in einen Selektor 13 eingegeben.
Ein Auswahlsignal, die Ausgabe des Selektors 13, ist aus einer Mehrzahl von Signalen aufgebaut, wie es in 6 gezeigt ist. Jedes Signal kann den Wert von 0 oder 1 annehmen. Wenn das Signal 1 ist, wird die entsprechende Stromzelle ausgewählt, wohingegen, wenn das Signal 0 ist, sie nicht ausgewählt wird. Es sei angenommen, dass die Integratoren 14₁ und 14₂ das einzelne Signal in dem Auswahlsignal integrieren. Daher kann angenommen werden, dass eine Mehrzahl von Integratoren parallel verbunden sind.
Hier wird der Strom Ii in den in 3 gezeigten Stromzellen durch die folgenden Gleichungen (4) und (5) ausgedrückt: Ii = Iav(1 + εi) (4)
Ein Vektor, der das Auswahlsignal zur Zeit k angibt, wird durch die folgende Gleichung (6) ausgedrückt: X(k) = [x1 (k), x2(k) ... xi(k) ... xn (k)]T (6)
Es sei angenommen, dass das Eingangssignal U(k) ist, und U(k) eine ganze Zahl ist, die einen Wert von 0 bis n annimmt.
Der Selektor 13 arbeitet auf eine solche Art und Weise, dass er so viele Ausgangssignale, wie der Eingabe entsprechen, in absteigender Reihenfolge des Werts der Ausgaben In(k) der Integratoren 14₁ und 14₂ in den 1 Zustand bringt.
X(k) gibt die auszuwählende Stromzelle an. Die Stromausgabe Iout wird durch die folgenden Gleichungen (7) und (8) bestimmt: Iout(k) = <C, X(k)> (7) C = [Iav(1 + ε1) Iav(1 + ε2) ... Iav(1 + εi) ... Iav(1 + εn)] (8) wobei <.,.> das innere Produkt eines Vektors angibt.
Hier ist X ein Vektor, der die Auswahl einer Zelle darstellt, wie es oben beschrieben ist. Wie es in Gleichung (7) gezeigt ist, enthält der tatsächlich ausgegebene Strom einen Fehler I_outerr, der durch die folgenden Gleichungen (9) und (10) ausgedrückt werden kann: Iouterr (k) = <Cerr, X (k) > (9) Cerr = [Iavε1, Iavε2... Iavεi ... Iavεn] (10)
Daher wird X(k) verwendet, um den in der Ausgabe enthaltenen Fehler zu bestimmen. Aus Gleichung (4) und Gleichung (5) wird die folgende Gleichung (11) erhalten:
Dass der Selektor 13 auf eine solche Art und Weise arbeitet, dass er so viele Auswahlsignale, wie der Eingabe entsprechen, in absteigender Reihenfolge der Werte der Ausgaben In(k) der Integratoren 14₁ und 14₂ in den 1 Zustand bringt, ist einem Auswählen eines Vektors x(k) äquivalent, der am nächsten zu den entgegengesetzten Vektor zu In(k) Vektor ist, in dem so viele Faktoren wie die Anzahl von Eingaben verwendet werden.
Der Fehlervektor zu dieser Zeit wird durch die folgende Gleichung (12) ausgedrückt: Q(k) = In(k) + X(k) [q1(k), q2(k) ... qi(k) ... qn(k)] (12)
In diesem Fall kann, wenn die Umwandlung als Q(z) ausgedrückt wird, eine Äquivalentschaltung für Fehler bei der vorliegenden Ausführungsform ausgedrückt werden, wie es in 7 gezeigt ist. Mit der Äquivalentschaltung wird eine Transferfunktion von dem Fehler Q zu X durch die folgende Gleichung (13) angegeben:
Wenn *1 = 1 und *2 = 1 ist, wird die folgende Gleichung (14) gültig sein: X(z) = (1 – z–1)2 4(z) (14)
In der Gleichung (14) wird Q(z) mit einem Rauschformungsausdruck (1 – z^–1)² multipliziert, aus dem ersichtlich ist, dass Q(z) einer Formgebung zweiter Ordnung unterzogen wird. Das Simulationsergebnis von Fehlersignalen in der Ausgabe ist in 8 gezeigt. Aus der Figur werden Fehler in Niederfrequenzbereichen unterdrückt.
Hinsichtlich der tatsächlichen Ausgabe kann die in 3 gezeigte Ausgabe Io eine Stromausgabe sein, oder die Stromausgabe kann einer Strom/Spannungs-Umwandlung unterzogen werden, um eine Spannungsausgabe zu erzeugen.
Wie es oben beschrieben ist, verringert die Verwendung der vorliegenden Ausführungsform die Wirkung eines Fehlers in jeder Stromzelle in der Nähe von DC erheblich, was es möglich macht, einen D/A-Wandler mit hoher Genauigkeit sogar dann aufzubauen, wenn es Variationen bei den Elementen gibt. Da ein Verfahren mit hoher Genauigkeit nicht benötigt wird, ist es möglich, Kosten zu verringern.
Eine dritte Ausführungsform der Erfindung wird mit Bezug auf 9 beschrieben. Bei dieser Ausführungsform vereinfacht die Verwendung eines einzigen Integrators 14 die Konfiguration. Da die Rauschformungscharakteristik von erster Ordnung und milde ist, ist die Ausführungsform wirksam, wenn das Überabtastverhältnis nicht groß gemacht werden kann. Die Charakteristik eines dahinter angeordneten Filters kann sanft ausgeführt werden.
Außerdem kann die Frequenz, mit der die Formgebung Rauschen unterdrückt, mittels von *2 eingestellt werden. Wenn beispielsweise *2 = –1 ist, kann die Frequenz auf die Hälfte der Abtastfrequenz eingestellt werden.
10 zeigt eine vierte Ausführungsform der Erfindung. Mit dieser Ausführungsform werden drei Integratoren 14₁ , 14₂ und 14₃ verbunden, wodurch eine Formgebungscharakteristik dritter Ordnung verwirklicht wird. Eine Formgebungscharakteristik höherer Ordnung kann Rauschen mehr in der Nachbarschaft von DC verringern, was eine Umwandlung höherer Genauigkeit ermöglicht.
Eine Übertragungs- bzw. Transferfunktion, die zu dieser Zeit mit dem Fehler in Bezug steht, kann durch die folgende Gleichung (15) ausgedrückt werden:
Im allgemeinen wird mit einem ΔΣ-Modulator dritter oder höherer Ordnung, wenn die Pole der Transferfunktion an dem Ursprung angeordnet sind, der Betrieb instabil. Daher müssen die Pole an stabilen Punkten innerhalb des Einheitskreises angeordnet werden.
Auf ähnliche Weise kann eine Formgebungscharakteristik höherer Ordnung verwirklicht werden. Eine fünfte Ausführungsform der n-ten Ordnung gemäß der Erfindung ist in 11 gezeigt. Bei der vorliegenden Ausführungsform werden n Stufen von Integratoren 14₁ bis 14_n bereitgestellt. Durch Anheben der Ordnung ist es möglich, die Genauigkeit weiter zu verbessern.
Ein zum Verständnis der Erfindung nützliches Beispiel, das eine Konfiguration n-ter Ordnung verwendet, wird mit Bezug auf 12 erläutert.
Bei diesem Beispiel wird ein digitales Filter 15 zwischen dem Auswahlsignalausgangsanschluss 12 und dem Selektor 13 verbunden. Das digitale Filter 15 umfasst eine Mehrzahl von Verzögerungsschaltungen DL₁ bis DL_n , die ein Auswahlsignal empfangen, eine Mehrzahl von Koeffizienten-Multipliziererschaltungen α bis α_n, die jeweils mit der Mehrzahl von Verzögerungsschaltungen und mit dem Selektor 13 verbunden sind, und eine Mehrzahl von Koeffizienten-Multiplizierschaltungen β bis β_n, die jeweils mit den Verzögerungsschaltungen DL₁ bis DL_n und dem Auswahlsignalausgangsanschluss 12 verbunden sind.
Mit dieser Konfiguration ist es möglich, die Nullpunkte und die Pole der Rauschtransfercharakteristik an beliebigen Punkten zu platzieren. Daher ist es möglich, nicht nur Fehler in der Nachbarschaft von DC sondern ebenfalls Fehler bei hohen Frequenzen zu verringern. Im Fall der vierten Ordnung wird beispielsweise, um zwei Nullpunkte an dem Ursprung und zwei Nullpunkte bei fs/m einzustellen, wenn eine Transferfunktion für den durch eine gepunktete Linie angegebenen Abschnitt von Fin bis Fout gleich F(z) = [z(z)]/ [P(z)] angegeben wird, β_i mittels der folgenden Gleichung (16) bestimmt:
In diesem Fall wird der Pol mittels α_i eingestellt. Durch Verwenden dieses Schemas ist es möglich, ein Bandpasssignal, wie beispielsweise ein Zwischenfrequenzsignal bei dem Überlagerungssystem, direkt umzuwandeln.
Ein weiteres Beispiel, das zum Verständnis der Erfindung nützlich ist, bei dem ein Nullpunkt bei fs/4 in der zweiten Ordnung angeordnet wird, wodurch die Genauigkeit bei fs/4 verbessert wird, ist in 13 gezeigt. Bei diesem Beispiel sind die Koeffizienten des digitalen Filters 15 wie folgt: α₁ = 0, α₂ = –1, α₃ = 0, β₁ = 0, β₂ = 2. Das Simulationsergebnis der Frequenzcharakteristik zu dieser Zeit ist in 14 gezeigt. Aus dem Simulationsergebnis ist ersichtlich, dass die Fehlerkomponenten nahe fs/4 durch Rauschformung verringert werden.
15 zeigt einen Sender, der eine Auswahlvorrichtung in Übereinstimmung mit einer Ausführungsform der Erfindung benutzt. Mit dieser Ausführungsform wird das eingegebene digitale Signal von einem D/A-Wandler 25 mittels der Erfindung in ein analoges Signal umgewandelt, dessen unnötige Komponenten von einem Filter 26 gedämpft werden. Das resultierende Signal wird dann frequenzumgewandelt und danach an einem Verstärker 27 verstärkt, der die Ausgabe liefert.
Hier ist das eingegebene digitale Signal ein ZF-Signal, das der notwendigen Modulation unterworfen wurde. Dies macht es möglich, einen analogen Modulator mit hoher Genauigkeit zu verwenden. Der D/A-Wandler 25, der eine Auswahlvorrichtung der Erfindung benutzt, verwirklicht eine Digital/Analogumwandlung mit hoher Genauigkeit, die durch ein ZF-Signal hoher Genauigkeit bereitgestellt wird. Als Ergebnis ist es möglich, ohne weiteres einen Sender mit hoher Genauigkeit aufzubauen.
Mit einer niedrigen Zwischenfrequenz kann durch direktes digitales Modulieren des Trägerfrequenzsignals der Frequenzwandler eliminiert werden.
Eine siebente Ausführungsform, bei der ein Hilfssignal (dither signal) auf die Erfindung angewendet wird, wird mit Bezug auf 16 erläutert.
Bei den obigen Ausführungsformen wird, wenn ein DC- bzw. Gleichstromsignal an den Eingang geliefert wird, die Auswahl der Stromzellen periodisch, was zu dem Nachteil führt, dass sich Rauschkomponenten auf eine spezifische Frequenz konzentrieren.
Mit der vorliegenden Ausführungsform wird ein Hilfssignal von einem Hilfssignalgenerator 28 zu dem Eingangssignal bei einem Addierer 29 hinzugefügt, wodurch die Eingabe sogar geändert wird, wenn eine Gleichstromeingabe ankommt, um die Konzentration der Rauschkomponenten zu verringern. Das hinzugefügte Hilfssignal läuft durch einen D/A-Wandler 30 und wird an einem Addierer 31 an der Ausgangsseite subtrahiert, der das hinzugefügte Hilfssignal entfernt. Wenn das Ausgangssignal mit einem Tiefpassfilter verbunden wird, um die endgültige Ausgabe zu erzeugen, ermöglicht die Verwendung eines Hilfssignals, dessen Frequenz höher als die Grenzfrequenz des Tiefpassfilters ist, dass das Hilfssignal entfernt werden kann.
Eine achte Ausführungsform, bei der die Erfindung auf einen internen D/A-Wandler in einem ΔΣ-Modulations-D/A- Wandler angewendet wird, wird mit Bezug auf 17 erläutert.
Bei der vorliegenden Ausführungsform wird eine aus Integratoren 31₁ und 31₂ , einem Quantisierer 32, Koeffizienten-Multiplizierern 33₁ und 33₂ und einer Verzögerungsschaltung 34 aufgebaute Rückkopplung mit einem D/A-Wandler 35 verbunden. Der D/A-Wandler 35 wird mit einer Auswahlvorrichtung der Erfindung versehen.
In vielen Fällen wird ein 1-Bit-D/A-Wandler, der theoretisch keinen relativen Fehler erzeugt, als der interne D/A-Wandler bei dem ΔΣ-Modulations-D/A-Wandler verwendet. In diesem Fall kann die Verwendung eines D/A-Wandlers mit einer Auswahlvorrichtung der Erfindung nicht nur den relativen Fehler sondern ebenfalls den absoluten Fehler verringern. Wie es oben beschrieben ist, enthält die Bezugsspannung oder der erzeugte Strom im allgemeinen Fehler. Wenn die Fehler mit dem wahren Wert in der Mitte verteilt und ihr Mittelwert Null ist, kann ein Fehler in dem absoluten Fehler verringert werden.
Wenn Multibitwandler als interne A/D- und D/A-Wandler bei dem ΔΣ-Modulations-D/A-Wandler verwendet werden, kann der Rauschabstand um 6 dB verbessert werden, wenn die Datenlänge des A/D und D/A ein Bit länger gemacht wird. Das an dem internen D/A-Wandler erzeugte Rauschen erscheint jedoch direkt an dem Ausgang. Wenn ein Multibitwandler als ein interner D/A-Wandler bei einem herkömmlichen ΔΣ-Modulations-D/A-Wandler verwendet wurde, war die Umwandlungsgenauigkeit des internen D/A-Wandlers niedriger als die allgemeine erwartete Umwandlungsgenauigkeit, mit dem Ergebnis, dass die Gesamtumwandlungsgenauigkeit durch die Genauigkeit des internen D/A-Wandlers bestimmt wurde und folglich eine hohe Umwandlungsgenauigkeit nicht verwirklicht werden konnte. Außerdem wurde, um eine hohe Umwandlungsgenauigkeit zu verwirklichen, ein Trimmen benötigt, was zu einem Anstieg in den Kosten führte.
Wenn ein D/A-Wandler mit einer Auswahlvorrichtung der Erfindung als der interne D/A-Wandler bei dem ΔΣ-Modulations-D/A-Wandler verwendet wird, wird die Wirkung der Genauigkeit der den internen D/A-Wandler aufbauenden Elemente (z. B. Stromzellen) in der Nachbarschaft von DC bedeutsam verringert. Daher ermöglicht die Anwendung der Erfindung, die Gesamtumwandlungsgenauigkeit zu verbessern, sogar wenn ein Verfahren mit einer niedrigen Elementgenauigkeit verwendet wird.
Obwohl außerdem ein ΔΣ-Modulator dritter oder höherer Ordnung im allgemeinen beim Betrieb instabil ist, ermöglicht ferner die Verwendung von Multibitwandlern für die internen A/D und D/A-Wandler dem Modulator, stabil zu arbeiten. Wenn die Ordnung des ΔΣ-Modulators erhöht werden kann, kann das Gesamtabtastverhältnis abgesenkt werden, was es unnötig macht, Hochgeschwindigkeitselemente zu verwenden. Wenn der Modulator mit dem gleichen Überabtastverhältnis betrieben wird, kann eine Umwandlung mit einer viel höheren Genauigkeit verwirklicht werden.
Wenn der ΔΣ-Modulator und die Auswahlvorrichtung der Erfindung vom Bandpasstyp sind, kann ein Bandpass-D/A-Wandler oder ein Bandpass-Wandler, der die Umwandlungsgenauigkeit bei einer beliebigen Frequenz verbessert, verwirklicht werden. Beispielsweise wird bei einer Ausführungsform, bei der ein Nullpunkt bei fs/4 angeordnet wird, um die Genauigkeit bei fs/4 zu verbessern, ein D/A-Wandler mit der in 13 gezeigten Bandpassauswahlvorrichtung als der interne D/A-Wandler bei dem in 18 gezeigten Bandpass-ΔΣ-Modulator verwendet.
In 18, das ein Beispiel darstellt, das zum Verständnis der Erfindung nützlich ist, wird das Verzögerungssignal von dem Knoten, mit dem Verzögerungsschaltungen 34₁ und 34₂ verbunden sind, an einer Inverterschaltung 37 invertiert. Das invertierte Signal wird an eine Quantisiererschaltung 32 eingegeben, die es quantisiert.
Ferner ist bei der in 17 gezeigten Ausführungsform die Eingabe in die Auswahlvorrichtung oder die Eingabe in den internen D/A-Wandler die Ausgabe des ΔΣ-Modulators. Daher ist, sogar wenn DC als ein Eingangssignal geliefert wird, die Eingabe in die Auswahlvorrichtung ein Signal, das einer ΔΣ-Modulation unterworfen wurde. Außerdem ermöglicht die Verwendung eines Multibitwandlers als den D/A-Wandler 35 bei dem ΔΣ-Modulator, dass die Konzentration der Rauschkomponenten in dem Modulator verringert werden kann. Daher kann, obwohl eine direkte Eingabe eines Gleichstromsignals in die Auswahlvorrichtung der Erfindung den Nachteil verursacht, dass sich Rauschkomponenten an einer spezifischen Frequenz konzentrieren, die vorliegende Ausführungsform die Wirkung der Rauschkonzentration verringern.
Eine neunte Ausführungsform, bei der die Erfindung auf einen internen D/A-Wandler in einem Kaskaden-ΔΣ-Modulations-D/A-Wandler 35 angewendet wird, wird mit Bezug auf 19 erläutert.
Der Kaskaden-ΔΣ-Modulator ist ein Modulator hoher Ordnung, bei dem ΔΣ-Modulatoren, die Integratoren 31 enthalten, kaskadenverbunden sind. Ein Modulator dritter oder höherer Ordnung dieses Typs arbeitet stabil und ist ebenfalls als der Modulator vom MASH-Typ bekannt.
Der MASH-Typ weist den Nachteil auf, dass sogar wenn die Ausgabe jedes ΔΣ-Modulators 1 Bit ist, die abschließende Ausgabe mehrere Bits ist, was einen Multibit-D/A-Wandler erfordert. Die Gesamtleistung des Modulators wird von den Multibit-D/A-Wandler begrenzt. Die Pulsdauermodulation (PWM) wurde für einen herkömmlichen D/A-Wandler verwendet. Die Verwendung von PWM erfordert einen Impuls, dessen Dauer einen Bruchteil der D/A-Umwandlungszeit ist, und benötigt folglich eine Taktfrequenz mit sehr hoher Geschwindigkeit. Daher werden, um eine hohe Umwandlungsgenauigkeit zu verwirklichen, Hochgeschwindigkeitselemente benötigt, was zu einem höheren Leistungsverbrauch führt.
Wenn ein D/A-Wandler mit einer Auswahlvorrichtung der Erfindung als der interne Wandler bei dem MASH-D/A-Wandler verwendet wird, ist kein Hochgeschwindigkeitstakt erforderlich, was es ermöglicht, eine Umwandlung mit hoher Genauigkeit zu verwirklichen. Ferner kann die Taktfrequenz abgesenkt werden, was es ermöglicht, den Leistungsverbrauch zu verringern.
Obwohl bei der vorliegenden Ausführungsform jeder kaskadenverbundener ΔΣ-Modulator ein Modulator erster Ordnung mit einem einzigen Integrator ist, kann ein Modulator n-ter Ordnung, bei dem n Integratoren verbunden sind, als jeder ΔΣ-Modulator verwendet werden.
Eine zehnte Ausführungsform, bei der die Erfindung auf einen internen D/A-Wandler bei einem ΔΣ-Modulations-A/D-Wandler angewendet wird, wird mit Bezug auf 20 erläutert.
Wenn Multibitwandler als die internen A/D- und D/A-Wandler bei dem ΔΣ-Modulations-D/A-Wandler verwendet werden, kann der Rauschabstand um 6 dB verbessert werden, wenn die Datenlänge des A/D und D/A ein Bit länger gemacht wird. Das an dem internen D/A-Wandler erzeugte Rauschen erscheint jedoch direkt an dem Ausgang. Wenn ein Multibitwandler 1 als ein interner D/A-Wandler bei einem herkömmlichen ΔΣ-Modulations-D/A-Wandler verwendet wurde, war die Umwandlungsgenauigkeit des internen Wandlers niedriger als die allgemein erwartete Umwandlungsgenauigkeit, mit dem Ergebnis, dass die gesamte Umwandlungsgenauigkeit durch die Genauigkeit des internen D/A-Wandlers bestimmt wurde, und folglich konnte eine hohe Umwandlungsgenauigkeit nicht verwirklicht werden. Außerdem wurde, um eine hohe Umwandlungsgenauigkeit zu verwirklichen, ein Trimmen benötigt, was zu einem Anstieg in den Kosten führte.
Wenn ein D/A-Wandler mit einer Auswahlvorrichtung der Erfindung als der interne D/A-Wandler bei dem ΔΣ-Modulations-D/A-Wandler verwendet wird, wird die Wirkung der Genauigkeit der Elemente (z. B. Stromzellen), die den internen D/A-Wandler aufbauen, in der Nähe von DC erheblich. Daher ermöglicht die der Erfindung, die Gesamtumwandlungsgenauigkeit zu verbessern, sogar wenn ein Verfahren mit einer niedrigen Elementgenauigkeit vermindert.
Obwohl ein ΔΣ-Modulator dritter oder höherer Ordnung allgemein beim Betrieb instabil ist, ermöglicht es außerdem die Verwendung von Multibitwandlern für die internen A/D- und D/A-Wandler dem Modulator, stabil zu arbeiten. Wenn die Ordnung des ΔΣ-Modulators angehoben werden kann, kann das Überabtastverhältnis abgesenkt werden, was es unnötig macht Hochgeschwindigkeitselemente zu verwenden. Wenn der Modulator mit dem gleichen Überabtastverhältnis betrieben wird, kann eine Umwandlung mit viel höherer Genauigkeit verwirklicht werden.
Wie es in 20 gezeigt ist, ist der Ausgang des internen D/A-Wandlers 36 mit den Eingängen der Integratoren 31₁ und 31₂ verbunden. Da bei dem ΔΣ-Modulator die Wirkung von Fehlern bei dem D/A-Wandler 36 am größten in der ersten Stufe ist, kann das Anwenden nur eines D/A-Wandlers mit einer Auswahlvorrichtung der Erfindung bei der D/A-Wandlung an der ersten Stufe eine große Wirkung erzeugen.
Obwohl der ΔΣ-Modulator mit einem Nullpunkt bei DC erläutert wurde, kann, wenn der ΔΣ-Modulator und die Auswahlvorrichtung der Erfindung vom Bandpasstyp sind, ein Bandpass-D/A-Wandler oder ein Bandpasswandler, der die Umwandlungsgenauigkeit bei einer beliebigen Frequenz verbessert, verwirklicht werden.
Beispielsweise ist ein Beispiel, das zum Verständnis der Erfindung nützlich ist, bei dem ein Nullpunkt bei fs/4 angeordnet ist, um die Genauigkeit bei fs/4 zu verbessern, in 21 gezeigt. Ein D/A-Wandler 36 mit der in 13 gezeigten Bandpassauswahlvorrichtung wird als der interne D/A-Wandler bei dem in 21 gezeigten Bandpass- ΔΣ-Modulator verwendet.
Außerdem ist bei der in 20 gezeigten Ausführungsform der Eingang in die Auswahlvorrichtung oder der Eingang in den internen D/A-Wandler der Ausgang des ΔΣ-Modulators. Daher ist, sogar wenn DC als ein Eingangssignal geliefert wird, der Eingang in die Auswahlvorrichtung ein einer ΔΣ-Modulation unterworfenes Signal. Außerdem ermöglicht die Verwendung eines Multibitwandlers als den D/A-Wandler bei dem ΔΣ-Modulator, dass die Konzentration von Rauschkomponenten in dem Modulator verringert werden können. Daher kann, obwohl eine direkte Eingabe eines Gleichstromsignals in die Auswahlvorrichtung der Erfindung den Nachteil verursacht, dass sich Rauschkomponenten an einer spezifische Frequenz konzentrieren, die vorliegende Ausführungsform die Auswirkung der Rauschkonzentration verringern.
Eine elfte Ausführungsform, bei der die Erfindung an einen internen D/A-Wandler in einem Kaskaden-ΔΣ-Modulations-A/D-Wandler angewendet wird, wird mit Bezug auf 22 erläutert.
Der Kaskaden-ΔΣ-Modulator ist ein Modulator höherer Ordnung, bei dem ΔΣ-Modulatoren kaskadenverbunden sind. Ein Modulator dritter oder höherer Ordnung dieser Art arbeitet stabil und ist ebenfalls als der Modulator von MASH-Typ bekannt.
Da der MASH-Typ den Nachteil aufweist, dass, da in die einzelnen ΔΣ-Modulatoren gemischte Quantisierungsgeräusche digital gelöscht werden, die Differenz zwischen den Transfercharakteristik jedes ΔΣ-Modulators und der idealen Werte direkt als Löschfehler erscheint, und folglich sind die Anforderungen an die Elementgenauigkeit streng.
Daher ermöglicht die Verwendung von internen Multibit-A/D- und -D/A-Wandlern bei jeder Stufe, dass das Quantisierungsrauschen selbst verringert werden kann, wodurch die Auswirkung des Löschfehlers verringert wird.
Dem gemäß verringert die Verwendung eines D/A-Wandlers mit einer Auswahlvorrichtung der Erfindung die Auswirkung der Genauigkeit der Elemente (z. B. Stromzellen), die den internen D/A-Wandler aufbauen, in der Nähe von DC bedeutsam, sodass ein Wandler hoher Genauigkeit verwirklicht werden kann.
Da die Auswirkung des Löschfehlers bei der zweiten Stufe und später durch Rauschformung verringert wird, ist sie kleiner als die Auswirkung bei der ersten Stufe. Aus diesem Grund kann nur das Verwenden des internen D/A-Wandlers der Erfindung allein bei der ersten Stufe ebenfalls eine große Auswirkung erzeugen.
Eine zwölfte Ausführungsform der Erfindung wird mit Bezug auf 23 erläutert.
Ein Verfahren zum Verringern von Löschfehlern bei der ersten Stufe besteht darin, den ΔΣ-Modulator bei der ersten Stufe von zweiter Ordnung oder höher zu machen.
Beispielsweise wird im Fall der zweiten Ordnung die Auswirkung der Differenz zwischen den Transfercharakteristik der ersten Stufe und den idealen Werten des Löschfehlers einer Rauschformung erster Ordnung unterzogen. Daher kann die Auswirkung der Elementgenauigkeit verringert werden.
Außerdem verringert die Verwendung eines D/A-Wandlers mit einer Auswahlvorrichtung der Erfindung die Auswirkung der Genauigkeit der Elemente (z. B. Stromzellen), die den internen D/A-Wandler aufbauen, in der Nähe von DC erheblich, sodass ein Wandler mit höherer Genauigkeit verwirklicht werden kann.
24 zeigt eine dreizehnte Ausführungsform, bei der die Erfindung auf einen Amplitudenmodulator angewendet wird.
Bei dieser Ausführungsform ist der Ausgangsanschluss eines Trägerwellenoszillators (OSC) mit den Basisanschlüssen der Transistoren TR₁ bis TR_n verbunden, die parallel miteinander verbunden sind, und ein mit dem Kollektoranschlüssen verbundener Widerstand R erzeugt eine Spannungsausgabe. Schalter SW₁ bis SW₂ werden zwischen dem Widerstand R und den Transistoren TR₁ bis TR_n eingefügt. Das Steuern der Schalter gemäß der Schaltsignaleingabe ändert die Amplitude der Trägerwelle, wodurch die amplitudenmodulierte Ausgabe erzeugt wird. Das Verwenden einer Auswahlvorrichtung der Erfindung zum Steuern der Schaltern mildert die Auswirkung von Fehlern ab, die aus der Unvollkommenheit der einzelnen Transistoren und Schalter herrühren, was es möglich macht, einen Modulator mit hoher Genauigkeit zu verwirklichen.
Da es die Verwendung einer Rechteckwelle als eine Trägerwelle den Transistoren außerdem ermöglicht, als Schalter zu arbeiten, kann der Modulator nur aus Schaltern aufgebaut sein, mit dem Ergebnis, dass die Wirkung der Nichtlinearität des Transistors minimiert werden kann, was es möglich macht, einen Modulator mit höherer Genauigkeit aufzubauen. Eine vierzehnte Ausführungsform, bei der die Erfindung auf ein Lautsprechersystem angewendet wird, wird mit Bezug auf 25 erläutert.
Viele Gruppen von Lautsprechern SP sind angeordnet. Die einzelnen Lautsprecher SP sind anstatt der bei der achten Ausführungsform gezeigten D/A-Wandlern verbunden, wodurch das Eingangssignal bei der achten Ausführungsform in ein Audiosignal umgewandelt wird. Eine Auswahlvorrichtung der Erfindung wird verwendet, um die Lautsprecher SP gemäß dem Eingangssignal in den D/A-Wandler auszuwählen und steuert sie durch Verwenden eines Signals von 0 oder eines Signals von 1 oder –1 an. Dies ermöglicht, dass die Lautsprecher nur von den Schaltern angesteuert werden. Daher kann die Verschlechterung, die aus Leistung des Verstärkers herrührt, die bei herkömmlichen analogen Verstärker gefunden wurde, verringert werden.
26 zeigt eine Auswahlvorrichtung gemäß einem konkreten Beispiel der Erfindung. Gemäß der Auswahlvorrichtung ist ein Register 41 zum Halten eines Auswahlsignals, das eine Mehrzahl von Signalkomponenten X₁ bis X_n umfasst, mit einem Akkumulator 43 über Integratoren verbunden, die jeweils einen Addierer 42 und ein Verzögerungselement 42b umfassen. Das Register 43 erhält einen Integrationswert jedes der Auswahlsignalkomponenten X₁ bis X_n. Die Ausgangsanschlüsse des Registers 43 werden mit dem Koeffizienten-Multiplizierern 46₁ bis 46_n über Integratoren 44₁ bis 44_n jeweils verbunden. Die Ausgangsanschlüsse der Koeffizienten-Multiplizierer 46₁ und die Ausgangsanschlüsse der Koeffizienten-Multiplizierer 47₁ bis 47_n , deren Eingangsanschlüsse mit den Integratoren 42₁ bis 42_n verbunden sind, sind jeweils mit Addierern 48₁ bis 48_n verbunden. Mit anderen Worten multiplizieren die Koeffizienten-Multiplizierer 46₁ bis 46_n die integrierten Akkumulationssignale von den Integratoren 42₁ bis 42_n jeweils mit Koeffizienten β, und die Koeffizienten-Multiplizierer 47₁ bis 47_n multiplizieren die integrierten Auswahlsignale von Integratoren 42₁ bis 42_n mit dem Koeffizienten α. Die Ausgangssignale von den Koeffizienten-Multiplizierern 46₁ bis 46_n und 47₁ bis 47_n werden jeweils von den Addierern 48₁ bis 48n addiert. Die Additionsergebnissignale von den Addierern 48₁ bis 48_n werden in eine Sortierschaltung 49 eingegeben. Diese Sortierschaltung 49 sortiert die Additionsergebnissignale in Übereinstimmung mit einer absteigenden Reihenfolge und ermöglicht, dass die Auswahlsignalkomponenten, die den benutzten Zeiten jeder Stromzelle während einer vorbestimmten Zeitspanne entsprechen, in einem Register 50 gehalten werden können. Das Register 50 überträgt das Auswahlsignal mit den Auswahlsignalkomponenten an den D/A-Wandler und das Register 41. Zu dieser Zeit wird das Register 41 auf das neue Auswahlsignal von dem Register 50 aktualisiert.
Nun wird ein Sender beschrieben, der mit einem internen D/A-Wandler versehen ist, der die Auswahlvorrichtung der Erfindung verwendet.
Gemäß dem in 27 gezeigten Sender wird das über eine Antenne 61 eingegebene, empfangene Signal in ein Bandpassfilter 62 eingegeben, wodurch das Signal außerhalb des Signalbands gedämpft wird. Das Ausgangssignal von dem Bandpassfilter wird von einem rauscharmen Verstärker (LNA) 63 verstärkt, dessen Ausgangssignal in Mischer 65₁ und 65₂ über ein Bandpassfilter 64₁ eingegeben wird. Bei den Mischern 65₁ und 65₂ wird das empfangene Signal durch das lokale Frequenzsignal von dem lokalen Oszillator 69 und dem um π/2-phasenverschobenen lokalen Frequenzsignal von einem π/2-Phasenverschieber 68 frequenzumgewandelt. Die empfangenen frequenzumgewandelten Signale von den Mischern 65₁ und 65₂ werden in Tiefpassfilter 66₁ bzw. 66₂ eingegeben und einer Kanalauswahl unterworfen. Die empfangenen kanalausgewählten Signale werden in A/D-Wandler (ADC) 67₁ bzw. 67₂ eingegeben, um in digitale Signale umgewandelt zu werden. Die digitalen Signale von den A/D-Wandlern 67₁ und 67₂ werden in einen Demodulator 70 eingegeben, um demoduliert zu werden.
Die A/D-Wandler 67₁ und 67₂ umfassen jeweils einen A/D-Wandler vom ΔΣ-Typ mit zwei Stufenintegratoren 31₁ und 31₂ , und einen internen D/A-Wandler 36, bei dem die in 20 gezeigte Auswahlvorrichtung der Erfindung verwendet wird. Bei dieser Ausführungsform wird ein Multibit-D/A-Wandler als der interne D/A-Wandler verwendet, um den dynamischen Bereich des A/D-Wandlers zu erweitern. Wenn der Multibit-D/A-Wandler verwendet wird, bestimmt die Nichtlinearität des D/A-Wandlers 36 die A/D-Umwandlungscharakteristik des Gesamten in 20 gezeigten A/D-Wandlers. Daher benötigt der interne D/A-Wandler 36 eine hohe Genauigkeit. Bei dieser Ausführungsform weist die D/A-Umwandlungsschaltung des D/A-Wandlers 36 eine Schaltung mit Schaltern auf, die selektiv von der in 1 und 2 gezeigten Auswahlvorrichtung gesteuert werden, wie es in 3 und 4 gezeigt ist. Bei der Umwandlungsschaltung von 3 werden die Stromzellen 22₁ bis 22_n von der Auswahlvorrichtung ausgewählt, sodass die Anzahl der ausgewählten Stromzellen von dem Eingangssignal bestimmt wird. In diesem Fall wird das Additionssignal, das größer oder kleiner als das eingegebene Bezugssignal im Pegel ist, unter den Additionssignalen von dem Addierer 18 ausgewählt, sodass die Stromzellen 22₁ bis 22_n gleichmäßig in Übereinstimmung mit dem ausgewählten Additionssignal ausgewählt werden. Dem gemäß kann das aufgrund der Veränderung der Elemente in dem spezifischen Frequenzband verursachte Rauschen verringert, werden.
Wie es oben beschrieben ist, wenn die in 1 und 2 gezeigte Auswahlvorrichtung in dem internen D/A-Wandler des A/D-Wandlers verwendet wird, wird ein A/D-Wandler mit. hoher Genauigkeit verwirklicht, auch wenn die Elemente, die den internen D/A-Wandler aufbauen, in den Charakteristika nicht gleichmäßig sind. Dem gemäß wird der A/D-Wandler mit einem breiten dynamischen Bereich ohne weiteres erhalten, sodass kein automatischer Verstärkungscontroller (AGC) erforderlich ist und somit die Kosten verringert werden. Wenn der die Erfindung verwendende A/D-Wandler nicht den gewünschten dynamischen Bereich bereitstellt, kann ein AGC mit der Vorstufe des A/D-Wandlers verbunden werden. Da in diesem Fall der dynamische Bereich des A/D-Wandlers stark vergrößert wird, kann die variable Verstärkungsbreite des AGC klein sein.
Da bei der Ausführungsform die Tiefpassfilter 66₁ und 66₂ für die Kanalauswahl verwendet werden, ist eine scharfe Grenzcharakteristik für die Tiefpassfilter erforderlich. Da der A/D-Wandler jedoch einen breiten dynamischen Bereich aufweisen kann, kann er ein Breitbandsignal A/D-Umwandeln, und somit können die Tiefpassfilter 66₁ und 66₂ ein Anti-Aliasing-Filter mit einer milden Grenzcharakteristik aufweisen, und die Kanalauswahl kann von dem digitalen Modulator 70 durchgeführt werden.
Obwohl es erforderlich ist, dass die Tiefpassfilter 66₁ und 66₂ eine niedrigere Verzerrung aufweisen, können sie nur durch die passiven Elemente gebildet werden, die imstande sind, in einer IC-Vorrichtung im Fall des Verwendens eines milden Grenzcharakteristikfilters zusammengebaut zu werden. Aus diesem Grund können Tiefpassfilter mit niedriger Verzerrung ohne weiteres verwirklicht werden.
28 zeigt einen Sender, der die Erfindung anwendet. Gemäß dem Sender wird das von einer Tonquelle, z. B. einem Mikrophon 82, eingegebene Sprachsignal digital durch einen Code 81 codiert und in I- und Q-Quadratursignale durch eine Seriell/Parallel-Wandler 80 abgebildet. Die I- und Q-Quadratursignale werden in analoge Signale durch die D/A-Wandler (DAC) 79₁ und 79₂ umgewandelt. Die analogen Signale werden durch eine Quadraturmodulator quadraturmoduliert, der einen Addierer, Multiplizierer 76₁ , 76₂ , einen lokalen Oszillator 77 und einen π/2-Phasenverschieber 78 umfasst. Das quadraturmodulierte Signal wird durch ein Bandpassfilter 74 geleitet, sodass unerwünschte Frequenzsignalkomponenten gedämpft werden, und dann durch einen Leistungsverstärker (PR) 73 verstärkt und in ein Bandpassfilter 72 eingegeben. Das verstärkte Signal wird durch ein Bandpassfilter 72 geleitet, sodass unerwünschte Frequenzkomponenten gedämpft werden, und dann über eine Antentenne 71 gesendet.
Der Sender umfasst die D/A-Wandler 79₁ und 79₂ , die jeweils die in 1 und 2 gezeigte Auswahlvorrichtung umfassen, und die in 3 und 4 gezeigte D/A-Umwandlungsschaltung. Dem gemäß wird, sogar wenn die D/A-Wandler 79₁ und 79₂ durch Elemente aufgebaut werden, die keine gleichmäßigen Charakteristika aufweisen, der Sender mit guter Modulationsgenauigkeit verwirklicht.
29 zeigt einen Sender mit einem Quadraturmodulator (QMOD) 83, der aufgebaut ist, wie es in 30 gezeigt ist. D. h. der Quadraturmodulator 83 umfasst eine Mehrzahl von Transistorschaltungen 90 und 93, die mit einem Ausgangsanschluss OUT verbunden sind. Die Transistorschaltung 90 umfasst ein Paar von Transistoren 91, die miteinander verbundene Emitter aufweisen, und ein Paar von Transistoren 92, die miteinander verbundene Emitter aufweisen, wobei der Kollektor einer der Transistoren 92 mit den Emittern der Transistoren 91 verbunden ist. Die Transistorschaltung 92 umfasst ein Paar von Transistoren 94 mit miteinander verbundenen Emittern und ein Paar von Transistoren 95 mit miteinander verbundenen Emittern, wobei der Kollektor einer der Transistoren 95 mit den Emittern der Transistoren 94 verbunden ist.
Bei dem obigen Quadraturmodulator 83 werden die Basen der Transistoren 91 und 94 mit einem Auswahlsignal "select" und einem inversen Auswahlsignal "select" beliefert, das von der in den 1 und 2 gezeigten Auswahlvorrichtung ausgegeben wird. Die Basen der Transistoren 92 und 95 werden mit lokalen Frequenzsignalen φ, φ und φ1b, φ1b versorgt. Wenn die Auswahlsignale in die Basen der Transistoren 91 und 94 und die lokalen Frequenzsignale an die Basen der Transistoren 92 und 94 eingegeben werden, werden die Stromzellen Ii ausgewählt. Als Ergebnis wird die Amplitude des Ausgangssignal in Übereinstimmung mit der Anzahl von ausgewählten Zellen moduliert.
31 zeigt ein Signalgenerator zum Erzeugen der lokalen Frequenzsignale φ, φ und φ1b, φ1b. Der Signalgenerator umfasst einen lokalen Oszillator 101 zum Erzeugen eines lokalen Frequenzsignals φ, einen Inverter zum Invertieren des lokalen Frequenzsignals φ, um das invertierte lokale Frequenzsignal φ auszugeben, einen π/2-Phasenverschieber 103 zum Phasenverschieben des lokalen Frequenzsignals φ um π/2, um das Signal φ1b auszugeben, und einen Inverter zum Invertieren des Signals φ1b, um das invertierte Signal φ1b auszugeben.
Wie es oben beschrieben ist, werden die Transistoren 95 mit dem π/2-verschobenen lokalen Frequenzsignal versorgt, sodass die amplitudenmodulierte Stromausgabe an dem Ausgangsanschluss OUT erhalten wird. Wenn eine Spannungsausgabe erforderlich ist, wird sie durch Verbinden eines Widerstands mit dem Ausgangsanschluss OUT erhalten.
Bei der Ausführungsform wird die Amplitude des Ausgangssignal durch die Anzahl von Stromzellen bestimmt, die von dem Auswahlsignal "select" ausgewählt werden, das von der in 1 und 2 gezeigten Auswahlvorrichtung erzeugt wird. Daher wird angenommen, dass in einem spezifischen Frequenzband der Betrieb des Senders von dem auf der Transistorgröße basierenden Fehler beeinflusst wird. Aus diesem Grund kann sogar wenn die Elemente mit schlechter Genauigkeit bei dem Quadraturmodulator verwendet werden, die digitale Umwandlung und die Frequenzumwandlung mit guter Genauigkeit durchgeführt werden. Dem gemäß wird der D/A-Wandler und der Quadraturmodulator mit hoher Genauigkeit, die bei herkömmlichen Sendern erforderlich sind, bei dem vorliegenden Sender nicht verlangt. Außerdem sind Verfahren mit Elementen hoher Genauigkeit nicht erforderlich, sodass Kosten verringert werden.
Wie es oben beschrieben ist, kann die Erfindung die Auswirkung der Genauigkeit der analogen Elemente auf die Umwandlungsgenauigkeit verringern, was es ermöglicht, eine Umwandlung hoher Genauigkeit ohne Erhöhen der Betriebsgeschwindigkeit zu erreichen. Da die Genauigkeit des Elements nicht hoch sein muss, ist ein aufwendiges Verfahren oder Trimmen nicht erforderlich, was Kostenverringerung und Miniaturisierung ermöglicht. Außerdem senkt die Verringerung der Betriebsgeschwindigkeit den Leistungsverbrauch.

Claims

Auswahlvorrichtung mit Selektormitteln zum Auswählen auswählbarer Objekte in Übereinstimmung mit einem Eingangssignalpegel, wobei die Auswahlvorrichtung umfasst: Integrationsmittel (14₁ , 14₂ ) zum einmaligen oder wiederholten Integrieren von Daten, die einen Zustand darstellen, bei dem jedes der auswählbaren Objekte (22₁ ,... 22_n ), die einen relativen Fehler zwischen ihnen aufweisen, während einer vorbestimmten Zeitspanne verwendet wurde; und dadurch gekennzeichnet, dass das Selektormittel (13) umfasst: Vergleichsmittel (19) zum Vergleichen eines Signals, das einem Integrationsergebnis des Integrationsmittels entspricht, mit einem vorherigen Signal, das einem vorherigen Integrationsergebnis entspricht, um ein Vergleichsergebnis auszugeben, das die Anzahl von Malen darstellt, die die auswählbaren Objekte verwendet wurden, und Auswahlmittel (20) zum Auswählen der auswählbaren Objekte in einer Reihenfolge, in der die Anzahl von Malen, die die auswählbaren Objekte während der vorbestimmten Zeitspanne verwendet wurden, in Übereinstimmung mit den Vergleichsergebnis abfällt.
Auswahlvorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, dass das Integrationsmittel einen ersten Integrator (14₁ ) zum Integrieren eines Auswahlsignals von dem Selektormittel (13) und einem zweiten Integrator (14₂ ) zum Integrieren des Integralsignals des ersten Integrators umfasst, und die Auswahlvorrichtung ferner erste und zweite Multiplizierer (16, 17) zum Multiplizieren der Integral-Ausgangssignale der ersten bzw. zweiten Integratoren mit spezifischen Koeffizienten, und einen Addierer (18) zum Addieren der Ausgangssignale der ersten und zweiten Multiplizierer (16, 17) umfasst, und wobei das Vergleichsmittel (19) das Additionssignal des Addierers mit einem vorherigen Additionssignal vergleicht, um das Vergleichsergebnis auszugeben.
Auswahlvorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, dass das Integrationsmittel einen Einzelintegrator (14) zum Integrieren des Auswahlsignals des Selektormittels (13) und zum Liefern eines Integrationsausgangssignals an das Auswahlmittel umfasst.
Auswahlvorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, dass das Integrationsmittel erste, zweite und dritte Integratoren (14₁ , 14₂ , 14₃ ) umfasst, die in drei Stufen zum Integrieren des Auswahlsignals des Selektormittels (13) verbunden sind, wobei das Integrationssignal des dritten Integrators (14₃ ) an das Vergleichsmittel geliefert wird.
Auswahlvorrichtung gemäß Anspruch 1, gekennzeichnet durch einen Addierer (29) zum Addieren eines Dither-Signals zu dem Eingangssignal, wobei das Auswahlmittel (20) die auswählbaren Objekte in Übereinstimmung mit dem Integrationsergebnis des Integrationsmittels und eines Additionsergebnisses des Addierers auswählt.