DE3908314C2

DE3908314C2 -

Info

Publication number: DE3908314C2
Application number: DE3908314A
Authority: DE
Inventors: Takashi Sagamihara Kanagawa Jp Sakaguchi
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-03-15
Filing date: 1989-03-14
Publication date: 1991-10-24
Also published as: US4994804A; US5068659A; DE3908314A1; KR890015518A; KR920002674B1; JPH01233921A

Description

Die Erfindung bezieht sich auf einen Analog-Digital-Wandler mit Delta-Sigma-Modulation gemäß dem Oberbegriff des Anspruchs 1.

In konventioneller Weise wird ein Analog-Digital-Wandler (nachstehend auch als A/D-Wandler bezeichnet), wie ein Analog-Digital-Konverter oder ein Digital-Analog-Konver ter, auf vielen Gebieten verwendet. So wird insbesondere ein A/D-Wandler vom Typ mit Über-Abtastung bzw. mehrfacher Abtastung (Over-sampling), der eine Delta-Sigma-Modula tions-Version verwendet, in weitem Umfang benutzt, da der betreffende Wandler dazu geeignet ist, eine Schaltungs größe zu vermindern, eine Schaltungsanordnung in einer Großintegrationsschaltung (LSI-Schaltung) herzustellen oder eine Arbeitsgeschwindigkeit der Schaltungen zu steigern. Der betreffende Typ des A/D-Wandlers ist gene rell ein sogenannter Delta-Sigma-Modulator, kurz Δ-Σ-Modulator.

Ein Analog-Digital-Wandler mit den Merkmalen des Oberbegriffs des Anspruchs 1 ist beispielsweise bekannt aus JP-62-169 529-A (Pat.-Abstr. of Japan, Sect. E, Vol. 12 (1988), Nr. 9 (E-572).

Fig. 1 zeigt als Blockschaltbild einen typischen Analog-Digital- Wandler mit einem Δ-Σ-Modulator wie er z. B. in IEEE-Transak tions or Communication, Vol. COM-31 (März 1983) 3, S. 360-370, insbesondere Fig. 7, dargestellt ist. Gemäß Fig. 1 wird ein zu quantisierendes analoges Signal A über einen Eingangsanschluß 70 einer ersten Subtrahiereinrichtung 71 zugeführt. Die erste Subtrahiereinrichtung 71 führt eine Subtraktionsoperation zwischen dem analogen Signal A und einem Rückkopplungssignal B aus, welches später beschrieben werden wird. Ein von der ersten Sub trahiereinrichtung 71 erhaltenes erstes Subtraktions signal C (C = B - A) wird einem ersten Integrator 72 zugeführt.

Der erste Integrator 72 führt eine Integrationsoperation bezüglich des ersten Subtraktionssignals C aus. Ein durch die erste Subtrahiereinrichtung 71 erhaltenes erstes Inte grationssignal D wird einer zweiten Subtrahiereinrich tung 73 zugeführt. Die zweite Subtrahiereinrichtung 73 führt eine Subtraktionsoperation zwischen dem ersten Integrationssignal D und dem Rückkopplungssignal B aus. Ein durch die zweite Subtrahiereinrichtung 73 erhaltenes zweites Subtraktionssignal E wird sodann einem zweiten Integrator 74 zugeführt. Der zweite Integrator 74 führt eine Integrationsoperation bezüglich des zweiten Subtraktions signals E aus. Ein durch den zweiten Integrator 74 erhaltenes zweites Integrationssignal F wird einer Quantisiereinrichtung 75 zugeführt. Die Quantisierein richtung 75 führt eine Quantisierungsoperation bezüglich des zweiten Integrationssignals F aus.

Die Quantisierungs- bzw. Quantisiereinrichtung 75 weist einen (nicht dargestellten) Komparator auf, der das zweite Integrationssignal F mit einem Referenzpotential in jeder Periode eines Taktsignals G vergleicht. Das Taktsignal G wird durch einen Taktgenerator 76 erzeugt. Das Takt signal G weist eine Frequenz auf, die hinreichend höher ist als die höchste Frequenzkomponente des analogen Signals A.

Das Taktsignal G wirkt als Abtastsignal für die Quantisie rungsoperation, die in der Quantisierungseinrichtung 75 ausgeführt wird. Das zweite Integrationssignal F wird mit einer Frequenzrate des Taktsignals G abgetastet. Der ab getastete momentane Signalwert des zweiten Integrations signals F, der durch die Quantisierungseinrichtung 76 erhalten wird, wird an einen Ausgangsanschluß 77 als Quantisierungssignal H des analogen Signals A abgegeben, wie dies später noch beschrieben werden wird.

Der abgetastete momentane Signalwert wird einer Verzöge rungsschaltung 78 zugeführt, so daß das oben erwähnte Rückkopplungssignal B erhalten wird. Das Rückkopplungs signal B wird in den Signalflußweg zurückgeleitet, der die ersten und zweiten Integratoren 72 und 74 und die Quantisierungseinrichtung 75 umfaßt. Der abgetastete momentane Signalwert wird integriert, erneut abgetastet und wieder integriert, um das Quantisierungsrauschen in der Rückkopplungsschleife zu reduzieren. Damit wird das von der Quantisierungseinrichtung 75 her erhaltene Ausgangs signal H in eine 1-Bit-Digital-Signal-Version umgesetzt.

Darüber hinaus wird das Rückkopplungssignal B, das ist der im Rückkopplungszweig abgetastete momentane Signalwert, durch das eingangsseitige analoge Signal A in Überein stimmung mit der Subtraktionsoperation der ersten Subtrak tionsschaltung 71 beeinflußt oder moduliert. Dies bedeutet, daß die 1-Bit-Digital-Signal-Version des Ausgangssignals H auch eine PCM (Pulscodemodulation)- oder eine PDM (Puls dichtemodulation)-Version des analogen Signals A aufweist.

Der Δ-Σ-Modulator gemäß Fig. 1 ist ein Δ-Σ-Modulator vom sogenannten Doppelintegrationstyp. Dieser Modulatortyp kann durch eine Ersatzschaltung angegeben werden, wie sie in Fig. 2 dargestellt ist (vgl. a.a.O., Fig. 8, und Proc. IEEE, Vol. 74 (1986), S. 1310-1315, dort Fig. 2(b)), und zwar entsprechend der Z-Umsetzung. In Fig. 2 entsprechen die Schaltungsblöcke 72z und 74z mit der Umsetzformel 1/(1-Z^-1) den ersten bzw. zweiten Integrationsschaltungen 72, 74 gemäß Fig. 1. Ein Schaltungsblock 75z mit der Umsetzformel Q(Z) entspricht der Quantisierungseinrichtung 75 gemäß Fig. 1. Ein Schal tungsblock 78z mit der Umsetzformel Z^-1 entspricht der Verzögerungsschaltung 78 gemäß Fig. 1. Gemäß der in Fig. 2 dargestellten Ersatzschaltung wird ein eingangsseitig zu geführtes analoges Signal X(Z) in ein digitales Ausgangs signal Y(Z) umgesetzt, während ein Quantisierungsrauschen Q(Z) in dem Quantisierungsschaltungsblock 75z auftritt.

Die Ersatzschaltung bzw. äquivalente Schaltung gemäß Fig. 2 weist folgende Übertragungsfunktion auf:

Y(Z) = X(Z) + (1 - Z^-1)² · Q(Z) . . . (1)

Die Gleichung (1) gibt an, daß das digitale Ausgangs signal Y(Z) eine erste Komponente, die auf das analoge Signal X(Z) anspricht, und eine zweite Komponente umfaßt, die dem Quantisierungsrauschen Q(Z) entspricht. Die erste Komponente X(Z) weist eine gleichmäßige Frequenzkennlinie auf, während die zweite Komponente (1 - Z^-1)² · Q(Z) eine Frequenzkennlinie aufweist, deren Ansprechverhalten auf das Ansteigen der Frequenz hin abrupt ansteigt. Die zweite Komponente (1 - Z^-1)² · Q(Z) ist jedoch klein im Vergleich zu der ersten Komponente X(z), falls die Frequenz des Taktsignals G hinreichend höher ist als die höchste Frquenzkomponente des analogen Signals X(Z). Ferner kann die zweite Komponente (1 - Z^-1)² · Q(Z) leicht durch Verwendung eines Tiefpaßfilters beseitigt werden.

Wie oben beschrieben, kann der Δ-Σ-Modulator vom Doppel integrationstyp ein analoges Signal theoretisch mit einer sehr hohen Quantisierungsgenauigkeit quantisieren. Ein Analog-Digital-Wandler, wie ein Δ-Σ-Modulator vom Dop pelintegrationstyp weist jedoch noch ein weiteres Stör problem auf. Dies bedeutet, daß jeder Schaltungsblock des Analog-Digital-Wandlers ein internes Rauschen hevorruft, z. B. ein thermisches Rauschen. Eine externe Störung, wie z. B. ein Rauschen, das in einer Spannungsquelle enthalten ist (nachstehend als Spannungsquellenrauschen bezeichnet), mit der der Analog-Digital-Wandler versorgt bzw. gesteuert wird, wird ebenfalls in den Analog-Digital-Wandler einge führt. Ferner wird ein in einem zu quantisierenden analo gen Signal enthaltenes Rauschen (nachstehend als Signal quellenrauschen bezeichnet) in den Analog-Digital-Wandler eingeführt. Diese Störungen bzw. dieses Rauschen wird in derselben Weise verarbeitet wie ein durch den Analog- Digital-Wandler zu quantisierendes analoges Signal X(Z). Damit sind die Störungen bzw. Rauschanteile, abgesehen von dem Quantisierungsrauschen und dem Signalquellen rauschen, sehr schwierig aus dem digitalen Ausgangs signal Y(Z) zu beseitigen.

Es ist daher Aufgabe der Erfindung, einen Analog-Digital- Wandler der eingangs genannten Art so weiterzubilden, daß die Störungen bzw. das Rauschen vermindert werden.

Die Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.

Die Erfindung wird durch die Merkmale der Unteransprüche weitergebildet.

Zwar ist es aus der EP 84 353-A2 bekannt bei Delta-Sigma- Modulatoren Schaltkreiseinrichtungen zu verwenden. Sie dienen dort jedoch als Referenzspannungsquellen, weshalb die vorliegende Aufgabe nicht gelöst werden kann.

Die Erfindung wird anhand von in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt

Fig. 1 ein Blockdiagramm eines typischen Analog-Digital-Wandlers mit einem Δ-Σ-Modulator,

Fig. 2 ein Blockdiagramm einer Er satzschaltung des in Fig. 1 dargestellten Analog- Digital-Wandlers,

Fig. 3 ein Blockdiagramm eines ersten Ausführungsbeispiel eines Analog-Digital-Wandlers mit einem Δ-Σ-Modulator gemäß der vorliegenden Erfindung,

Fig. 4 ein Blockdiagramm einer Ersatzschaltung eines Teiles des in Fig. 3 dargestellten Analog- Digital-Wandlers,

Fig. 5(a) bis 5(f) in Signalverläufen Signale in der Ersatz schaltung gemäß Fig. 4,

Fig. 6 ein Blockdiagramm eines zwei ten Ausführungsbeispiel eines Analog-Digital- Wandlers mit einem Δ-Σ-Modulator gemäß der vor liegenden Erfindung,

Fig. 7 ein Blockdiagramm eines drit ten Ausführungsbeispiel eines Analog-Digital- Wandlers mit einem Δ-Σ-Modulator gemäß der vor liegenden Erfindung,

Fig. 8 ein Blockdiagramm eines vier ten Ausführungsbeispiel eines Analog-Digital- Wandlers mit einem Δ-Σ-Modulator gemäß der vor liegenden Erfindung,

Fig. 9 ein Blockdiagramm eines fünften Ausführungsbeispiel eines Analog-Digital-Wandlers mit einem Δ-Σ-Modulator gemäß der vorliegenden Erfindung.

Nunmehr wird die vorliegende Erfindung im einzelnen unter Bezugnahme auf die Fig. 3 bis 9 erläutert. In den Figuren sind mit den in Fig. 1 gezeigten Elementen gleiche oder äquivalente Elemente der Einfachheit halber mit gleichen Bezugszeichen bezeichnet.

Zunächst sei auf Fig. 3 Bezug genommen, anhand der ein erstes Ausführungsbeispiel des Analog-Digital-Wandlers mit einem Δ-Σ-Modulator gemäß der vorliegenden Erfindung im einzelnen beschrieben werden wird. Gemäß Fig. 3 wird ein zu quantisierendes analoges Signal A an erste und zweite Eingangsanschlüsse 70a und 70b angelegt. Demgemäß treten differentiell bzw. differenzmäßig bezogene Signale Aa und Ab des analogen Signals A an den Anschlüssen 70a und 70b auf. Diese Signale Aa und Ab werden einem ersten Schaltkreis 81 zugeführt. Der erste Schaltkreis 81 weist erste und zweite Eingangsanschlüsse 81a und 81b sowie erste und zweite Ausgangsanschlüsse 81c und 81d auf. Der erste Schaltkreis 81 wird hinsichtlich seiner Schaltopera tion durch ein Taktsignal G gesteuert. Das Taktsignal G wird durch einen Taktgenerator 76 erzeugt. Die Schalt operation des ersten Schaltkreises 81 ändert sich zwischen zwei Schaltzuständen SS 1 und SS 2 entsprechend dem Takt signal G, wie dies weiter unten noch beschrieben werden wird.

Von den ersten und zweiten Ausgangsanschlüssen 81c und 81d des ersten Schaltkreises 81 werden Schalt-Ausgangssignale Ia bzw. Ib erhalten. Diese Ausgangssignale sind Gleich taktsignale, deren Polaritäten entgegengesetzt zueinander sind. Das Gleichtaktsignal wird durch ein erstes Gleich taktausgangssignal I dargestellt bzw. gegeben sein. Dieses erste Gleichtaktausgangssignal I wird ersten und zweiten Subtrahiereinrichtungen 71a und 71b zugeführt. Dies be deutet, daß die Schaltungsausgangssignale Ia und Ib den ersten bzw. zweiten Subtrahiereinrichtungen 71a und 71b zuge führt werden. Die erste Subtrahiereinrichtung 71a führt eine Subtraktionsoperation zwischen dem Signal Ia, welches vom Ausgangsanschluß 81c abgegeben ist, und einem ersten Rückkopplungssignal Ba aus. Die zweite Subtrahiereinrich tung 71b führt eine Subtraktionsoperation zwischen dem Signal Ib, welches vom Ausgangsanschluß 81d abgegeben ist, und einem zweiten Rückkopplungssignal Bb aus. Die ersten und zweiten Rückkopplungssignale Ba und Bb werden weiter unten noch erläutert werden.

Die ersten und zweiten Subtraktionssignale Ca (Ca = Ba - Ia) und Cb (Cb = Bb - Ib) werden von den ersten bzw. zweiten Subtrahiereinrichtungen 71a, 71b erhalten. Die ersten und zweiten Subtraktionssignale Ca und Cb sind Gleichtakt signale, deren Polaritäten zueinander entgegengesetzt sind. Das Gleichtaktsignal wird durch ein erstes Gleich takt-Subtraktionssignal C dargestellt. Das erste Gleich takt-Subtraktionssignal C wird einem ersten Integrator 72 zugeführt. Dies bedeutet, daß die ersten und zweiten Sub traktionssignale Ca und Cb den invertierenden und nicht invertierenden Eingangsanschlüssen 72a und 72b des ersten Integrators 72 zugeführt werden.

Der erste Integrator 72 führt eine Integrationsoperation bezüglich der ersten und zweiten Subtraktionssignale Ca und Cb aus. Sodann gibt der erste Integrator 72 ein erstes Integrationssignal D über seine invertierenden und nichtinvertierenden Ausgangsanschlüsse 72c bzw. 72d ab. Das inverse bzw. invertierte Signal Da des ersten Integrationssignals D, das vom invertierenden Ausgangs anschluß 72c abgegeben wird, wird einer dritten Sub trahiereinrichtung 73a zugeführt. Das nichtinvertierte bzw. nicht-inverse Signal Db des ersten Integrations signals D, welches vom nichtinvertierenden Ausgangsan schluß 72d abgegeben wird, wird einer vierten Subtrahier einrichtung 73b zugeführt.

Die dritte Subtrahiereinrichtung 73a führt eine Subtrak tionsoperation zwischen dem ersten inversen bzw. inver tierten Integrationssignal Da, welches von dem invertie renden Ausgangsanschluß 72c abgegeben ist, und dem ersten Rückkopplungssignal Ba aus. Die vierte Subtrahiereinrich tung 73b führt eine Subtraktionsoperation zwischen dem ersten nichtinvertierten bzw. nicht-inversen Integrations signal Db, welches vom nichtinvertierenden Ausgangsan schluß 72c abgegeben ist, und dem zweiten Rückkopplungs signal Bb aus.

Die dritten und vierten Subtraktionssignale Ea (Ea = Ba - Da) und Eb (Eb = Bb - Db) werden von den dritten bzw. vierten Subtrahiereinrichtungen 73a bzw. 73b erhalten. Die dritten und vierten Subtraktionssignale Ea und Eb sind Gleichtakt signale, deren Polaritäten zueinander entgegengesetzt sind. Das Gleichtaktsignal wird durch ein zweites Gleichtakt- Subtraktionssignal E dargestellt. Das zweite Gleichtakt- Subtraktionssignal E wird einem zweiten Schaltkreis 82 zugeführt. Dieser zweite Schaltkreis weist denselben Auf bau auf wie der erste Schaltkreis 81. Ferner wird der zwei te Schaltkreis 82 hinsichtlich seiner Schaltoperation durch das Taktsignal G in ähnlicher Weise wie der erste Schaltkreis 81 gesteuert. Dies bedeutet, daß die dritten und vierten Subtraktionssignale Ea und Eb den ersten bzw. zweiten Eingangsanschlüssen 82a, 82b des zweiten Schalt kreises 82 zugeführt werden. Sodann werden dritte und vierte Schaltausgangssignale Ja und Jb von den ersten bzw. zweiten Ausgangsanschlüssen 82c, 82d des zweiten Schaltkreises 82 erhalten.

Die ditten und vierten Schaltausgangssignale Ja und Jb werden an die invertierenden und nichtinvertierenden Ein gangsanschlüsse 74a, 74b eines zweiten Integrators 74 angelegt.

Der zweite Integrator 74 führt eine Integrationsoperation bezüglich der dritten und vierten Subtraktionssignale Ja und Jb aus. Sodann gibt der zweite Integrator 74 ein zweites Integrationssignal F über seine invertierenden und nichtinvertierenden Ausgangsanschlüsse 74c bzw. 74d ab. Das invertierte bzw. inverse Signal Fa des zweiten Integrationssignals F wird von dem invertierenden Aus gangsanschluß 74c abgegeben. Das nicht-inverse Signal Fb des zweiten Integrationssignals F wird vom nicht-inversen bzw. nicht-invertierenden Ausgangsanschluß 74d abgegeben. Das zweite Integrationssignal F wird einer Quantisierein richtung 75 zugeführt. Dies bedeutet, daß das inverse bzw. invertierte Signal Fa des zweiten Integrationssignals F dem invertierenden Eingangsanschluß 75a der Quantisier einrichtung 75 zugeführt wird. Das nicht-inverse bzw. nichtinvertierte Signal Fb des zweiten Integrationssignals F wird dem nicht-inversen bzw. nichtinvertierenden Ein gangsanschluß 75b der Quantisierungseinrichtung 75 zuge führt.

Die Quantisierungseinrichtung 75 weist einen (nicht dar gestellten) Komparator auf für den Vergleich des zweiten Integrationssignals F mit einem Referenzpotential in jeder Periode des Taktsignals G. Demgemäß wirkt das Taktsignal G als ein Abtasttaktsignal. Das Taktsignal G weist eine Frequenz auf, die hinreichend höher ist als die höchste Frequenzkomponente des analogen Signals A. Das zweite Integrationssignal F wird mit einer Frequenzrate des Takt signals G abgetastet. Ein durch die Quantisierungseinrich tung 75 erhaltener abgetasteter momentaner Signalwert des zweiten Integrationssignals F wird vom Ausgangsanschluß 75c der Quantisierungseinrichtung 75 abgegeben. Das abgetaste te Signal wird einem Ausgangsanschluß 77 des Analog-Digi tal-Wandlers als Quantisierungssignal H des analogen Signals A zugeführt, wie dies noch beschrieben werden wird.

Das durch die Quanitierungseinrichtung 75 erhaltene Quantisierungssignal H wird einer Verzögerungsschal tung 78 zugeführt. Die Verzögerungsschaltung 78 verzögert das Quantisierungssignal H über eine vorgeschriebene Zeitspanne. Die Verzögerungsschaltung 78 gibt erste und zweite verzögerte Signale Ka und Kb von ihren Ausgangsan schlüssen und Q ab. Die ersten und zweiten verzögerten Signale Ka und Kb sind Gleichtaktsignale, die in einer Differenzbeziehung zueinander stehen. Das Gleichtakt signal wird durch ein verzögertes Gleichtaktsignal K dar gestellt. Das verzögerte Gleichtaktsignal K wird einem dritten Schaltkreis 83 zugeführt, der denselben Aufbau hat wie die ersten und zweiten Schaltkreise 81 und 82. Ferner wird der dritte Schaltkreis 83 hinsichtlich seiner Schaltoperation durch das Taktsignal G in ähnlicher Weise gesteuert wie die ersten und zweiten Schaltkreise 81 und 82.

Die ersten und zweiten verzögerten Signale Ka und Kb wer den ersten bzw. zweiten Eingangsanschlüssen 83a, 83b des dritten Schaltkreises 83 zugeführt. Sodann werden fünfte und sechste Schaltausgangssignale von ersten und zweiten Ausgangsanschlüssen 83c, 83d des dritten Schaltkreises 83 erhalten. Das fünfte Schaltausgangssignal wird den ersten und dritten Subtrahiereinrichtungen 71a und 73a als das erste Rückkopplungssignal Ba zugeführt. Das sechste Schaltausgangssignal wird den zweiten und vierten Sub trahiereinrichtungen 71b und 73b als das zweite Rück kopplungssignal Bb zugeführt.

Nunmehr werden die ersten, zweiten und dritten Schalt kreise 81, 82 und 83 im einzelnen beschrieben werden. Jeder der Schaltkreise 81, 82 und 83 weist denselben Schal tungsaufbau auf, wie er oben beschrieben worden ist. Dem gemäß wird der erste Schaltkreis 81 als repräsentativ beschrieben. Der erste Schaltkreis 81 weist vier Schal ter 81e bis 81h auf. Der erste Schalter 81e ist zwischen dem ersten Eingangsanschluß 81a und dem ersten Ausgangs anschluß 81c des ersten Schaltkreises 81 angeschlossen.

Der zweite Schalter 81f ist zwischen dem ersten Eingangs anschluß 81a und dem zweiten Ausgangsanschluß 81d des ersten Schaltkreises 81 angeschlossen. Der dritte Schal ter 81g ist zwischen dem zweiten Eingangsanschluß 81b und dem zweiten Ausgangsanschluß 81d des ersten Schalt kreises 81 angeschlossen. Der vierte Schalter 81h ist zwischen dem zweiten Eingangsanschluß 81a und dem ersten Ausgangsanschluß 81c des ersten Schaltkreises 81 ange schlossen.

Die Schalter 81e bis 81h werden durch das Taktsignal G ein- oder ausgeschaltet. Nunmehr sei bezüglich des Takt signals G angenommen, daß dieses aus zwei Signalen Φ 1 und Φ 2 besteht, die in der Phase entgegengesetzt zueinan der sind. Dies bedeutet, daß der Taktgenerator 76 erste und zweite Phasen-Taktsignale Φ 1 und Φ 2 erzeugt. Jedes der ersten und zweiten Phasen-Taktsignale Φ 1 und Φ 2 ändert sich zwischen zwei Verknüpfungs- bzw. Logik-Pegeln H und L in der bestimmten Frequenz, jedoch mit entgegengesetzter Phase zueinander. Ferner stehen die ersten und zweiten Phasen-Taktsignale Φ 1 und Φ 2 zueinander in solcher Be ziehung, daß diese H-Pegel-Perioden sich nicht einander überlappen.

Die ersten und dritten Schalter 81e und 81g werden durch das zweite Phasen-Taktsignal Φ 2 gesteuert. Demgegenüber werden die zweiten und vierten Schalter 81f und 81h durch das erste Phasen-Taktsignal Φ 1 gesteuert. Sodann sind die ersten und dritten Schalter 81e und 81g eingeschaltet, wenn das zweite Phasen-Taktsignal Φ 2 mit dem H-Pegel auf tritt. Demgegenüber sind die zweiten und vierten Schal ter 81f und 81h zu dieser Zeit ausgeschaltet. Infolge dessen werden die Signale Aa und Ab des den ersten und zweiten Eingangsanschlüssen 81a und 81b des ersten Schalt kreises 81 zugeführten analogen Signals A über die ersten bzw. dritten Schalter 81e bzw. 81g zu den ersten bzw. zweiten Ausgangsanschlüssen 81c bzw. 81d hingeführt. Die ser Zustand wird nunmehr als dem zuvor erwähnten Schalt zustand SS 1 entsprechend angenommen.

Die zweiten und vierten Schalter 81f und 81h werden einge schaltet, wenn das erste Phasen-Taktsignal Φ 1 mit dem H-Pegel auftritt. Demgegenüber werden die ersten und dritten Schalter 81e und 81g zu dieser Zeit ausgeschaltet. Infolgedessen werden die Signale Aa und Ab des den ersten und zweiten Eingangsanschlüssen 81a und 81b des ersten Schaltkreises 81 zugeführten analogen Signals A zu dem zweiten bzw. ersten Ausgangsanschluß 81d bzw. 81c über die zweiten bzw. vierten Schalter 81f, 81h geleitet. Der Zu stand entspricht dem Schaltzustand SS 2.

Demgemäß führt der erste Schaltkreis 81 die Signale Aa und Ab des analogen Signals A zu den ersten und zweiten Ausgangsanschlüssen 81c und 81d in dem ersten Zustand SS 1 hin. Demgegenüber führt der erste Schaltkreis 81 die Signale Aa und Ab des analogen Signals zu dem zweiten bzw. ersten Ausgangsanschluß 81d bzw. 81c im zweiten Zustand SS 2 hin.

Die zweiten und dritten Schaltkreise 82 und 83 sind in derselben Weise aufgebaut wie der erste Schaltkreis 81, der zuvor beschrieben worden ist. Demgemäß führt der zweite Schaltkreis 82 die dritten und vierten Subtraktions signale Ea und Eb zu dem ersten bzw. zweiten Ausgangsan schluß 82c bzw. 82d im ersten Zustand SS 1 hin. Demgegen über führt der zweite Schaltkreis 81 die dritten und vier ten Subtraktionssignale Ea und Eb zum zweiten bzw. ersten Ausgangsanschluß 82d bzw. 82c im zweiten Zustand SS 2 hin. Der dritte Schaltkreis 83 führt ebenfalls die ersten und zweiten verzögerten Signale Ka und Kb zum ersten bzw. zweiten Ausgangsanschluß 83c bzw. 83d im ersten Zustand SS 1 hin. Demgegenüber führt der dritte Schaltkreis 83 die ersten und zweiten verzögerten Signale Ka und Kb zum zweiten bzw. ersten Ausgangsanschluß 83d bzw. 83c im zweiten Zustand SS 2 hin.

Nunmehr wird die Arbeitsweise der in Fig. 3 dargestellten ersten Ausführungsform des Analog-Digital-Wandlers be schrieben werden. Die Schaltoperationen der ersten, zwei ten und dritten Schaltkreise 81, 82 und 83 ändern sich zwischen den ersten und zweiten Zuständen SS 1 und SS 2 auf die ersten und zweiten Phasen-Taktsignale Φ 1 und Φ 2 hin, wie dies oben beschrieben worden ist. Entsprechend der Schaltoperation gelangt ein zu dem eingangsseitig zuge führten analogen Signal Aa in Beziehung stehendes Signal zu dem invertierenden Eingangsanschluß 75a der Quanti sierungseinrichtung 75 über einen Signalflußweg, der die ersten und dritten Subtrahiereinrichtungen 71a und 73a umfaßt, und sodann wird das betreffende Signal zu der ersten Subtrahiereinrichtung 71a im ersten Schaltzustand SS 1 zurückgekoppelt. Demgegenüber gelangt ein weiteres, zu dem Signal Ab in Beziehung stehendes Signal zu dem nichtinvertierenden Eingangsanschluß 75b der Quantisie rungseinrichtung 75 über einen weiteren Signalflußweg, der die zweiten und vierten Subtrahiereinrichtungen 71b und 73b umfaßt, und sodann erfolgt eine Rückkopplung zu der ersten Subtrahiereinrichtung 71b im zweiten Schalt zustand SS 2.

Infolgedessen werden die Signale in dem Analog-Digital- Wandler gemäß Fig. 3 in ihren Signalflußwegen mit der Frequenz des Taktsignals G geändert. Die durch die ersten, zweiten und dritten Schaltkreise 81, 82 und 83 ausgeführ ten Schaltoperationen sind einer Multiplikation äquiva lent. Dies bedeutet, daß der erste Schaltkreis 81 als Multiplizierer wirkt, der das analoge Signal A mit dem Taktsignal G multipliziert. Der zweite Schaltkreis 82 wirkt als Multiplizierer, der das zweite Gleichtakt- Subtraktionssignal E mit dem Taktsignal G multipliziert.

Der dritte Schaltkreis 83 arbeitet als Multiplizierer, der das verzögerte Gleichtaktsignal K mit dem Taktsignal G multipliziert.

Nunmehr sei auf Fig. 4 und auf Fig. 5(a) bis 5(f) Bezug genommen; anhand dieser Figuren wird der Schaltvorgang oder die Multiplikation beschrieben werden, die mittels des in Fig. 3 dargestellten Analog-Digital-Wandlers aus geführt wird. Die Fig. 5(a) bis 5(f) veranschaulichen da bei in Diagrammen Signalverläufe von Signalen in der Er satzschaltung gemäß Fig. 4.

Gemäß Fig. 4 wird das analoge Signal A einer ersten Multi plikationsschaltung 81x zugeführt. Diese Schaltung ent spricht dem ersten Schaltkreis 81 gemäß Fig. 3. Das Takt signal G wird der ersten Multiplikationsschaltung 81x zugeführt. Damit multipliziert die erste Multiplikations schaltung 81x das analoge Signal A mit dem Taktsignal G.

In Übereinstimmung mit der Multiplikation wird das analoge Signal A durch das Taktsignal G moduliert. Bezüglich des analogen Signals A sei angenommen, daß es ein Frequenz band bzw. einen Frequenzbereich aufweist, wie dies Fig. 5(a) veranschaulicht. Bezüglich des Taktsignals G sei ange nommen, daß dieses eine Frequenz aufweist, die höher ist als die des analogen Signals, wie dies Fig. 5(b) veran schaulicht. Das analoge Signal A, das in Fig. 5(a) ver anschaulicht ist, wird durch das Taktsignal G moduliert, wie es in Fig. 5(b) veranschaulicht ist, so daß ein moduliertes Signal Ix, wie es Fig. 5(c) veranschaulicht, von der ersten Multiplikationsschaltung 81x erhalten wird. In Fig. 5(b) und 5(c) ist mit fs die Frequenz des Takt signals G angegeben.

Das modulierte Signal Ix wird über eine Rauschquelle 72y einer Signalverarbeitungsschaltung 72x zugeführt. Diese Schaltung 72x entspricht einer Schaltung, welche die ersten und zweiten Subtraktionsschaltungen 71a und 71b, den ersten Integrator 72 sowie die dritten und vierten Subtraktionsschaltungen 73a und 73b umfaßt. Ein durch die Rauschquelle 72y erzeugtes Rauschsignal N stellt hauptsächlich ein thermisches Rauschen dar, welches in dem ersten Integrator 72 hervorgerufen wird. Das Rausch signal N weist in typischer Weise einen Frequenzverlauf auf, wie er in Fig. 5(d) veranschaulicht ist.

Das Rauschsignal N, wie es in Fig. 5(d) veranschaulicht ist, wird der Signalverarbeitungsschaltung 72x zusammen mit dem modulierten Signal zugeführt, wie es in Fig. 5(c) veranschaulicht ist. Demgemäß wird ein Signal Cx, wie es in Fig. 5(e) veranschaulicht ist, der Signalverarbeitungs schaltung 72x zugeführt. Wie in Fig. 5(e) dargestellt, umfaßt das Signal Cx eine mit N bezeichnete Komponente, die dem Rauschsignal N entspricht, und eine mit Ix be zeichnete Komponente, die dem modulierten Signal Ix ent spricht. Dieses Signal Cx entspricht dem ersten Gleich takt-Subtraktionssignal C in Fig. 3. Die Signalverarbei tungsschaltung 72x führt die Integrationsoperation bezüg lich des Signals Cx aus, so daß ein Integrationssignal Dx von der Signalverarbeitungsschaltung 72x abgegeben wird. Das Integrationssignal Dx entspricht dem ersten Gleich takt-Integrationssignal D in Fig. 3. Das Integrations signal Dx wird einer zweiten Multiplikationsschaltung 82x zugeführt. Diese Schaltung 82x entspricht dem zweiten Schaltkreis 82 in Fig. 3. Das Taktsignal G wird ferner der zweiten Multiplikationsschaltung 82x zugeführt. Demgemäß multipliziert die zweite Multiplikationsschaltung 82x das Integrationssignal Dx mit dem Taktsignal G.

Nunmehr sei angenommen, daß das Integrationssignal Dx mit dem Signal Cx identisch sei, und zwar bezüglich der Frequenzkurve. Sodann ist das Integrationssignal Dx auch durch den Verlauf gemäß Fig. 5(e) veranschaulicht. In Übereinstimmung mit der Multiplikation durch die zweite Multiplikationsschaltung 82x wird die Komponente N des unteren Frequenzbandes mit dem Taktsignal G moduliert. Andererseits wird die Komponente Ix durch das Taktsignal G demoduliert. Dies ergibt sich mit Rücksicht darauf, daß die Komponente Ix die Komponente ist, die zuvor durch die erste Multiplikationsschaltung 81x moduliert worden ist. Infolgedessen wird ein Signal Jx, wie dies Fig. 5(f) ver anschaulicht, von der zweiten Multiplikationsschaltung 82x erhalten.

Das Signal Jx entspricht dem zweiten Gleichtakt-Subtrak tionssignal J in dem Analog-Digital-Wandler gemäß Fig. 3. Gemäß Fig. 5(f) veranschaulicht der Kurvenverlauf Jx-A eine Komponente, die aus der Komponente Ix des Integra tionssignals Dx demoduliert ist, und der Verlauf Jx-N veranschaulicht eine Komponente, die aus dem Rausch signal N gemäß Fig. 5(e) moduliert ist. Wie in Fig. 5(f) veranschaulicht, kehrt die Komponente Jx-A zu dem unteren Frequenzband zurück, welches ursprünglich von dem analogen Signal A eingenommen worden ist. Demgegenüber wird die Komponente Jx-N zu dem höheren Frequenzband um die Frequenz fs des Taktsignals G verschoben.

Das Signal Jx, das heißt das zweite Gleichtakt-Subtrak tionssignal J, welches durch die dritten und vierten Schaltkreise 82a und 82b erhalten wird, wird über den zweiten Integrator 74 an die Quantisierungseinrichtung 75 gemäß Fig. 3 abgegeben. Die Komponente Jx-N sowie die Komponente Jx-A in dem Signal J oder in dem zweiten Gleich takt-Integrationsausgangssignal F wird mittels der Quanti sierungseinrichtung 75 quantifiziert. Damit weist das von der Quantisierungseinrichtung 75 abgegebene Quantisie rungssignal H eine hochfrequente Komponente H-N auf, die auf die Komponente Jx-N anspricht bzw. dieser ent spricht.

Die hochfrequente Komponente H-N in dem Quantisierungs signal H kann jedoch leicht mittels eines Tiefpaßfilters beseitigt werden. Ein derartiger Tiefpaßfilter ist generell für den Analog-Digital-Wandler vorgesehen. Infolgedessen weist das Quantisierungssignal H einen guten Störabstand auf.

Bei einem derartigen Analog-Digital-Wandler führen auch die Spannungsquellen ein Spannungsquellenrauschen in die Schaltung ein. Sämtliche Schaltungsblöcke bei dem in Fig. 3 dargestellten ersten Ausführungsbeispiel des Ana log-Digital-Wandlers sind jedoch durch eine Differenz schaltungs-Version gebildet. Dies bedeutet, daß jeder der ersten und zweiten Integratoren 72 und 74 der Quanti sierungseinrichtung 75 ein Paar von Signalflußwegen auf weist, die differenzmäßig zueinander in Beziehung stehen. Das Spannungsquellenrauschen wird den in Differenzbe ziehung zueinander stehenden Signalflußwegen in derselben Phase zugeführt. Infolgedessen wird das Spannungsquellen rauschen in jedem der Schaltungsblöcke eliminiert. Demge mäß ist bei dem ersten Ausführungsbeispiel des Analog- Digital-Wandlers das Spannungsquellenrauschen sowie das thermische Rauschen vermieden.

Bei dem in Fig. 3 dargestellten ersten Ausführungsbeispiel des Analog-Digital-Wandlers nimmt der dritte Schaltkreis 83 an einer derartigen Rauschreduktionsoperation nicht teil. Der dritte Schaltkreis 83 führt jedoch eine An passungsoperation zwischen den Phasen der Signale I und D, die den Subtraktionsschaltungen 71a, 71b, 73a und 73b zugeführt werden, und dem Rückkopplungssignal B aus.

Nunmehr sei unter Bezugnahme auf Fig. 6 eine praktische Ausführungsform des Analog-Digital-Wandlers gemäß Fig. 3 beschrieben. Die Ausführungsform gemäß Fig. 6 umfaßt eine Integrationsschaltung mit einem geschalteten Kondensator.

Gemäß Fig. 6 wird ein zu quantisierendes analoges Signal A an ersten und zweiten Eingangsanschlüssen 70a und 70b angelegt. Demgemäß treten differenzmäßig zueinan der in Beziehung stehende Signale Aa und Ab des analogen Signals A an den Anschlüssen 70a und 70b auf. Diese Signale Aa und Ab werden dem ersten Schaltkreis 81 zuge führt. Der erste Schaltkreis 81 weist denselben Schal tungsaufbau auf wie die Schaltkreise 81, 82 und 83 gemäß Fig. 3. Der erste Schaltkreis 81 wird hinsichtlich seiner Schaltoperation durch ein Taktsignal G ähnlich wie bei der ersten Ausführungsform gemäß Fig. 3 gesteuert. Dies bedeutet, daß das Taktsignal G zwei Signale Φ 1 und Φ 2 umfaßt, bei denen es sich um dieselben Signale handelt, wie sie durch die ersten und zweiten Phasen-Taktsignale Φ 1 und Φ 2 gegeben sind, auf die oben Bezug genommen worden ist. Die ersten und zweiten Phasen-Taktsignale Φ 1 und Φ 2 werden von einem Taktgenerator abgegeben, bei dem es sich um denselben Generator handeln kann, wie er durch den Taktgenerator 76 gemäß Fig. 3 gegeben ist. In Fig. 6 ist der Taktgenerator der Einfachheit halber jedoch nicht dar gestellt.

In dem ersten Schaltkreis 81 wird das analoge Signal A mit dem Taktsignal G multipliziert. Demgemäß werden differenzmäßig in Beziehung zueinander stehende Signale Ia und Ib eines Multiplikations-Ausgangssignals I von den ersten und zweiten Ausgangsanschlüssen 81c und 81d des ersten Schaltkreises 81 erhalten. Diese Signale werden einem ersten Integrator 72 über Koppelkondensatoren 84a bzw. 84b und Schalter 85a bzw. 85b zugeführt. Die Ver bindungspunkte 86a und 86b zwischen den Koppelkondensa toren 84a bzw. 84b und den Schaltern 85a und 85b sind über Schalter 88a bzw. 88b mit einer Spannungsquelle 87 verbunden. Nunmehr sei angenommen, daß sämtliche Schalter in der folgenden Beschreibung sowie die Schalter 85a, 85b, 88a und 88b durch das Taktsignal G gesteuert werden. Die Schalter 88a und 88b werden beispielsweise eingeschaltet, wenn das zweite Phasen-Taktsignal Φ 2 mit dem H-Pegel auf tritt, während die Schalter 85a und 85b zu diesem Zeit punkt ausgeschaltet werden. Die Schalter 85a und 85b wer den eingeschaltet, wenn das erste Phasen-Taktsignal Φ 1 mit dem H-Pegel auftritt, während die Schalter 88a und 88b zu dieser Zeit ausgeschaltet werden.

Die Verbindungspunkte 86a und 86b sind ebenfalls mit den ersten bzw. zweiten Ausgangsanschlüssen 83c und 83d eines dritten Schaltkreises 83 verbunden, und zwar über Koppel kondensatoren 89a bzw. 89b. Der dritte Schaltkreis 83 weist denselben Schaltungsaufbau auf wie die Schalt kreise 81, 82 und 83 gemäß Fig. 3. Die Differenzsignale Ia und Ib, die von dem ersten Schaltkreis 81 abgegeben sind, werden mit den Differenz-Rückkopplungssignalen Ba und Bb, die von dem dritten Rückkopplungs-Schaltkreis 82 abge geben worden sind, an den Verbindungspunkten 86a bzw. 86b einer Subtraktion unterzogen. Dies bedeutet, daß differenz mäßig in Beziehung stehende Subtraktionssignale Ca und Cb an den Verbindungspunkten 86a und 86b erhalten werden.

Die Differenz-Subtraktionssignale Ca und Cb werden dem ersten Integrator 72 zugeführt. Der erste Integrator 72 besteht aus einem Operationsverstärker 90 und aus einem Paar von Integrationskondensatoren 91a und 91b, und zwar entsprechend konventionellen Integratoren mit geschalte tem Kondensator. Dies bedeutet, daß nichtinvertierende und invertierende Eingangsanschlüsse 90a bzw. 90b des Operationsverstärkers 90 mit den invertierenden bzw. nichtinvertierenden Eingangsanschlüssen 72a bzw. 72b ver bunden sind. Die invertierenden bzw. inversen und nicht invertierenden bzw. nicht-inversen Ausgangsanschlüsse 90c bzw. 90d des Operationsverstärkers 90 sind mit den inver tierenden bzw. nichtinvertierenden Eingangsanschlüssen 72c bzw. 72d verbunden. Ferner sind die invertierenden und nichtinvertierenden Ausgangsanschlüsse 72a bzw. 72b mit den nichtinvertierenden bzw. invertierenden Eingangsan schlüssen 90a bzw. 90b über die Integrationskondensa toren 91a bzw. 91b verbunden. Demgemäß werden die Differenz-Subtraktionssignale Ca und Cb den nichtinver tierenden bzw. invertierenden Eingangsanschlüssen 90a bzw. 90b des Operationsverstärkers 90 zugeführt.

Die Integrationskondensatoren 91a und 91b werden hinsicht lich ihrer Ladungsintegrationen durch die Schalter 85a und 85b mit der Frequenz des Taktsignals G geschaltet. Demgemäß führt der erste Integrator 72 Integrations operationen bezüglich der der Schaltung eingangsseitig zugeführten Differenz-Subtraktionssignale Ca und Cb aus.

Das von dem ersten Integrator 72 her erhaltene erste Integrationssignal D wird dem zweiten Schaltkreis 82 zu geführt. Der zweite Schaltkreis 82 weist denselben Schaltungsaufbau auf wie die Schaltkreise 81, 82 und 83 gemäß Fig. 3. Demgemäß wird der zweite Schaltkreis 82 hinsichtlich seiner Schaltoperation durch das Taktsignal G in ähnlicher bzw. entsprechender Weise gesteuert wie die Schaltkreise 81, 82 und 83 gemäß Fig. 3.

In dem zweiten Schaltkreis 82 wird das erste Integrations signal D mit dem Taktsignal G multipliziert. Demgemäß werden differenzmäßig in Beziehung stehende Signale Ja und Jb eines Multiplikations-Ausgangssignals J in den ersten und zweiten Ausgangsanschlüssen 82c und 82d des zweiten Schaltkreises 82 erhalten. Die Differenzsignale Ja und Jb werden über Koppelkondensatoren 92a bzw. 92b und Schalter 93a bzw. 93b an den zweiten Integrator 74 abge geben. Die Verbindungspunkte 94a und 94b zwischen den Koppelkondensatoren 92a und 92b sowie den Schaltern 93a und 93b sind jeweils über einen Schalter 95a bzw. 95b mit der Spannungsquelle 87 verbunden. Die Schalter 95a und 95b werden eingeschaltet, wenn das zweite Phasen-Taktsignal Φ 2 mit dem H-Pegel auftritt, während die Schalter 93a und 93b zu dieser Zeit ausgeschaltet sind. Die Schalter 93a und 93b werden eingeschaltet, wenn das erste Phasen-Takt signal Φ 1 mit dem H-Pegel auftritt, während die Schal ter 95a und 95b zu dieser Zeit ausgeschaltet sind.

Die Verbindungspunkte 94a und 94b sind ferner mit ersten bzw. zweiten Ausgangsanschlüssen 96c bzw. 96d eines vierten Schaltkreises 96 über Koppelkondensatoren 97a bzw. 97b verbunden. Der vierte Schaltkreis 96 weist außer dem denselben Schaltungsaufbau auf wie die Schaltkreise 81, 82 und 83 gemäß Fig. 3. Der vierte Schaltkreis 96 ist mit einer Verzögerungsschaltung 78 in Parallelschaltung zu dem dritten Schaltkreis 83 verbunden. Demgemäß gibt der vierte Schaltkreis 96 das Rückkopplungssignal B in gleicher Weise ab wie der dritte Schaltkreis 83. Die dritten und vierten Schaltkreise 83 und 96 sind dazu vorgesehen, Kopplungen zwischen den Verbindungspunkten 86a, 86b und 94a, 94b zu vermeiden. Die Differenzsignale Ja und Jb, die von dem zweiten Schaltkreis 82 abgegeben werden, werden mit den Differenz-Rückkopplungssignalen Ba bzw. Bb einer Subtraktion unterzogen, welche von dem vierten Rück kopplungs-Schaltkreis 96 abgegeben werden, und zwar an den Verbindungspunkten 94a und 94b. Dies bedeutet, daß differenzmäßig in Beziehung zueinander stehende Sub traktionssignale Ea und Eb an den Verbindungspunkten 94a und 94b erhalten werden.

Die Differenz-Subtraktionssignale Ea und Eb werden dem zweiten Integrator 74 zugeführt. Der zweite Integrator 74 weist denselben Schaltungsaufbau auf wie der erste Inte grator 72. Dies bedeutet, daß der zweite Integrator 74 einen Operationsverstärker 97 und ein Paar von Integra tionskondensatoren 98a und 98b umfaßt. Demgemäß werden die Differenz-Subtraktionssignale Ea und Eb den nicht invertierenden und invertierenden Eingangsanschlüssen 97a bzw. 97b des Operationsverstärkers 90 eingangsseitig zugeführt.

Die Integrationskondensatoren 98a und 98b werden hinsicht lich ihrer Ladungsintegrationen durch die Schalter 93a bzw. 93b mit der Frequenz des Taktsignals G geschaltet. Demgemäß führt der zweite Integrator 74 Integrations operationen bezüglich der Differenz-Subtraktionssignale Ea und Eb aus, die der Schaltung eingangsseitig zugeführt werden.

Das von dem zweiten Integrator 74 her erhaltene zweite Integrationssignal F wird einer Quantisierungseinrich tung 75 zugeführt. Diese Quantisierungseinrichtung besteht aus einem Komparator 99, welcher konventionellen Quanti sierungsschaltungen entspricht. Die differenzmäßig in Beziehung stehenden Signale Fa und Fb des zweiten Inte grationssignals F werden den invertierenden und nicht invertierenden Eingangsanschlüssen 99a bzw. 99b des Komparators 99 zugeführt. Der Komparator 99 vergleicht die Differenzsignale Fa und Fb mit der Frequenz des Takt signals G. Infolgedessen wird das zweite Integrations signal F mit der Frequenzrate des Taktsignals G abgetastet. Ein abgetasteter momentaner Signalwert des von dem Kompa rator 99, das heißt der Quantisierungseinrichtung 75 her erhaltenen zweiten Integrationssignals F wird an einen Ausgangsanschluß 77 als Quantisierungssignal H des analogen Signals A abgegeben, wie dies zuvor beschrieben worden ist.

Der abgetastete momentane Signalwert wird einer Ver zögerungsschaltung 78 zugeführt, so daß das oben erwähnte Rückkopplungssignal B erhalten wird. Die Verzögerungs schaltung 78 ist durch ein Flipflop 100 wie konventionel le Verzögerungsschaltungen aufgebaut. Das von der Quanti sierungseinrichtung 75 her erhaltene Quantisierungs signal H wird dem D-Eingangsanschluß des Flipflops 100 zugeführt. Das Flipflop 100 führt eine Flipflop-Opera tion mit der Frequenz des Taktsignals G aus. Demgemäß wird ein von dem Eingangs-Quantisierungssignal H um eine Abtast periode verzögertes Signal K von dem Flipflop 100 abge geben. Dies bedeutet, daß differenzmäßig in Beziehung stehende Signale Ka und Kb des verzögerten Signals K vom Q-Ausgang bzw. -Ausgang des Flipflops 100 erhalten werden.

Das verzögerte Signal K wird den dritten und vierten Schaltkreisen 83 und 96 zugeführt. Dies bedeutet, daß die differenzmäßig verzögerten Signale Ka und Kb den ersten bzw. zweiten Eingangsanschlüssen 96a bzw. 96b des vierten Schaltkreises 96 sowie den ersten bzw. zweiten Eingangsan schlüssen 83a bzw. 83b des dritten Schaltkreises 83 zuge führt werden. Sodann werden fünfte und sechste Schalt- Ausgangssignale von den ersten und zweiten Ausgangsan schlüssen 96c bzw. 96d des vierten Schaltkreises 96 sowie von den ersten bzw. zweiten Ausgangsanschlüssen 83c bzw. 83d des dritten Schaltkreises 83 erhalten. Das fünfte Schalt-Ausgangssignal wird den Verbindungspunkten 86a und 94a als erstes Rückkopplungssignal Ba zugeführt. Das sechste Schalt-Ausgangssignal wird den Verbindungspunk ten 86b und 94b als zweites Rückkopplungssignal Bb zuge führt.

Die Differenz-Rückkopplungssignale Ba und Bb des Rück kopplungssignals B werden in den Signalflußweg zurückge koppelt, der die ersten und zweiten Integratoren 72 und 74 und die Quantisierungseinrichtung 75 aufweist. Demgemäß wird der durch die Quantisierungseinrichtung 75 erhaltene abgetastete momentane Signalwert integriert, erneut abge tastet und erneut integriert, um das Quantisierungs rauschen der Rückkopplungsschleife zu reduzieren. Infolge dessen wird das von der Quantisierungseinrichtung 75 er haltene Quantisierungs-Ausgangssignal H in eine 1-Bit- Digitalsignalversion umgesetzt.

Entsprechend dem in Fig. 6 dargestellten Analog-Digital- Wandler mit der Integrationsschaltung mit geschaltetem Kondensator weist das Quantisierungssignal H ebenfalls einen guten Störabstand in bezug auf ein internes Rauschen auf, wie in bezug auf das thermische Rauschen, das in den Integratoren erzeugt wird. Der Analog-Digital-Wandler weist ferner eine gute Rauschverminderungscharakteristik bezüglich eines Spannungsquellenrauschens auf, das durch die Spannungsquelle eingeführt wird.

Bei dem Analog-Digital-Wandler gemäß Fig. 6 sind die Kondensatoren in jedem Paar so festgelegt, daß sie die selbe Kapazität aufweisen. Der Ausgangspegel des Quanti sierungssignals H kann durch Beziehungen oder Verhältnisse unter bzw. zwischen den Kondensatoren 84a (84b), 89a (89b), 91a (91b), 92a (92b), 97a (97b) und 99a (99b) eingestellt werden.

Bezugnehmend auf Fig. 7 sei bemerkt, daß eine dritte Aus führungsform des Analog-Digital-Wandlers mit einem Δ-Σ-Modulator gemäß der vorliegenden Erfindung kurz be schrieben werden wird. Die dritte Ausführungsform des Analog-Digital-Wandlers weist einen anderen Aufbau auf als die in Fig. 3 dargestellte erste Ausführungsform, und zwar in bezug auf die Stellen bzw. Lagen des zweiten Schaltkreises 82 und der dritten und vierten Subtrahier einrichtungen 73a und 73b. Dies bedeutet, daß die Stellen des zweiten Schaltkreises 82 sowie der dritten und vierten Subtrahiereinrichtungen 73a und 73b einander vertauscht sind.

Entsprechend der Änderung der Lage bzw. der Stelle der betreffenden Schaltungsteile werden die von der Ver zögerungsschaltung 78 erhaltenen verzögerten Signale Ka und Kb direkt den dritten und vierten Subtrahiereinrich tungen 73a und 73b zugeführt. Der Grund hierfür liegt darin, daß die verzögerten Signale Ka und Kb dieselben Phasen haben wie die Schaltausgangssignale Ja und Jb, die den dritten bzw. vierten Subtrahiereinrichtungen 73a bzw. 73b zuzuführen sind. Demgegenüber werden den ersten und zweiten Subtrahiereinrichtungen 71a und 71b die Rück kopplungssignale Ba bzw. Bb über den dritten Schalt kreis 83 zugeführt. Demgemäß behalten die Rückkopplungs signale Ba und Bb sowie die den ersten und zweiten Sub trahiereinrichtungen 71a bzw. 71b zuzuführenden Schalt ausgangssignale Ia und Ib ihre Phasenbeziehung wie bei der ersten Ausführungsform bei.

Gemäß der dritten Ausführungsform sind die ersten und zweiten Subtrahiereinrichtungen 71a und 71b sowie der erste Integrator 72 in den ersten und zweiten Schaltkrei sen 81 und 82 umfaßt. Demgemäß ist in den ersten und zweiten Subtrahiereinrichtungen 71a und 71b sowie im ersten Integrator 72 erzeugtes internes Rauschen ver mindert, und zwar entsprechend demselben Grund, wie er im Zusammenhang mit der ersten Ausführungsform beschrieben worden ist.

Nunmehr sei auf Fig. 8 Bezug genommen, anhand der eine vierte Ausführungsform des Analog-Digital-Wandlers mit einem Δ-Σ-Modulator gemäß der vorliegenden Erfindung kurz beschrieben werden wird. Die vierte Ausführungsform des Analog-Digital-Wandlers weist einen anderen Aufbau auf als die in Fig. 7 dargestellte zweite Ausführungs form, und zwar im Hinblick auf die Stellen des ersten Schaltkreises 81 sowie der ersten und zweiten Subtrahier einrichtungen 71a und 71b. Dies bedeutet, daß die Stellen des ersten Schaltkreises 81 sowie der ersten und zweiten Subtrahiereinrichtungen 71a und 71b einander vertauscht sind.

Gemäß der Vertauschung der Stellen der erwähnten Schal tungsteile werden die von der Verzögerungsschaltung 78 erhaltenen verzögerten Signale Ka und Kb direkt den ersten und zweiten Subtrahiereinrichtungen 71a und 71b zugeführt. Der Grund hierfür liegt darin, daß die ver zögerten Signale Ka und Kb dieselben Phasen haben wie die Differenz-Analog-Signale Aa und Ab, die den ersten bzw. zweiten Subtrahiereinrichtungen 71a bzw. 71b zuzuführen sind. Demgemäß besteht bei der dritten Ausführungsform keinerlei Forderung nach irgendeinem Schaltkreis in ihrem Rückkopplungsweg.

Entsprechend der vierten Ausführungsform ist lediglich der erste Integrator 72 in bzw. mit dem ersten und zweiten Schaltkreis 81 und 82 enthalten bzw. umfaßt. Demgemäß ist in dem ersten Integrator 72 hervorgerufenes internes Rauschen aus demselben Grunde vermindert, wie dies bezüg lich der ersten Ausführungsform beschrieben worden ist.

Nunmehr sei auf Fig. 9 Bezug genommen, anhand der eine fünfte Ausführungsform des Analog-Digital-Wandlers mit einem Δ-Σ-Modulator gemäß der vorliegenden Erfindung kurz beschrieben werden wird. Die fünfte Ausführungsform des Analog-Digital-Wandlers weist einen anderen Aufbau auf als die in Fig. 3 dargestellte erste Ausführungsform, und zwar im Hinblick auf die Stellen des ersten Schalt kreises 81 sowie der ersten und zweiten Subtrahierein richtungen 71a und 71b. Dies bedeutet, daß die Stellen des ersten Schaltkreises 81 sowie der ersten und zweiten Subtrahiereinrichtungen 71a und 71b einander vertauscht sind.

Entsprechend der Vertauschung der Stellen der betreffenden Schaltungsteile werden die von der Verzögerungsschal tung 78 erhaltenen verzögerten Signale Ka und Kb direkt der ersten bzw. zweiten Subtrahiereinrichtung 71a, 71b zugeführt. Der Grund hierfür liegt darin, daß die ver zögerten Signale Ka und Kb dieselben Phasen haben wie die Differenz-Analog-Signale Aa und Ab, welche den ersten bzw. zweiten Subtrahiereinrichtungen 71a bzw. 71b zuzu führen sind. Demgegenüber werden den dritten und vierten Subtrahiereinrichtungen 73a und 73b die Rückkopplungs signale Ba bzw. Bb über den dritten Schaltkreis 83 zuge führt. Demgemäß behalten die Rückkopplungssignale Ba und Bb sowie die Differenz-Integrationsausgangssignale Da und Db, welche der dritten bzw. vierten Subtrahiereinrich tung 73a bzw. 73b zuzuführen sind, ihre Phasenbeziehung wie bei der ersten Ausführungsform bei.

Entsprechend der fünften Ausführungsform sind der erste Integrator 72 sowie die dritte und vierte Subtrahierein richtung 73a und 73b in den ersten und zweiten Schalt kreisen 81 und 82 enthalten. Demgemäß wird in dem ersten Integrator 72 sowie in der dritten und vierten Subtrahier einrichtung 73a und 73b hervorgerufenes internes Rauschen aus demselben Grunde vermindert, wie dies bezüglich der ersten Ausführungsform beschrieben worden ist.

Wie oben beschrieben, kann die vorliegende Erfindung einen extrem bevorzugten Analog-Digital-Wandler mit einem Delta- Sigma-Modulator bereitstellen.

Claims

1. Analog-Digital-Wandler mit Delta-Sigma-Modulation zum Umsetzen eines analogen Eingangssignals in ein digitales Ausgangssignal,
mit einer Eingangseinrichtung (70) für die Aufnahme des analogen Eingangssignals,
mit einer Taktgeneratoreinrichtung (76) für die Er zeugung eines eine sehr hohe Frequenz aufweisenden Taktsignals mit ersten und zweiten Phasen,
mit einer Integrationseinrichtung (72), die mit der Eingangseinrichtung verbunden ist und die das Ein gangssignal integriert und die außerdem ein Rausch signal erzeugt,
mit einer Quantisierungseinrichtung (75), die mit der Integrationseinrichtung verbunden ist,
und mit einer Rückkopplungsschaltungseinrichtung (78, 71), die zwischen der Quantisierungseinrichtung (75) und der Integrationseinrichtung (72) angeschlossen ist und die sowohl ein dem digitalen Ausgangssignal entsprechendes Rückkopplungssignal erzeugt als auch das Rückkopplungs signal der Integrationseinrichtung (72) zuführt,
dadurch gekennzeichnet,
daß ferner eine erste Schaltkreiseinrichtung (81) vor gesehen ist, die mit der Eingangseinrichtung (70) ver bunden ist und die das analoge Eingangssignal mit dem mit sehr hoher Frequenz auftretenden Taktsignal modu liert,
und daß eine zweite Schaltkreiseinrichtung (82) vorge sehen ist, die mit der Integrationseinrichtung (72) ver bunden ist und die mit dem mit der sehr hohen Frequenz auftretenden Taktsignal das integrierte modulierte Ein gangssignal demoduliert und das Rauschsignal moduliert, derart, daß das digitale Ausgangssignal einen dem modu lierten Rauschsignal entsprechenden abtrennbaren Anteil aufweist.

2. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Eingangseinrichtung (70) invertierende und nichtinvertierende Eingangsanschlüsse auf weist und daß die Integrationseinrichtung (72) sowie die Quantisierungseinrichtung (75) jeweils invertierende und nichtinvertierende Eingangs- und Ausgangsanschlüsse aufweist.

3. Analog-Digital-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die erste und zweite Schaltkreiseinrichtung (81, 82) jeweils vier Schalter (81e, 81f, 81g, 81h) aufweist, daß ein erstes Schalterpaar (81e, 81g) davon einer ersten Phase des Takt signals und ein zweites Schalterpaar (81f, 81h) davon von einer zweiten Phase des Taktsignals angesteuert werden.

4. Analog-Digital-Wandler nach Anspruch 3, dadurch gekennzeichnet, daß das erste Schalterpaar (81e, 81g) zwischen den invertierenden bzw. den nichtinvertierenden Eingangs- und Ausgangsanschlüssen angeschlossen ist und daß das zweite Schalterpaar (81f, 81h) zwischen jeweils inver tierenden Eingangs- und nichtinvertierenden Ausgangsanschluß bzw. nichtinvertierendem Eingangs- und invertierendem Ausgangsanschluß angeschlossen ist.

5. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Rückkopplungs schaltungseinrichtung eine Subtrahiereinrichtung (71a, 71b) aufweist, die eine Subtraktion zwischen den analogen Ein gangssignalen und den Rückkopplungssignalen vornimmt.

6. Analog-Digital-Wandler nach Anspruch 5, dadurch gekennzeichnet, daß die Subtrahiereinrich tung (71a, 71b) zwischen der Eingangseinrichtung (70) und der ersten Schaltkreiseinrichtung (81) angeschlossen ist.

7. Analog-Digital-Wandler nach Anspruch 5, dadurch gekennzeichnet, daß die Subtrahiereinrich tung (71a, 71b) zwischen der ersten Schaltkreiseinrich tung (81) und der Integrationseinrichtung (72) angeschlos sen ist.

8. Analog-Digital-Wandler nach Anspruch 7, dadurch gekennzeichnet, daß die Rückkopplungs schaltungseinrichtung eine dritte Schaltkreiseinrich tung (83) aufweist, welche die Phase des Rückkopplungs signals an die Phase des analogen Eingangssignals anpaßt.

9. Analog-Digital-Wandler nach Anspruch 5, dadurch gekennzeichnet, daß zwischen der zweiten Schaltkreiseinrichtung (82) und der Quantisierungseinrich tung (75) eine zweite Integrationseinrichtung (74) ange schlossen ist.

10. Analog-Digital-Wandler nach Anspruch 9, dadurch gekennzeichnet, daß die Rückkopplungs schaltungseinrichtung ferner eine zweite Subtrahierein richtung (73a, 73b) aufweist, welche eine Subtraktion zwischen dem integrierten Eingangssignal, welches von der ersten Integrationseinrichtung (72) abgegeben ist, und den Rückkopplungssignalen durchführt.

11. Analog-Digital-Wandler nach Anspruch 10, dadurch gekennzeichnet, daß die erste Subtrahier einrichtung (71a, 71b) zwischen der Eingangseinrich rung (70) und der ersten Schaltkreiseinrichtung (81) angeschlossen ist.

12. Analog-Digital-Wandler nach Anspruch 11, dadurch gekennzeichnet, daß die zweite Subtrahier einrichtung (73a, 73b) zwischen der zweiten Schaltkreis einrichtung (82) und der zweiten Integrationseinrich tung (74) angeschlossen ist.

13. Analog-Digital-Wandler nach Anspruch 11, dadurch gekennzeichnet, daß die zweite Subtrahier einrichtung (73a, 73b) zwischen der ersten Integrations einrichtung (72) und der zweiten Schaltkreiseinrich tung (82) angeschlossen ist.

14. Analog-Digital-Wandler nach Anspruch 13, dadurch gekennzeichnet, daß die Rückkopplungsschal tungseinrichtung eine dritte Schaltkreiseinrichtung (83) umfaßt, welche die Phase des Rückkopplungssignals an die Phase des integrierten Eingangssignals anpaßt, welches von der ersten Integrationseinrichtung (72) abgegeben ist.

15. Analog-Digital-Wandler nach Anspruch 10, dadurch gekennzeichnet, daß die erste Subtrahier einrichtung (71a, 71b) zwischen der ersten Schaltkreis einrichtung (81) und der ersten Integrationseinrich tung (72) angeschlossen ist.

16. Analog-Digital-Wandler nach Anspruch 15, dadurch gekennzeichnet, daß die zweite Subtrahier einrichtung (73a, 73b) zwischen der zweiten Schaltkreis einrichtung (82) und der zweiten Integrationseinrich tung (74) angeschlossen ist.

17. Analog-Digital-Wandler nach Anspruch 16, dadurch gekennzeichnet, daß die Rückkopplungs schaltungseinrichtung eine dritte Schaltkreiseinrich tung (83) umfaßt, welche die Phase des Rückkopplungs signals an die Phase des analogen Eingangssignals anpaßt.

18. Analog-Digital-Wandler nach Anspruch 16, dadurch gekennzeichnet, daß die zweite Subtrahier einrichtung (73a, 73b) zwischen der ersten Integrations einrichtung (72) und der zweiten Schaltkreiseinrich tung (82) angeschlossen ist.

19. Analog-Digital-Wandler nach Anspruch 18, dadurch gekennzeichnet, daß die Rückkopplungsschal tungseinrichtung eine dritte Schaltkreiseinrichtung (83) aufweist, welche die Phase des Rückkopplungssignals an die Phasen des analogen Eingangssignals und des integrier ten Eingangssignals anpaßt, welches von der ersten Inte grationseinrichtung (72) abgegeben ist.