DE102005028726B4

DE102005028726B4 - Verfahren und Vorrichtung zur Analog-Digital-Wandlung

Info

Publication number: DE102005028726B4
Application number: DE102005028726A
Authority: DE
Inventors: Dietmar Dr. Sträußnigg; Richard Gaggl; Andreas Dr. Wiesbauer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-06-21
Filing date: 2005-06-21
Publication date: 2010-03-11
Anticipated expiration: 2025-06-22
Also published as: US20070013570A1; DE102005028726A1; US7333041B2

Abstract

Verfahren zur Analog-Digital-Wandlung,
wobei ein analoges Eingangssignal (10) in ein digitales Ausgangssignal (20) umgesetzt wird,
wobei das analoge Eingangssignal (10) mittels einer rückgekoppelten Analog-Digital-Wandlung in ein erstes Digitalsignal (14) umgesetzt wird,
wobei ein zweites Digitalsignal (15) abhängig von dem analogen Eingangssignal (10) gebildet wird, und
wobei das digitale Ausgangssignal (20) aus einer Addition des ersten Digitalsignals (14) und des zweiten Digitalsignals (15) gebildet wird.
dadurch gekennzeichnet,
dass aus einer Differenz aus dem analogen Eingangssignal (10) und einer Summe aus einem ersten Analogsignal (24), welches aus einer Digital-Analog-Wandlung des ersten Digitalsignals (14) gebildet wird, und einem zweiten Analogsignal (25), welches aus einer Digital-Analog-Wandlung des zweiten Digitalsignals (15) gebildet wird, ein drittes Analogsignal (26) gebildet wird, und
dass das dritte Analogsignal (26) in das erste Digitalsignal (14) umgesetzt wird.

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zur Analog-Digital-Wandlung und insbesondere ein Verfahren und eine Vorrichtung, mit welchem eine nach dem Stand der Technik bekannte überabgetastete rückgekoppelte Analog-Digital-Wandlung (z. B. eine Sigma-Delta-Wandlung) verbessert wird.
Die WO 00/08765 A2 betrifft einen Delta-Sigma-A/D-Wandler. Dabei wird ein analoges Eingangssignal (g(k)) zum einen über einen groben Quantisierer in ein erstes geschätztes Digitalsignal (d₀(k)) gewandelt. Über einen Mehrbit-Digital-Analog-Wandler wird ein digitales Ausgangssignal (d(k)) in ein rückgekoppeltes Analogsignal (a(k)) gewandelt. Eine Differenz aus dem analogen Eingangssignal (g(k)) und dem rückgekoppelten Analogsignal (a(k)) wird über einen weiteren Quantisierer in ein zweites Digitalsignal (d₁(k)) gewandelt, wobei sich das digitale Ausgangssignal (d(k)) aus der Summe des ersten Digitalsignals (d₀(k)) und des zweiten Digitalsignals (d₁(k)) zusammensetzt.
Bei nach dem Stand der Technik bekannten Einzelbit-Sigma-Delta-Analog-Digital-Wandlern (im Folgenden auch als Einzelbit-Sigma-Delta-Wandler bezeichnet) treten bei einer zu hohen Aussteuerung innerhalb des Analog-Digital-Wandlers unzulässig hohe Signalpegel auf, was zu einer Übersteuerung eines innerhalb des Analog-Digital-Wandlers verwendeten Verstärkers führt, so dass das Eingangssignal beschränkt werden muss. Typischerweise wird dabei das Eingangssignal mit –3 dBFS beschränkt.
Da ein Einzelbit-Sigma-Delta-Wandler als wesentliche Vorteile eine lineare Einzelbit-Digital-Analog-Wandlung und einen im Vergleich zu anderen Wandlern geringen Flächenbedarf, wenn er als Halbleiterschaltung ausgestaltet wird, aufweist, wird die nachteilige Beschränkung bzw. Dämpfung des Eingangssignals nach dem Stand der Technik bei gängigen Anwendungen in Kauf genommen. Ein wesentlicher Nachteil dieser Beschränkung besteht darin, dass für einen geforderten Signal-Rausch-Abstand ein maximal zulässiges Eingangssignal unter einem möglichen Wert einer bereitgestellten Referenzspannung liegen muss. Eine erlaubte Rauschleistung innerhalb eines Nutzfrequenzbandes des Eingangssignals muss daher für den geforderten Signal-Rausch-Abstand entsprechend reduziert werden. Bei einer Implementierung eines Einzelbit-Sigma-Delta-Wandlers muss dies teuer erkauft werden, da eine Verringerung der Rauschleistung um 3 dB bedeutet, dass eine Kapazitätsfläche innerhalb einer entsprechenden Halbleiterschaltung verdoppelt werden muss, um das dominante kT/C-Rauschen bei einer Lösung zu verringern. Dabei spiegelt sich eine erhöhte Kapazitätsfläche bzw. ein erhöhter Kapazitätswert nachteiliger Weise auch in einem erhöhten Strombedarf der entsprechenden Halbleiterschaltung wider.
Daher ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Vorrichtung zur Analog-Digital-Wandlung bereitzustellen, wobei auf eine Beschränkung des Eingangssignals verzichtet werden kann.
Erfindungsgemäß wird diese Aufgabe durch ein Verfahren zur Analog-Digital-Wandlung nach Anspruch 1 oder 8 und eine Vorrichtung zur Analog-Digital-Wandlung nach Anspruch 15 oder 25 gelöst. Die abhängigen Ansprüche definieren bevorzugte und vorteilhafte Ausführungsformen der Erfindung.
Im Rahmen der vorliegenden Erfindung wird ein Verfahren zur Analog-Digital-Wandlung bereitgestellt, wobei ein analoges Eingangssignal in ein digitales Ausgangssignal umgesetzt wird. Dabei wird das analoge Eingangssignal mittels einer rückgekoppelten Analog-Digital-Wandlung, insbesondere einer überabgetasteten rückgekoppelten Analog-Digital-Wandlung (beispielsweise mittels eines Sigma-Delta-Wandlers), in ein erstes Digitalsignal umgesetzt. Abhängig von dem analogen Eingangssignal wird zusätzlich ein zweites Digitalsignal gebildet. Aus einer Differenz aus dem analogen Eingangssignal und einer Summe aus einem ersten Analogsignal, welches aus einer Digital-Analog-Wandlung des ersten Digitalsignals gebildet wird, und einem zweiten Analogsignal, welches aus einer Digital-Analog-Wandlung des zweiten Digitalsignals gebildet wird, wird ein drittes Analogsignal gebildet. Dieses dritte Analogsignal wird in das erste Digitalsignal umgesetzt, und das digitale Ausgangssignal wird aus einer Addition des ersten Digitalsignals und des zweiten Digitalsignals gebildet.
Dabei wird unter einer Überabtastung eine Abtastung mit einer Abtastrate verstanden, welche größer als das Doppelte der höchsten Frequenz innerhalb des analogen Eingangssignals ist, wenn es z. B. dem Sigma-Delta-Wandler zugeführt wird, wobei es zu diesem Zeitpunkt tiefpassgefiltert ist. Damit liegt die Abtastrate bei einer Überabtastung über einer Abtastrate, welche durch das Abtasttheorem vorgegeben ist.
Mit dem erfindungsgemäßen Verfahren ist eine im Vergleich zum Stand der Technik höhere Aussteuerung des analogen Eingangssignals möglich, da das zweite Digitalsignal, welches in Abhängigkeit des analogen Eingangssignals erzeugt wird, als eine Art Störsignal aufgefasst werden kann, welches von der rückgekoppelten Analog-Digital-Wandlung, die aufgrund der Rückkopplung einen Regelkreis aufweist, ausgeregelt wird.
Im Rahmen der vorliegenden Erfindung wird ein weiteres Verfahren zur Analog-Digital-Wandlung bereitgestellt, wobei ein analoges Eingangssignal in ein digitales Ausgangssignal umgesetzt wird. Dabei wird das analoge Eingangssignal mittels einer rückgekoppelten Analog-Digital-Wandlung in ein erstes Digitalsignal umgesetzt. Das digitale Ausgangssignal wird dabei aus einer Kombination des ersten Digitalsignals und eines zweiten Digitalsignals, welches abhängig von dem digitalen Ausgangssignal gebildet wird, gebildet. Das analoge Eingangssignal und das zweite Digitalsignal werden dabei einem Sigma-Delta-Wandler zugeführt, um das erste Digitalsignal zu bilden.
Dazu wird das zweite Digitalsignal insbesondere mittels eines Komparators aus dem analogen Eingangssignal gebildet, wobei das zweite Digitalsignal einen Wert 1 annimmt, wenn das analoge Eingangssignal oberhalb eines ersten Schwellenwerts liegt, einen Wert –1 bildet, wenn das analoge Eingangssignal unterhalb eines zweiten Schwellenwerts liegt, und sonst einen Wert 0 bildet. Der erste Schwellenwert ist dabei größer als der zweite Schwellenwert, wobei ein Betrag sowohl des ersten als auch zweiten Schwellenwerts vorzugsweise gleich groß ist.
Damit ist das zweite Digitalsignal abhängig von einem Pegel des analogen Eingangssignals und speist vorteilhafter Weise nur dann eine Art Störsignal ein, wenn der Pegel des analogen Eingangssignals außerhalb des ersten und des zweiten Schwellenwerts liegen. Anders ausgedrückt nimmt das zweite Digitalsignal nur dann einen von 0 verschiedenen Wert an, wenn der Pegel bzw. die Aussteuerung des analogen Eingangssignals zu groß ist, da nur in diesem Fall das analoge Eingangssignal vor der Analog-Digital-Wandlung entsprechend ausgeregelt werden muss.
Bei einer bevorzugten Ausführungsform wird das zweite Digitalsignal nicht aus dem analogen Eingangssignal sondern aus dem digitalen Ausgangssignal gebildet, welches in gewisser Form das analoge Eingangssignal enthält, da es ausgehend von dem analogen Eingangssignal gebildet wird. Ähnlich wie bei der Bildung des zweiten Digitalsignals aus dem analogen Eingangssignal wird das zweite Digitalsignal aus dem digitalen Ausgangssignal mithilfe eines in diesem Fall digitalen Komparators gebildet, indem ein erster Digitalwert für das zweite Digitalsignal erzeugt wird, wenn ein Digitalwert des digitalen Ausgangssignals oberhalb eines ersten digitalen Schwellenwerts liegt, indem ein zweiter Digitalwert für das zweite Digitalsignal erzeugt wird, wenn der Digitalwert des digitalen Ausgangssignals unterhalb eines zweiten Schwellenwerts liegt, und in dem sonst eine 0 als Digitalwert für das zweite Digitalsignal erzeugt wird. Dabei ist der erste digitale Schwellenwert größer als der zweite digitale Schwellenwert und der erste Digitalwert einen solchen Betrag größer als 0, um welchen der zweite Digitalwert kleiner als 0 ist.
Das zweite Digitalsignal wird insbesondere derart bearbeitet, bevor es analog gewandelt mit dem analogen Eingangssignal kombiniert wird, dass ein Signalverlauf des zweiten Digitalsignals nach der Bearbeitung geglätteter bzw. glatter (d. h. weniger Sprünge aufweist) ist, oder anders ausgedrückt, im Mittel eine erste Ableitung des Signalverlaufs geringere Werte als vor der Bearbeitung aufweist.
Durch die Glättung des zweiten Digitalsignals wird vorteilhafter Weise eine Ausregelung des zweiten Digitalsignals, welches als eine Art Störung aufgefasst werden kann, optimiert.
Im Rahmen der vorliegenden Erfindung wird auch eine Vorrichtung zur Analog-Digital-Wandlung bereitgestellt, welche einen rückgekoppelten Analog-Digital-Wandler umfasst und ein analoges Eingangssignal in ein digitales Ausgangssignal umsetzt. Dabei ist der Analog-Digital-Wandler insbesondere ein mit einer Überabtastung arbeitender rückgekoppelter Analog-Digital-Wandler, z. B. ein Sigma-Delta-Wandler, welcher das analoge Eingangssignal in ein erstes Digitalsignal umsetzt. Ein zweites Digitalsignal wird abhängig von dem analogen Eingangssignal gebildet. Ein erster 1-Bit-Digital-Analog-Wandler der Vorrichtung erzeugt aus dem ersten Digitalsignal ein erstes Analogsignal während ein zweiter 1-Bit-Digital-Analog-Wandler der Vorrichtung aus dem zweiten Digitalsignal ein zweites Analogsignal erzeugt. Mittels Subtraktionsmitteln der Vorrichtung wird aus einer Differenz auf dem analogen Eingangssignal und einer Summe aus dem ersten Analogsignal und dem zweiten Analogsignal ein drittes Analogsignal erzeugt. Ein Quantisierer der Vorrichtung erzeugt aus dem dritten Analogsignal das erste Digitalsignal. Darüber hinaus umfasst die Vorrichtung Kombinationsmittel, um das erste Digitalsignal und das zweite Digitalsignal zu dem digitalen Ausgangssignal zu kombinieren.
Im Rahmen der vorliegenden Erfindung wird eine weitere Vorrichtung zur Analog-Digital-Wandlung bereitgestellt, welche einen rückgekoppelten Analog-Digital-Wandler umfasst und ein analoges Eingangssignal in ein digitales Ausgangssignal umsetzt. Diese Vorrichtung umfasst Kombinationsmittel, um ein erstes Digitalsignal und ein zweites Digitalsignal zu kombinieren, um dadurch das digitale Ausgangssignal zu erzeugen. Der rückgekoppelte Analog-Digital-Wandler setzt dabei das analoge Eingangssignal in das erste Digitalsignal um. Das analoge Eingangssignal und das zweite Digitalsignal, welches abhängig von dem digitalen Ausgangssignal erzeugt wird, werden einem Sigma-Delta-Wandler der Vorrichtung zugeführt, um das erste Digitalsignal zu erzeugen.
Die Vorteile der erfindungsgemäßen Vorrichtungen zur Analog-Digital-Wandlung entsprechen den Vorteilen, welche bereits bei den vorab beschriebenen Verfahren zur Analog-Digital-Wandlung ausgeführt wurden, weshalb sie hier nicht wiederholt werden.
Die vorliegende Erfindung eignet sich vorzugsweise zum Einsatz bei überabgetasteten rückgekoppelten Analog-Digital-Wandlern, welche insbesondere als Sigma-Delta-Analog-Digital-Wandler bekannt sind, damit diese Analog-Digital-Wandler, gerade wenn es sich um einen Einzelbit-Sigma-Delta-Analog-Digital-Wandler handelt, ohne eine Beschränkung ihrer Aussteuerung betrieben werden können. Sigma-Delta-Wandler werden beispielsweise bei der Sprachkodierung eingesetzt. Selbstverständlich ist die vorliegende Erfindung jedoch nicht auf diesen bevorzugten Anwendungsbereich beschränkt, sondern sie kann auch als Peakkompensator (Kompensator von wenigen erhöhten Amplitudenwerten) beispielsweise bei DMT-Systemen (Diskrete Multifrequenz-Systeme) mit einem hohen Crestfaktor (Crestfaktor = Maximalwert/Effektivwert) eingesetzt werden, wobei die Erfindung zur Kompensation von Clippingeffekten (aufgrund eines Abschneidens auftretende Effekte) eingesetzt werden kann.
Die vorliegende Erfindung wird nachfolgend näher unter Bezugnahme auf die beigefügte Zeichnung anhand bevorzugter Ausführungsbeispiele erläutert.
1 stellt eine erste erfindungsgemäße Ausführungsform dar, wobei ein digitales Ausgangssignal zurück gekoppelt wird.
2 stellt eine zweite erfindungsgemäße Ausführungsform dar, wobei anstelle des digitalen Ausgangssignals zwei Komponenten, aus welchen das digitale Ausgangssignal gebildet wird, getrennt zurück gekoppelt werden.
3 stellt eine dritte erfindungsgemäße Ausführungsform dar, wobei im Vergleich zu der in 2 dargestellten zweiten Ausführungsform ein Analog- und ein Digitalpfad zu einem Digitalpfad zusammengefasst sind.
4 stellt eine vierte erfindungsgemäße Ausführungsform dar, welche sich von der dritten Ausführungsform dadurch unterscheidet, dass ein Digitalsignal nicht abhängig von einem analogen Eingangssignal sondern abhängig von einem digitalen Ausgangssignal erzeugt wird.
Die in 5 dargestellte erfindungsgemäße fünfte Ausführungsform entspricht im Wesentlichen der dritten Ausführungsform, weist allerdings einen Einzelbit-Sigma-Delta-Wandler anstelle eines Multibit-Sigma-Delta-Wandlers auf.
In ähnlicher Weise entspricht die in 6 dargestellte sechste erfindungsgemäße Ausführungsform im Wesentlichen der vierten Ausführungsform, wobei auch die sechste Ausführungsform einen Einzelbit-Sigma-Delta-Wandler anstelle eines Multibit-Sigma-Delta-Wandlers aufweist.
In 1 ist eine erste erfindungsgemäße Ausführungsform einer Vorrichtung 1 zur Analog-Digital-Wandlung dargestellt, welche ohne nachteilige Beschränkung eines analogen Eingangssignals 10 der Vorrichtung 1 auskommt, um ein digitales Ausgangssignal 20 der Vorrichtung 1 zu erzeugen. Dabei wird das analoge Eingangssignal 10 durch ein analoges Tiefpassfilter 5 gefiltert. Anschließend wird in einem Subtrahierer 28 eine Differenz aus dem gefilterten Eingangssignal 10 und dem analog gewandelten digitalen Ausgangssignal 20 gebildet, wodurch ein Analogsignal 23 entsteht. Dieses Analogsignal 23 wird durch einen Quantisierer 7 in ein erstes Digitalsignal 14 umgesetzt. Eine Rückkopplung des digitalen Ausgangssignals 20 wird durch einen 2-Bit-Digital-Analog-Wandler 8 und einen daran anschließendes analoges Regelfilter 6 gebildet. Damit bilden der Quantisierer 7, der 2-Bit-Digital-Analog Wandler 8, das analoge Regelfilter 6 und der Subtrahierer 28 einen rückgekoppelten Analog-Digital-Wandler, welcher bei dieser dargestellten Ausführungsform mit einer Überabtastung arbeitet, so dass dieser Analog-Digital-Wandler auch als Einzelbit-Sigma-Delta-Analog-Digital-Wandler bezeichnet werden kann. Dabei wird die Übertragungsfunktion dieses rückgekoppelten Analog-Digital-Wandlers maßgeblich durch das Regelfilter 6 bestimmt.
Um eine höhere Aussteuerung des analogen Eingangssignals 10 zu ermöglichen, wird das analoge Eingangssignal 10 mittels eines 3-Werte-Komparators 9 in ein zweites Digitalsignal 15 umgesetzt, welches zusammen mit dem ersten Digitalsignal 14 in einem Additionselement 27 das digitale Ausgangssignal 20 ergibt. Da der Einzelbit-Sigma-Delta-Analog-Digital-Wandler aufgrund der Rückkopplung des digitalen Ausgangssignals 20 einen Regelkreis zur Störunterdrückung aufweist, wird das zweite Digitalsignal 15, welches auch als ein ”Störsignal” aufgefasst werden kann, durch diesen Regelkreis ausgeregelt, wodurch sich vorteilhafter Weise eine Reduzierung des Signalpegels des Analogsignals 23 am Eingang des Quantisierers 7 ergibt.
Der 3-Werte-Komparator 9 arbeitet dabei wie folgt: Wenn das analoge Eingangssignal 10 oberhalb eines ersten Schwellenwerts liegt, erzeugt der 3-Werte-Komparator 9 einen Digitalwert +1, wenn das analoge Eingangssignal 10 unterhalb eines zweiten Schwellenwerts liegt, erzeugt der 3-Werte-Komparator 9 einen Digitalwert –1 und wenn das analoge Eingangssignal 10 zwischen dem ersten und dem zweiten Schwellenwert liegt, erzeugt der 3-Werte-Komparator 9 einen Digitalwert 0. Dabei sind der erste und der zweite Schwellenwert vom Betrag her gleich und der erste Schwellenwert ist größer als der zweite Schwellenwert. Die Schwellenwerte werden abhängig von dem Aussteuerbereich des eingesetzten Einzelbit-Sigma-Delta-Analog-Digital-Wandlers gewählt.
In 2 ist eine zweite erfindungsgemäße Ausführungsform dargestellt, welche zu der in 1 dargestellten Ausführungsform in gewisser Weise äquivalent ist, aber einige zusätzliche Einrichtungen enthält. Aus diesem Grund werden Elemente in der 2, welche dieselbe Funktion wie in der 1 aufweisen, mit demselben Bezugszeichen bezeichnet und im Folgenden nicht erneut erläutert. Im Unterschied zu der in 1 dargestellten Ausführungsform wird bei einer in 2 dargestellten Vorrichtung 2 nicht das analog gewandelte digitale Ausgangssignal 20 zurück gekoppelt, sondern es wird eine Summe aus dem analog gewandelten ersten Digitalsignal 14 und dem analog gewandelten zweiten Digitalsignal 15 von dem gefilterten analogen Eingangssignal 10 abgezogen, was aber prinzipiell einer Rückkopplung des analog gewandelten digitalen Ausgangssignal 20, welches aus dem ersten Digitalsignal 14 und dem zweiten Digitalsignal 15 zusammengesetzt ist, entspricht. Anders ausgedrückt werden bei der zweiten Ausführungsform anstelle des digitalen Ausgangssignals 20 seine beiden Komponenten, nämlich das erste Digitalsignal 14 und das zweite Digitalsignal 15, aus welchen es zusammengesetzt ist, einzeln zurück gekoppelt bzw. von dem analogen Eingangssignal 20 subtrahiert.
Dazu werden sowohl das erste Digitalsignal 14 in einem 1-Bit-Digital-Analog-Wandler 13 in ein erstes Analogsignal 24 als auch das zweite Digitalsignal 15 in einem 1-Bit-Digital-Analog-Wandler 13 in ein zweites Analogsignal 25 gewandelt. Mittels eines analogen Formungsfilters 21 und eines Verstärkers 22 wird das zweite Analogsignal 25 geformt, indem etwaige Sprünge in dem zweiten Analogsignal 15 geglättet werden, um eine möglichst gute (Stör-)Unterdrückung bzgl. des zweiten Analogsignals 15 mit der Vorrichtung 2 zu erzielen.
Bevor das analog gewandelte, gefilterte und verstärkte zweite Digitalsignal 15 in dem Subtrahierer 28 zur Bildung eines dritten Analogsignals 26 hinzugezogen wird, durchläuft es noch ein Regelfilter 6, da auch das analog gewandelte erste Digitalsignal 14 ein Regelfilter 6 durchläuft. Während bei der ersten Ausführungsform das analog gewandelte digitale Ausgangssignal 20 das analoge Regelfilter 6 durchläuft, durchlaufen bei der zweiten Ausführungsform sowohl das analog gewandelte erste Digitalsignal 14 als auch das analog gewandelte zweite Digitalsignal 15 getrennt jeweils ein analoges Regelfilter 6, wobei diese beiden Regelfilter dieselbe Übertragungsfunktion aufweisen.
Damit das bei dem Subtrahierer 28 hinzu geführte zweite Analogsignal 25 einer Rückkopplung des zweiten Digitalsignals 15 entspricht, werden die Funktionen des analogen Formungsfilters 21 und des analogen Verstärkers 22 mittels eines digitalen Formungsfilters 11 und eines Verstärkers 12 nachgebildet. Anders ausgedrückt, wird mit dem digitalen Formungsfilter 11 und dem Verstärker 12 eine analoge Formung des zweiten Analogsignals bzw. der Störung digital bezüglich des zweiten Digitalsignals 15 nachgebildet, so dass das zweite Analogsignal vor dem Regelfilter 6 möglichst dem analog gewandelten zweiten Digitalsignal 15 vor dem Additionselement 27 entspricht.
Somit arbeitet die zweite Ausführungsform prinzipiell wie die erste Ausführungsform, besitzt aber den Vorteil, dass sie anstelle eines 2-Bit-Digital-Analog-Wandler 8 nur einen 1-Bit-Digital-Analog-Wandler 13 benötigt, welcher einen viel einfacheren Aufbau aufweist als ein 2-Bit-Digital-Analog-Wandler 8. Ein weiterer Vorteil gegenüber der ersten Ausführungsform ist, dass die in 2 dargestellte Vorrichtung 2 zusätzliche Formungsfilter 11, 21 und Verstärker 12, 22 aufweist, wodurch das zweite Digitalsignal 15 besser ausgeregelt werden kann. Diese Formungsfilter 11, 21 und Verstärker 12, 22 können allerdings je nach Anwendung, beispielsweise, wenn das zweite Digitalsignal vergleichsweise selten einen Wert ungleich 0 annimmt, entfallen.
Zusammenfassend wirkt das zweite Digitalsignal 15 wie eine zusätzliche Eingangsgröße des Einzelbit-Sigma-Delta-Wandlers, welches analog gewandelt den Signalpegel des Eingangssignals in den Quantisierer 7 reduziert, wodurch auch interne Zustandsgrößen innerhalb des Einzelbit-Sigma-Delta-Wandlers geringer ausgesteuert werden, was zu einer geringeren Verlustleistung im Vergleich zu einem Einzelbit-Sigma-Delta-Wandler ohne Zuführung des analog gewandelten zweiten Digitalsignals 15 führt.
Wenn die Vorrichtung 2 in der Switched-Capacitor-Technik ausgeführt ist, kann darüber hinaus der gesamte Pfad zur Erzeugung und Formung des zweiten Digitalsignals 15 vorteilhafterweise niedriger getaktet werden, was die Verlustleistung nochmals verringert.
In 3 ist eine dritte erfindungsgemäße Ausführungsform einer Vorrichtung 3 zur Analog-Digital-Wandlung dargestellt. Wiederum werden Elemente, welche dieselbe Funktion wie bei den ersten beiden Ausführungsformen aufweisen, mit demselben Bezugszeichen bezeichnet und ihre Funktionsweise nicht erneut erläutert.
Bei der dritten Ausführungsform wird von dem analogen Eingangssignal 10 das bearbeitete zweite Digitalsignal 15, welches vorab in dem 1-Bit-Digital-Analog-Wandler 13 umgesetzt wurde, subtrahiert und einem Multi-Bit-Sigma-Delta-Wandler 31 zugeführt, der das erste Digitalsignal 14 erzeugt. Das zweite Digitalsignal 15 wird von einem digitalen Formungsfilter 11 und einem nach geschalteten Rauschumformer (Noise Shaper) 33 bearbeitet. Während die Funktionsweise des digitalen Formungsfilters 11 bereits bei der zweiten Ausführungsform erläutert wurde, ist der Rauschumformer 33 neu. Der Rauschumformer 33 reduziert eine Wortbreite des zweiten Digital-Signals 15 am Ausgang des digitalen Formungsfilters 11 auf eine Wortbreite von 1. Anders ausgedrückt weisen die Digitalwerte des zweiten Digitalsignals 15 am Ausgang des Rauschumformers 33 nur die Werte 0 und 1 auf, obwohl am Eingang des Rauschumformers 33 anliegende Digitalwerte Werte aufweisen, die größer als 1 sind. Dadurch ist es möglich, zur Umsetzung des zweiten Digitalsignals 15 in ein Analogsignal mit dem 1-Bit-Digital-Analog-Wandler 13 anstelle eines Mehrbit-Digital-Analog-Wandlers zu arbeiten.
Zur Erzeugung des digitalen Ausgangssignals 20 wird das erste Digitalsignal 14 in einem Additionselement 27 mit dem bearbeiteten zweiten Digitalsignal 15 addiert.
In 4 ist eine vierte erfindungsgemäße Ausführungsform einer Vorrichtung 4 zur Analog-Digital-Wandlung dargestellt. Im Vergleich zur dritten Ausführungsform ist bei der vierten Ausführungsform nur die Art und Weise, wie das unbearbeitete zweite Digitalsignal 15 erzeugt wird, verschieden. Während das unbearbeitete zweite Digitalsignal 15 bei der dritten Ausführungsform mittels des analog arbeitenden 3-Werte-Komparators aus dem analogen Eingangssignal 10 ermittelt wird, wird das unbearbeitete zweite Digitalsignal 15 bei der vierten Ausführungsform mittels eines digitalen Schwellenwertdetektors 34 und einem digital arbeitenden 3-Werte-Komparator 35 ermittelt.
Bei einem Vergleich der zweiten Ausführungsform, welche in 1 dargestellt ist, und der dritten und vierten Ausführungsform, welche in den 3 und 4 dargestellt sind, zeigen sich folgende Unterschiede. Sowohl die dritte als auch die vierte Ausführungsform benötigen kein analoges Formungsfilter 21 und keinen analogen Verstärker 22, wobei die vierte Ausführungsform zusätzlich ebenfalls keinen analog arbeitenden 3-Werte-Komparator benötigt.
Bei der zweiten Ausführungsform muss das digitale Formungsfilter 11 und der digitale Verstärker 12 genau mit dem analogen Formungsfilter 21 und dem analogen Verstärker 22 übereinstimmen, damit die Vorrichtung 2 korrekt arbeitet. Eine solche Anforderung hinsichtlich einer Übereinstimmung (Matching) erfordert einen zusätzlichen Flächenbedarf bei einer Realisierung als Halbleiterschaltung, da als Faustformel gilt, dass eine Übereinstimmung umgekehrt proportional zur Wurzel der Abmessungen einer entsprechenden Vorrichtung, für welche eine Übereinstimmung erzielt werden soll, ist. Anders ausgedrückt ist eine Übereinstimmung umso schwieriger zu erreichen bzw. zu gewährleisten, umso kleiner die Abmessungen der entsprechenden Vorrichtung sind. Darüber hinaus muss ein Eigenrauschen bei dem analogen Formungsfilter 21 und dem analogen Verstärker 22 gering gehalten werden, damit ein Gesamtleistungsverhalten der Vorrichtung 2 nicht eingeschränkt wird. Dadurch ist der schaltungstechnische Aufwand und die Verlustleistung bei der Vorrichtung 3, 4 der dritten oder vierten Ausführungsform geringer als bei der Vorrichtung 2 gemäß der zweiten Ausführungsform. Somit resultiert der Wegfall der analog arbeitenden Vorrichtungen (Formungsfilter 21, Verstärker 22, 3-Werte-Komparator 9) in einem erheblich geringeren Flächenbedarf, wenn die erfindungsgemäße Vorrichtung 3, 4 als Halbleiterschaltung realisiert wird.
Die Tatsache, dass das zweite Digitalsignal 15 bei der dritten und vierten Ausführungsform aus dem digitalen Ausgangssignal abgeleitet wird, welches aus dem in der dritten und vierten Ausführungsform innerhalb des Multi-Bit-Sigma-Delta-Wandlers 31 tiefpassgefiltert wurde, während das zweite Digitalsignal 15 bei der zweiten (und auch bei der ersten) Ausführungsform aus dem nicht tiefpassgefilterten analogen Eingangssignal 10 abgeleitet wird, hat keine negativen Auswirkungen, da die dadurch verbundene zeitliche Verzögerung aufgrund einer genügend hohen Überabtastung des Sigma-Delta-Wandlers nicht ins Gewicht fällt. Insgesamt ist die Vorrichtung 3, 4 der dritten und vierten Ausführungsform im Vergleich zu der Vorrichtung 2 der zweiten Ausführungsform äußerst robust, da durch die digitale Lösung (kein analoges Formungsfilter 21 und kein analoger Verstärker 22) ein nachteiliger Mismatch (ein Nicht-Übereinstimmen) eines in der 2 aus den Blöcken 11 und 12 bestehenden Pfades mit einem in der 2 aus den Blöcken 13, 21, 22 und 6 bestehenden Pfad erst gar nicht auftreten kann. Darüber hinaus kann das digitale Formungsfilter 11 im Vergleich zu dem analogen Formungsfilter 21 höchst flexibel ausgelegt werden, wodurch der Aussteuerbereich des Sigma-Delta-Wandlers 31 im Vergleich zu der zweiten Ausführungsform wesentlich erhöht werden kann.
In 5 und 6 sind eine fünfte und eine sechste erfindungsgemäße Ausführungsform dargestellt. Dabei entspricht die fünfte Ausführungsform im Wesentlichen der dritten Ausführungsform und die sechste Ausführungsform der vierten Ausführungsform. Der Unterschied zwischen der dritten und vierten Ausführungsform und der fünften und sechsten Ausführungsform besteht zum einen darin, dass der Multibit-Sigma-Delta-Wandler 31 durch einen Einzelbit-Sigma-Delta-Wandler 32 bei der fünften und sechsten Ausführungsform ersetzt ist, und zum anderen in der Form der Einspeisung des bearbeiteten zweiten Digitalsignals 15 in den Einzelbit-Sigma-Delta-Wandler 32. Darüber hinaus ist bei der Darstellung der Vorrichtung 3, 4 ein zur Einspeisung des zweiten Digital-Signals 15 in den Einzelbit-Sigma-Delta-Wandler 32 notwendiger Digital-Analog-Wandler nicht explizit dargestellt. Bei einer nicht dargestellten erfindungsgemäßen Variante der Vorrichtung 3, 4, welche in der Switched-Capacitor-Technik oder in der Current-Steering-Technik bzw. zeitkontinuierlich (time continuous) ausgestaltet ist, kann dieser notwendige Digital-Analog-Wandler mit geringem Schaltungsaufwand realisiert werden.
Dabei wird unter der Switched-Capacitor-Technik eine Technik verstanden, wobei die Vorrichtung 3, 4 mit Kondensatoren ausgestaltet ist, welche über Schalter schaltbar sind, welcher mit der jeweiligen Abtastrate geschaltet wird. Dagegen ist die Vorrichtung 3, 4 bei der Current-Steering-Technik aus mehreren Stromzellen aufgebaut, welche jeweils einen Stromspiegel und einen Stromschalter besitzen. Analogsignale werden demnach bei der Switched-Capacitor-Technik in Form einer Ladungsgröße und bei der Current-Steering-Technik in Form einer Stromgröße dargestellt.
Für einen bestimmten Zeitpunkt bzw. für eine bestimmte Abtastung kann es vorkommen, dass das aus dem analog gewandelten bearbeiteten zweiten Digitalsignal und dem analogen Eingangssignal kombinierte Analogsignal einen Amplitudenwert aufweist, welcher größer als eine Referenzspannung des Einzelbit-Sigma-Delta-Wandlers 32 ist, was sich aufgrund der groben Quantisierung bei dem Einzelbit-Sigma-Delta-Wandler stark auswirken könnte. Dies stellt aber bei der Vorrichtung 5 oder 6 kein Problem dar, da ein Funktionsblock 29 des Einzelbit-Sigma-Delta-Wandlers 32 einen Tiefpass bzw. einen Integrator darstellt und das zweite Digitalsignal 15 gerade im hohen Frequenzbereich einen großen Leistungsanteil aufweist, so dass eine Übersteuerung des Einzelbit-Sigma-Delta-Wandlers 32 ausgeschlossen ist.
Bei Anwendungsbereichen, bei welchen nur eine geringe bzw. moderate Erhöhung des Aussteuerbereichs des Einzelbit-Sigma-Delta-Wandlers 32 gefordert wird, können das digitale Formungsfilter 11 und der Rauschumformer 33 entfallen, da in diesem Fall auch eine qualitativ nicht so leistungsstarke Unterdrückung des zweiten Digitalsignals 15 ausreicht.

Claims

Verfahren zur Analog-Digital-Wandlung, wobei ein analoges Eingangssignal (10) in ein digitales Ausgangssignal (20) umgesetzt wird, wobei das analoge Eingangssignal (10) mittels einer rückgekoppelten Analog-Digital-Wandlung in ein erstes Digitalsignal (14) umgesetzt wird, wobei ein zweites Digitalsignal (15) abhängig von dem analogen Eingangssignal (10) gebildet wird, und wobei das digitale Ausgangssignal (20) aus einer Addition des ersten Digitalsignals (14) und des zweiten Digitalsignals (15) gebildet wird. dadurch gekennzeichnet, dass aus einer Differenz aus dem analogen Eingangssignal (10) und einer Summe aus einem ersten Analogsignal (24), welches aus einer Digital-Analog-Wandlung des ersten Digitalsignals (14) gebildet wird, und einem zweiten Analogsignal (25), welches aus einer Digital-Analog-Wandlung des zweiten Digitalsignals (15) gebildet wird, ein drittes Analogsignal (26) gebildet wird, und dass das dritte Analogsignal (26) in das erste Digitalsignal (14) umgesetzt wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das zweite Analogsignal (25) geglättet wird, bevor die Differenz gebildet wird.
Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das zweite Digitalsignal (15) derart bearbeitet wird, dass ein analog gewandeltes zweites Digitalsignal (15) dem geglätteten zweiten Analogsignal (25) entspricht.
Verfahren nach einem der Ansprüche 1–3, dadurch gekennzeichnet, dass das analoge Eingangssignal vor der Bildung der Differenz tiefpassgefiltert wird.
Verfahren nach einem der Ansprüche 1–4, dadurch gekennzeichnet, dass das erste Analogsignal (24) und das zweite Analogsignal (25) mit einer gleichen Filterfunktion vor der Bildung der Differenz gefiltert werden.
Verfahren nach einem der Ansprüche 1–5, dadurch gekennzeichnet, dass die rückgekoppelte Analog-Digital-Wandlung, mit welcher das analoge Eingangssignal (10) in ein erstes Digitalsignal (14) umgesetzt wird, eine überabgetastete rückgekoppelte Analog-Digital-Wandlung ist.
Verfahren nach einem der Ansprüche 1–6, dadurch gekennzeichnet, dass das zweite Digitalsignal (15) aus dem analogen Eingangssignal (10) gebildet wird, indem eine 1 gebildet wird, wenn das analoge Eingangssignal (10) oberhalb eines ersten Schwellenwerts liegt, eine –1 gebildet wird, wenn das analoge Eingangssignal (10) unterhalb eines zweiten Schwellenwerts liegt, und sonst eine 0 gebildet wird, und dass der erste Schwellenwert größer als der zweite Schwellenwert ist.
Verfahren zur Analog-Digital-Wandlung, wobei ein analoges Eingangssignal (10) in ein digitales Ausgangssignal (20) umgesetzt wird, wobei das analoge Eingangssignal (10) mittels einer rückgekoppelten Analog-Digital-Wandlung in ein erstes Digitalsignal (14) umgesetzt wird, und wobei das digitale Ausgangssignal (20) aus einer Kombination des ersten digitalen Signals (14) und eines zweiten Digitalsignals (15) gebildet wird, dadurch gekennzeichnet, dass das analoge Eingangssignal (10) und das zweite Digitalsignal (15) einem Sigma-Delta-Wandler (31; 32) zugeführt werden, um das erste Digitalsignal (14) zu bilden, und dass abhängig von dem digitalen Ausgangssignal (20) das zweite Digitalsignal (15) gebildet wird.
Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die rückgekoppelte Analog-Digital-Wandlung, mit welcher das analoge Eingangssignal (10) in ein erstes Digitalsignal (14) umgesetzt wird, eine überabgetastete rückgekoppelte Analog-Digital-Wandlung ist.
Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass das zweite Digitalsignal (15) aus dem digitalen Ausgangssignal (20) gebildet wird, indem ein erster Digitalwert gebildet wird, wenn ein Digitalwert des digitalen Ausgangssignals (20) oberhalb eines ersten Schwellenwerts liegt, ein zweiter Digitalwert gebildet wird, wenn der Digitalwert des digitalen Ausgangssignals (20) unterhalb eines zweiten Schwellenwerts liegt, und sonst eine 0 gebildet wird, dass der erste Schwellenwert größer als der zweite Schwellenwert ist, und dass der erste Digitalwert um einen solchen Betrag größer als 0 ist, um welchen der zweite Digitalwert kleiner als 0 ist.
Verfahren nach einem der Ansprüche 8–10, dadurch gekennzeichnet, dass das zweite Digitalsignal (15), bevor es analog gewandelt von dem analogen Eingangssignal (10) abgezogen wird, derart bearbeitet wird, dass eine Differenz zwischen zwei Digitalwerten des bearbeiteten zweiten Digitalsignals (15), welche eine gegebene Zeitspanne auseinander liegen, im Mittel kleiner als eine Differenz zwischen zwei Digitalwerten des zweiten Digitalsignals (15) ohne Bearbeitung, welche die gegebene Zeitspanne auseinander liegen, ist.
Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass das bearbeitete zweite Digitalsignal (15), bevor es mit dem ersten Digitalsignal (14) kombiniert wird, derart umgesetzt wird, dass seine Digitalwerte nur noch ein Bit repräsentieren.
Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das bearbeitete und umgesetzte zweite Digitalsignal (15) mittels eines 1-Bit-Digital-Analog-Wandlers (13) in ein Analogsignal gewandelt wird, bevor es dem Sigma-Delta-Wandler (31; 32) zugeführt wird.
Verfahren nach einem der Ansprüche 8–13, dadurch gekennzeichnet, dass der Sigma-Delta-Wandler ein 1-Bit-Sigma-Delta-Wandler (32) ist, welcher ausgangsseitig nur Digitalwerte, welche ein Bit repräsentieren, erzeugt.
Vorrichtung zur Analog-Digital-Wandlung, welche einen rückgekoppelten Analog-Digital-Wandler umfasst und welche derart ausgestaltet ist, dass die Vorrichtung (1–4) ein analoges Eingangssignal (10) in ein digitales Ausgangssignal (20) umsetzt, dass der rückgekoppelte Analog-Digital-Wandler das analoge Eingangssignal (10) der Vorrichtung (1–4) in ein erstes Digitalsignal (14) umsetzt, und wobei das zweite Digitalsignal (15) abhängig von dem analogen Eingangssignal (10) gebildet ist, und wobei Kombinationsmittel (27) der Vorrichtung (2) aus dem ersten Digitalsignal (14) und dem zweiten Digitalsignal (15) das digitale Ausgangssignal (20) erzeugen, dadurch gekennzeichnet, dass ein erster 1-Bit-Digital-Analog-Wandler (13) der Vorrichtung (1) aus dem ersten Digitalsignal (14) ein erstes Analogsignal (24) erzeugt, dass ein zweiter 1-Bit-Digital-Analog-Wandler (13) der Vorrichtung (1) aus dem zweiten Digitalsignal (15) ein zweites Analogsignal (25) erzeugt, dass Subtraktionsmittel (28) der Vorrichtung (1) aus einer Differenz aus dem analogen Eingangssignal (10) und einer Summe aus dem ersten Analogsignal (24) und dem zweiten Analogsignal (25) ein drittes Analogsignal (26) erzeugen, und dass ein Quantisierer (7) der Vorrichtung (1) aus dem dritten Analogsignal (26) das ersten Digitalsignal (14) erzeugt.
Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, dass der rückgekoppelte Analog-Digital-Wandler ein überabgetasteter rückgekoppelter Analog-Digital-Wandler ist.
Vorrichtung nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass ein Tiefpass (5) zur Filterung des analogen Eingangssignals (10) vorgesehen ist, bevor die Subtraktionsmittel (28) die Differenz bilden.
Vorrichtung nach einem der Ansprüche 15–17, dadurch gekennzeichnet, dass die Vorrichtung (1) einen Komparator (9) umfasst, und dass der Komparator (9) das zweite Digitalsignal (15) erzeugt, wobei der Komparator (9) ausgangsseitig eine 1 liefert, wenn das analoge Eingangssignal (10) oberhalb eines ersten Schwellenwerts liegt, eine –1 liefert, wenn das analoge Eingangssignal (10) unterhalb eines zweiten Schwellenwerts liegt, und sonst eine 0 liefert, und dass der erste Schwellenwert größer als der zweite Schwellenwert ist.
Vorrichtung nach einem der Ansprüche 15–18, dadurch gekennzeichnet, dass die Vorrichtung (2) ein analoges Formungsfilter (21) umfasst, welches derart ausgestaltet ist, dass es das zweite Analogsignal (25) glättet.
Vorrichtung nach Anspruch 19, dadurch gekennzeichnet, dass die Vorrichtung (2) ein digitales Formungsfilter (11) umfasst, welches derart ausgestaltet ist, dass es das zweite Digitalsignal (15) derart bearbeitet, dass ein analog gewandeltes zweites Digitalsignal (15) nach der Bearbeitung dem geglätteten zweiten Analogsignal (25) entspricht.
Vorrichtung nach einem der Ansprüche 15–20, dadurch gekennzeichnet, dass die Vorrichtung (2) ein erstes analoges Filter (6) und ein zweites analoges Filter (6) umfasst, und dass das erste analoge Filter (6) das erste Analogsignal (24) mit einer gleichen Filterfunktion filtert, wie das zweite analoge Filter (6) das zweite Analogsignal (25) filtert, bevor die Subtraktionsmittel (28) die Differenz bilden.
Vorrichtung nach einem der Ansprüche 15–21, dadurch gekennzeichnet, dass ein Tiefpass (5) der Vorrichtung (2) zur Filterung des analogen Eingangssignals (10) vorgesehen ist, bevor die Subtraktionsmittel (28) die Differenz bilden.
Vorrichtung nach einem der Ansprüche 15–22, dadurch gekennzeichnet, dass die Vorrichtung (1–4) in der Switched-Capacitor-Technik oder in der Current-Steering-Technik ausgeführt ist.
Vorrichtung nach einem der Ansprüche 15–23, dadurch gekennzeichnet, dass die Vorrichtung (1–4) zur Durchführung des Verfahrens nach einem der Ansprüche 1–7 ausgestaltet ist.
Vorrichtung zur Analog-Digital-Wandlung, welche einen rückgekoppelten Analog-Digital-Wandler umfasst, welche Kombinationsmittel (27) zum Kombinieren des ersten Digitalsignals (14) und eines zweiten Digitalsignals (15) umfasst, um das digitale Ausgangssignal (20) zu erzeugen, und welche derart ausgestaltet ist, dass die Vorrichtung (1–4) ein analoges Eingangssignal (10) in ein digitales Ausgangssignal (20) umsetzt, und dass der rückgekoppelte Analog-Digital-Wandler das analoge Eingangssignal (10) der Vorrichtung (1–4) in das erste Digitalsignal (14) umsetzt, dadurch gekennzeichnet, dass einem Sigma-Delta-Wandler (31; 32) der Vorrichtung (4) das analoge Eingangssignal (10) und das zweite Digitalsignal (15) zugeführt ist, um das erste Digitalsignal (14) zu erzeugen, und dass die Vorrichtung (4) derart ausgestaltet ist, dass abhängig von dem digitalen Ausgangssignal (20) das zweite Digitalsignal (15) erzeugt ist.
Vorrichtung nach Anspruch 25, dadurch gekennzeichnet, dass der rückgekoppelte Analog-Digital-Wandler ein überabgetasteter rückgekoppelter Analog-Digital-Wandler ist.
Vorrichtung nach Anspruch 25 oder 26, dadurch gekennzeichnet, dass die Vorrichtung (4) einen digitalen Schwellenwertdetektor (34) und einen Komparator (35) umfasst, dass der digitale Schwellenwertdetektor (34) mit dem digitalen Ausgangssignal (20) beaufschlagt ist und ein Ausgang des digitalen Schwellenwertdetektors (34) mit einem Eingang des Komparators (35) verbunden ist, dass der Komparator (35) ausgangsseitig einen ersten Digitalwert liefert, wenn ein Digitalwert des digitalen Ausgangssignals (20) oberhalb eines ersten Schwellenwerts liegt, einen zweiten Digitalwert liefert, wenn der Digitalwert des digitalen Ausgangssignals (20) unterhalb eines zweiten Schwellenwerts liegt, und sonst eine 0 liefert, dass der erste Schwellenwert größer als der zweite Schwellenwert ist, und dass der erst Digitalwert um einen solchen Betrag größer als 0 ist, um welchen der zweite Digitalwert kleiner als 0 ist.
Vorrichtung nach Anspruch 25–27, dadurch gekennzeichnet, dass die Vorrichtung (3; 4) ein digitales Formungsfilter (11) umfasst, dass das zweite Digitalsignal (15) dem digitalen Formungsfilter (11) zugeführt ist, bevor das zweite Digitalsignal (15) den Subtraktionsmitteln (28) zugeführt ist, dass das zweite Digitalsignal (15) durch das digitale Formungsfilter (11) derart bearbeitet wird, dass eine Differenz zwischen zwei Digitalwerten des bearbeiteten zweiten Digitalsignals (15), welche eine gegebene Zeitspanne auseinander liegen, im Mittel kleiner als eine Differenz zwischen zwei Digitalwerten des zweiten Digitalsignals (15) ohne Bearbeitung, welche die gegebene Zeitspanne auseinander liegen, ist.
Vorrichtung nach Anspruch 28, dadurch gekennzeichnet, dass die Vorrichtung (3; 4) einen Rauschumformer (33) umfasst, dass ein Ausgang des digitalen Formungsfilters (11) mit einem Eingang des Rauschumformers (33) verbunden ist, dass der Rauschumformer (33) das zweite Digitalsignal (15) derart umsetzt, dass seine Digitalwerte jeweils nur noch ein Bit repräsentieren.
Vorrichtung nach einem der Ansprüche 25–29, dadurch gekennzeichnet, dass die Vorrichtung (3; 4) einen 1-Bit-Digital-Analog-Wandler (13) umfasst, dass der Ausgang des Rauschumformers (33) mit einem Eingang des 1-Bit-Digital-Analog-Wandlers (13) verbunden ist, und dass ein Signal am Ausgang des 1-Bit-Digital-Analog-Wandlers (13) dem Sigma-Delta-Wandler (31; 32) zugeführt ist.
Vorrichtung nach einem der Ansprüche 25–30, dadurch gekennzeichnet, dass der Sigma-Delta-Wandler ein 1-Bit-Sigma-Delta-Wandler (32) ist.
Vorrichtung nach einem der Ansprüche 25–31, dadurch gekennzeichnet, dass die Vorrichtung (1–4) in der Switched-Capacitor-Technik oder in der Current-Steering-Technik ausgeführt ist.
Vorrichtung nach einem der Ansprüche 25–32, dadurch gekennzeichnet, dass die Vorrichtung (1–4) zur Durchführung des Verfahrens nach einem der Ansprüche 8–14 ausgestaltet ist.