DE69107155T2 - Rauschformerschaltung. - Google Patents

Rauschformerschaltung.

Info

Publication number
DE69107155T2
DE69107155T2 DE69107155T DE69107155T DE69107155T2 DE 69107155 T2 DE69107155 T2 DE 69107155T2 DE 69107155 T DE69107155 T DE 69107155T DE 69107155 T DE69107155 T DE 69107155T DE 69107155 T2 DE69107155 T2 DE 69107155T2
Authority
DE
Germany
Prior art keywords
quantizer
circuit
signal
noise shaping
quantization error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69107155T
Other languages
English (en)
Other versions
DE69107155D1 (de
Inventor
Toshihiko Masuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of DE69107155D1 publication Critical patent/DE69107155D1/de
Publication of DE69107155T2 publication Critical patent/DE69107155T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B14/00Transmission systems not characterised by the medium used for transmission
    • H04B14/02Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/04Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
    • H04B14/046Systems or methods for reducing noise or bandwidth

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

  • Diese Erfindung betrifft eine Rauschformerschaltung, vor allem eine Rauschformerschaltung, die beispielsweise Vorteilhaft bei einem 1-Bit-D/A-Wandler anwendbar ist.
  • Neuerdings erregt ein 1-Bit-D/A-Wandlersystem vom Übertastungstyp als in einem Audiogerät oder dergleichen verwendetes D/A-Wandlersystem hoher Präzision Aufmerksamkeit. Die Grundkonstruktion dieser Art D/A-Wandlersystem ist in Figur 1 gezeigt.
  • Nach dieser Figur werden einem Eingangsanschluß 101 zugeführte digitale Signale durch eine aus einem Digitalfilter oder dergleichen gebildete Übertastungsschaltung 102 mit einem geeigneten Überabtastungsfaktor übertastet, bevor sie einer Rauschformerschaltung 103 zugeführt werden. In dieser Rauschformerschaltung 103 werden die digitalen Signale in einer Größenordnung von mehreren Bits, im derzeitigen Stand der Technik 1 bis 5 Bits, requantisiert. Zu diesem Zeitpunkt werden bei der Requantisierung erzeugtes Rauschen oder Quantisierungsfehler rückgekoppelt, so daß sie auf die Seite einer höheren Frequenz verschoben werden, um eine Rauschspektrumsverteilung zu erzeugen, die in Richtung der niedrigeren Frequenz unterdrückt wird. Ausgangsdaten mehrerer Bits aus der Rauschformerschaltung 103 werden durch einen 1-Bit-D/A- Wandler 104, der durch eine PWM- bzw. Impulsbreiten-Modulationsschaltung oder dergleichen gebildet ist, in 1-Bit-Wellenformdaten umgewandelt, die an einem Ausgangsanschluß 105 ausgegeben werden. Obgleich anstelle des 1-Bit-D/A-Wandlers 104 ein D/A-Wandler zur Umwandlung in Multibit-Wellenformdaten verwendet werden kann, ist es notwendig, Probleme wie eine nichtlineare Verzerrung bei Differenzierung, Störimpulse, Spannungsspitzen oder dergleichen zu überwinden.
  • Zur Realisierung eines weiten Dynamikbereiches bei diesem System muß die Rauschformerschaltung einen weiten Dynamikbereich aufweisen. Unter den Faktoren, welche den Dynamikbereich der Rauschformerschaltung 103 beherrschen, sind eine Betriebsrate fNS, die Gradzahl N und die Anzahl Bits M des Requantisierers. Obgleich der Dynamikbereich durch Anheben der Betriebsrate fNS verbessert wird, sind der Betriebsrate fNS durch einen Grenzwert der Betriebsrate von Halbleitereinrichtungen Grenzen gesetzt. Es ist deshalb beabsichtigt, das S/N-Verhältnis durch Anheben der Gradzahl N zu verbessern.
  • Die Figur 2 zeigt eine Rauschformerschaltung eines herkömmlichen Typs N-ten Grades oder der N-Tupel-Integration, auf welcher der Oberbegriff des Anspruchs 1 basiert. Ausgangssignale aus der in Figur 1 gezeigten Überabtastschaltung werden einem Eingangsanschluß 111 der in Figur 2 gezeigten Rauschformerschaltung zugeführt und Ausgangssignale aus einem Ausgangsanschluß 112 werden auf den in Figur 1 gezeigten 1- Bit-D/A-Wandler 104 übertragen.
  • Ein Ausgangssignal eines Quantisierers 113 der Rauschformerschaltung nach Figur 2 wird über eine 1-Sample-Verzögerungseinrichtung 114 entnommen und zur Eingangsseite des Quantisierers 113 rückgekoppelt. Ein Integrator 116&sub1; ersten Grades ist zwischen einen Eingangsanschluß des Quantisierers 113 und einen Addierer 115&sub1; geschaltet, der tatsächlich ein Subtrahierer ist, welcher das Rückkopplungssignal vom Eingangssignal subtrahiert. Der Integrator 116&sub1; besteht aus einem Addierer und einem 1-Sample-Verzögerungselement und ist so ausgebildet, daß ein Ausgangssignal des Addierers um ein Sample verzögert wird und die verzögerten Daten zum Addierer rückgekoppelt werden. Das Vorstehende ist die Grundkonstruktion der Rauschformerschaltung ersten Grades. Bei Erhöhung der Gradzahl ist eine Zahl, die gleich der Gradzahl von Sätzen ist, deren jeder aus einem Integrator und einem negativen Rückkopplungsaddierer besteht, in der Richtung des Eingangsanschlusses tandemmäßig gegeben, so daß eine Rauschformerschaltung N-ten Grades durch Vorsehen einer Zahl N von Sätzen, deren jeder aus einem Integrator und einem Addierer besteht, gegeben sein kann. Figur 2 zeigt einen typischen Aufbau der Rauschformerschaltung N-ten Grades, bei welcher ein N-ter Addierer oder Subtrahierer 115N mit dem Eingangsanschluß 111 verbunden und ein N-ter Integrator 116N zwischen den Addierer 115N und den nächsten (N-1)-ten Addierer 115N-1 geschaltet ist. Von der 1-Sample-Verzögerungseinrichtung 114 verzögerte Ausgangssignale des Quantisierers 113 werden den Addierern 115N bis 115&sub1; zugeführt und resultierende 1-Sample- Verrzögerungsausgangssignale werden von Eingangssignalen zu den Addierern 115N bis 115&sub1; subtrahiert.
  • Es sei darauf hingewiesen, daß, wenn bei der in Figur 2 gezeigten Rauschformerschaltung N-ten Grades ein Eingangsignal zum Eingangsanschluß 111 gleich X ist, ein Ausgangssignal aus dem Ausgangsanschluß 112 gleich Y und ein beim Quantisierer 113 erzeugter Quantisierungsfehler gleich ε&sub0; ist, das Ausgangssignale Y durch
  • Y = X + (1-z&supmin;¹)N ε&sub0; (1)
  • gegeben ist. Bei dem obigen Aufbau ist jedoch, wenn die Gradzahl drei oder mehr beträgt, der Integrator überlastet und erzeugt einen instabile Betrieb.
  • Obgleich eine mehrstufige Rauschformerschaltung in Betracht gezogen werden kann, stellen Eingangssignale zu jeweiligen Schaltungsstufen Quantisierungsfehler der vorhergehenden Schaltungsstufen dar, so daß Ausgangssignale der jeweiligen Schaltungsstufen Rauschkomponenten darstellen. Da Rauschkomponenten der zweiten Schaltungsstufe und der folgenden zum letzten Ausgangssignal summiert werden, tendiert der Dynamikbereich zu einer Verschlechterung.
  • Andere Arten von Rauschformerschaltungen für übertastete digitale Signale gehen aus der JP-A-010 49310 (siehe auch Patent Abstracts of Japan, Vol. 13, No. 248) und der EP-A-3 030 894 hervor. Bei der JP-A- 010 49310 geht ein übertastetes digitales Signal durch einen Quantisierer und ein Quantisierungsfehlersignal wird über eine ein IIR-Filter mit einer Null und einem Pol in seiner Übertragungsfunktion enthaltenden Rückkopplungsschaltung zum Eingang rückgekoppelt. Aus der EP-A-3 03 081 894 geht eine Rauschformerschaltung für übertastete digitale Signale hervor, bei welcher ein Digitalsignal über einen Integrator einem Quantisierer zugeführt wird und das Resultat verzögert und zum Eingang des Integrators negativ rückgekopppelt wird und ein Quantisierungsfehlersignal abgeleitet und integriert, requantisiert und zweimal differenziert sowie vorwärtsgekoppelt wird, um zum Ausgangssignal des Quantisierers addiert zu werden.
  • Es ist deshalb prinzipielle Aufgabe der vorliegenden Erfindung, eine Rauschformerschaltung bereitzustellen, bei welcher Rauschformung höheren Grades stabil ausgeführt und der Dynamikbereich effektiv gegen Verschlechterung geschützt werden kann.
  • Gemäß der vorliegenden Erfindung ist eine Rauschformereinrichtung zur Erzeugung digitaler M-Bit-Ausgangsdaten durch Requantisierung digitaler N-Bit-Eingangsdaten bereitgestellt, die besteht aus
  • einem ersten Quantisierer zur Quantisierung der digitalen Ausgangsdaten und
  • einer ersten Rückkopplungsschaltung zum Rückkoppeln einer Quantisierungsfehlerkomponente des ersten Quantisierers zur Eingangsseite des ersten Quantisierers, um eine Rauschformung ersten Grades zu bewirken, und
  • gekennzeichnet ist durch
  • eine zweite Rückkopplungsschaltung zum Rückkoppeln einer Quantisierungsfehlerkomponente des ersten Quantisierers zur Eingangsseite des ersten Quantisierers, wobei die zweite Rückkopplungsschaltung
  • eine Synthetisierungseinrichtung, in die Quantisierungsfehlersignale aus dem ersten Quantisierer eingegeben werden, einen zweiten Quantisierer zum Quantisieren von Ausgangssignalen aus der Synthetisierungseinrichtung,
  • eine Übertragungscharakteristik-Einrichtung zum Ausüben vorbestimmter Übertragungscharakteristiken auf Quantisierungsfehler des zweiten Quantisierers, wobei ein Ausgangssignal der Übertragungscharakteristik-Einrichtung der Synthetisierungseinrichtung zugeführt ist, und
  • eine Differenziereinrichtung zum Differenzieren eines Ausgangssignals des zweiten Quantisierers und Zuführen eines differenzierten Ausgangssignals zur Eingangsseite des ersten Quantisierers aufweist.
  • Die Synthetisierungseinrichtung, der zweite Quantisierer, die zweite Quantisierungsfehler-Ausgangsseinrichtung, eine Übertragungsfunktionseinrichtung und die Differenziereinrichtung bilden eine Rückkopplungsschaltung zum Ausführen einer Rauschformung höheren Grades.
  • Da das Ausgangssignal aus der zum Ausführen einer Rauschformung höheren Grades ausgebildeten Rückkopplungsschaltung zur Eingangsseite des ersten Quantisierers rückgekoppelt wird, ohne daß es zum letzten Ausgangssignal aus dem ersten Quantisierer addiert wird, wird der Dynamikbereich im letzten Ausgang nicht verschlechtert, während die Auflösung am zweiten Quantisierer zur Stabilisierung des Betriebs der Schaltung verbessert werden kann.
  • Die Erfindung wird mittels eines nicht einschränkenden Beispiels weiter beschrieben, wobei Bezug auf die beigefügten Zeichnungen genommen wird, in denen
  • Figur 1 ein Blockschaltbild ist, welches schematisch die gesamte Anordnung eines 1-Bit-D/A-Wandlers zeigt,
  • Figur 2 ein Blockschaltbild einer herkömmlichen Rauschformerschaltung N-ten Grades ist,
  • Figur 3 ein Blockschaltbild ist, welches eine erste Ausführungsform einer Rauschformerschaltung gemäß der vorliegenden Erfindung zeigt,
  • Figur 4 ein Blockschaltbild ist, welches eine dritte Ausführungsform der vorliegenden Erfindung zeigt, und
  • Figur 5 ein Blockschaltbild ist, welches eine dritte Ausführungsform der vorliegenden Erfindung zeigt.
  • Ausführungsformen
  • Figur 3 ist ein Blockschaltbild, welches eine erste Ausführungsform einer Rauschformerschaltung gemäß der vorliegenden Erfindung zeigt.
  • Bei der in Figur 3 gezeigten Rauschformerschaltung werden digitale Audiosignale, die durch eine der im Zusammenhang mit der Figur 1 beschriebenen Schaltung 102 ähnliche Übertastungsschaltung mit einer geeigneten Übertastungsrate übertastet werden, einem Eingangsanschluß 11 zugeführt, und Ausgangssignale aus einem Ausgangsanschluß 12 werden einem 1- Bit-D/A-Wandler 104, beispielsweise dem im Zusammenhang mit der Figur 1 beschriebenen D/A-Wandler zugeführt, so daß sie in ein 1-Bit-Wellenformsignal umgewandelt werden. Ein zwischen dem Eingangs- und Ausgangsanschluß geschalteter Requantisierer 13 requantisiert ein digitales Eingangsaudiosignal von beispielsweise 20 Bit in ein requantisiertes Signal aus mehreren Bits, welches requantisierte Signal ausgegeben wird. Ein vom Quantisierer 13 erzeugter Quantisierungsfehler -εM wird einem Addierer 14, der in Wirklichkeit ein Subtrahierer ist, entnommen und über eine 1-Sample-Verzögerungseinrichtung 16 und einen Addierer zur Ausgangsseite des Addierers 15 rückgekoppelt, indem eine Rauschformung ersten Grades ausgeführt wird. Andererseits wird der vom Addierer 14 erzeugte Quantisierungsfehler über eine Rückkopplungsschaltung 20 zum Addierer 15 rückgekoppelt, indem eine Rauschformung höheren Grades ausgeführt wird. Der Addierer 14 subtrahiert ein Ausgangssignal des Quantisierers 13 von seinem Eingangssignal, um den Quantisierungsfehler -εM auszugeben.
  • Bezüglich der Rückkopplungsschaltung 20 wird ein durch Verzögerung des Quantisierungsfehlers aus dem Addierer 14 um ein Sample in einer Verzögerungsschaltung 16 erzeugtes Signal einem Addierer (Subtrahierer) 21 zugeführt, der als Synthetisierer funktioniert, dessen Ausgangssignal über einen Addierer 22 einem Quantisierer 23 zugeführt wird. Ein beim Quantisierer 23 erzeugter Quantisierungsfehler wird an einem Addierer 24 ausgegeben, der in Wirklichkeit ein Subtrahierer ist, und den Addierern 21 und 22 als Synthetisierungseinrichtung mittels einer Übertragungscharakteristik-Schaltung, die 1- Sample-Verzögerungselemente 25 und 26 und einen Koeffizientenmultiplizierer 27 mit einem Multiplikationskoeffizienten von 2 aufweist, zugeführt. Ein Ausgangssignal aus dem Quantisierer 23 wird mittels einer Differenzierschaltung 30 zweiten Grades zu einem Addierer 17 als Rückkopplungsausgangssignal übertragen, um zum Ausgangssignal aus dem 1-Sample-Verzögerungselement 16 summiert zu werden. Ein Additionsausgangssignal aus dem Addierer 17 wird der Eingangsseite des Addierer 15 zugeführt. Indessen ist eine Differenzierschaltung 30 zweiten Grades aus einem Verzögerungselement 31 zum Verzögern des Ausgangssignals aus dem Quantisierer 23 um ein Sample, einem Addierer (Subtrahierer) 32 zum Subtrahieren eines Ausgangssignals des Verzögerungselements 31 aus dem Ausgang des Quantisierers 23, einem Verzögerungselement 33 zum Verzögern des Ausgangssignal aus dem Addierer 32 um ein Sample und einem Addierer (Subtrahierer) 34 gebildet, in den Ausgangssignale aus dem Addierer 32 zweimal (über zwei getrennte Wege) als Additionssignale eingegeben werden und in den ein Ausgangssignal aus dem Verzögerungselement 33 auch als ein Subtraktionssignal eingegeben wird.
  • Bei dem obigen Aufbau ist, wenn ein Eingangsignal zum Eingangsanschluß 11 gleich X, ein Ausgangssignal aus dem Ausgangsanschluß 12 gleich Y und ein Eingangssignal zum Quantisierer 13 aus dem Addierer 15 gleich V ist, der beim Quantisierer 13 erzeugte Quantisierungsfehler -εM durch
  • εM = Y - V (2)
  • gegeben. Da der Addierer (Subtrahierer) 14 das Ausgangssignal Y vom Eingangssignal V zum Quantisierer 13 subtrahiert, wird beim Addierer 14 ein Signal -εM ausgegeben und durch das Verzögerungselement 16 um ein Sample verzögert, so daß -z&supmin;¹εM der Rückkopplungsschaltung 20 zugeführt wird. Wenn ein Quantisierungsfehler am Quantisierer 23 gleich -εF ist, wird beim Addierer 24 ein Signal -εF ausgegeben und durch die Verzögerungselemente 25 und 26 um zwei Samples verzögert, um ein Signal -z&supmin;²εF zu erzeugen, das dem Addierer 21 zugeführt wird, wo es vom Signal -z&supmin;¹εM aus dem Verzögerungselement 16 subtrahiert wird. Infolgedessen ist das Ausgangssignal aus dem Addierer 21 gleich
  • -z&supmin;¹εM + z&supmin;²εF.
  • Da das Ausgangssignal dem Addierer 22 zugeführt wird und zu einem Ausgangssignal -2z&supmin;¹εF aus dem Koeffizientenmultiplizierer 27 summiert wird, wird das Ausgangssignal aus dem Addierer 2 gleich
  • z&supmin;¹εM - 2z&supmin;¹εF + z&supmin;²εF.
  • Da der obengenannte Quantisierungsfehler εF erzeugt und zu diesem durch den Quantisierer 23 quantisierten Ausgangssignal addiert wird, wird ein Ausgangssignal W aus dem Quantisierer 23 gleich
  • W = z&supmin;¹εM + εF - 2z&supmin;¹εF + z&supmin;²εF = -z&supmin;¹εM + (1-z&supmin;¹)² εF (3).
  • Diese Gleichung ist der Formel (1) für das Eingangssignal und das Ausgangssignal der Rauschformerschaltung N-ten Grades äquivalent, in welcher X gleich -z&supmin;¹εM ist, N gleich 2 ist und der Quantisierungsfehler ε&sub0; gleiche εF ist, wodurch angezeigt ist, daß die Schaltung aus dem Addierer 21 durch die Übertragungsfunktionsschaltung zum Quantisierer 23 der Rauschformerschaltung zweiten Grades äquivalent ist. Da die Summe des einmal durch den Differentiator 30 differenzierten Ausgangssignals W des Quantisierers 23 und des zweimal durch den Differentiator 30 differenzierten Ausgangssignals W aus dem Differentiator 30 ausgegeben wird, wird ein Ausgangssignal U des Differentiators 30 gleich
  • U = (1-z¹)W + (1-z&supmin;¹)² W = (2-z&supmin;¹) (1-z&supmin;¹)W (4)
  • Da das Ausgangssignal U beim Addierer 17 zum Ausgangssignal - z-1εM aus dem Verzögerungselement 16 summiert und ferner am nächsten Addierer 15 zum Eingangssignal X summiert wird, ist das vom Addierer 15 zugeführte Eingangssignal V zum Quantisierer 13 gegeben durch
  • V = U-z&supmin;¹εM + X (5).
  • Wenn das Eingangssignal V durch den Quantisierer 13 quantisiert wird, wird der Quantisierungsfehler εM dem Eingangssignal überlagert, um das Ausgangssignal Y zu erzeugen, so daß
  • Y = V + εM = U - z&supmin;¹εM + X + εM = X + U + (1-z&supmin;¹)εM (6)
  • gilt. Einsetzen der obigen Gleichung (4) für U in die Gleichung (6) ergibt
  • Y = X + (2-z&supmin;¹) (1-z&supmin;¹)W+(1-z&supmin;¹)εM (7).
  • Einsetzen der obigen Gleichung (3) für W in die Gleichung (7) und Ordnen der Gleichung ergibt
  • Y = X + (1-z&supmin;¹)³εM + (2-z&supmin;¹) (1-z&supmin;¹)³εF = X + (1-z&supmin;¹)³(εM + εF) + (1-z&supmin;¹)&sup4;εF (8).
  • Wie aus der Gleichung (8) zu entnehmen ist, stellen eine Eingangs- und Ausgangscharakteristik der Schaltung nach Figur 1 Rauschformercharakteristiken dritten und vierten Grades dar.
  • Es sei darauf hingewiesen, daß, da die Anordnung der Rückkopplung der aus dem Verzögerungselement 16 zum Addierer 15 über den Addierer 17 ausgegebenen Quantisierungsfehlerkomponente die Anordnung einer Rauschformerschaltung ersten Grades darstellt, ein stabiler Betrieb sichergestellt werden kann. Was die Rauschformerschaltungsanordnung zweiten Grades der sich vom Addierer 21 zum Quantisierer 23 erstreckenden Rückkopplungsschaltung 20 betrifft, so kann, da das Ausgangsignal der Rauschformerschaltung über die Differenzierschaltung zur Eingangsseite des Quantisierers 13 rückgekoppelt wird, ohne zum letzten Ausgangssignal des Quantisierers 13 summiert zu werden, die Zahl der Quantisierungsbits des Quantisierers 23 zur Verbesserung der Auflösung und Reduzierung des Quantisierungsfehlers erhöht werden. überdies kann der Integrator gegen Überlastung geschützt werden, um eine stabile Operation sicherzustellen, während der Dynamikbereich am letzten Ausgang nicht verschlechtert wird.
  • Da der Quantisierer 23 in der Rückkopplungsschaltung 20 auf diese Weise in der Auflösung verbessert werden kann, wird indessen die Größe des Quantisierungsfehlers εF im Vergleich zur maximalen Amplitude des Quantisierungsfehlers εM des Hauptquantisierers 13 vernachlässigbar klein. Da der dritte Term (1-z&supmin;¹)&sup4;εF auf der rechten Seite der Gleichung (8) im Vergleich zu derem zweiten Term extrem klein wird, kann die Gleichung (8) wie folgt neu geschrieben werden
  • Y X + (1-z&supmin;¹)³ (εM + εF) = X + (1-z&supmin;¹)³ εM (1+εF/εM) X + (1-z&supmin;¹)³ εM,
  • so daß, wie man sieht, Rauschformercharakteristiken dritten Grades vorherrschend erscheinen.
  • Die Rauschformerschaltung mit der ersichtlichen Rauschformercharakteristik dritten Grades kann durch eine in Figur 4 gezeigte Schaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung realisiert werden, in welcher Schaltung Komponenten, die zu in Figur 3 gezeigten Komponenten ähnlich sind, mit den gleichen Bezugszeichen versehen sind und die korrespondierende Beschreibung fortgelassen ist.
  • Bei der in Figur 4 gezeigten zweiten Ausführungsform ist mittels einer Rauschformung ersten Grades ein Integrator 18 mit einer Eingangsseite des Hauptquantisierers 13 verbunden, und ein Ausgangssignal des Quantisierers 13 wird einem Addierer 15b auf der Eingangsseite des Integrators 18 über ein 1- Sample-Verzögerungselement 16b zugeführt, um vom Eingangssignal für negative Rückkopplung der Quantisierungsfehlerkomponente des Quantisierers 13 subtrahiert zu werden. Daneben wird mittels Rauschformung höheren Grades der Quantisierungsfehler des Quantisierers 13 negativ zum Addierer 15a auf der Seite des Eingangsanschlusses 11 mittels der Rückkopplungsschaltung 20 rückgekoppelt. Dies bedeutet, daß das durch das Verzögerungselement 16d um ein Sample verzögerte Ausgangssignale des Quantisierers durch den Addierer 14a von dem durch das Verzögerungselement 16c um ein Sample verzögerten Eingangssignal zum Quantisierer 13 subtrahiert wird, um den Quantisierungsfehler des Quantisierers 13 auszugeben. Der auf diese Weise ausgegebene Quantisierungsfehler wird der Rückkopplungsschaltung 20 zugeführt. Die Rückkopplungsschaltung 20 ist durch eine aus zwei mit der Eingangsseite des Quantisierers 23 verbundenen Integratoren 41 und 45 bestehende Rauschformerschaltung zweiten Grades und eine Differenzierschaltung 30 zum Differenzieren des Ausgangssignals aus der Rauschformerschaltung zweiten Grades gebildet. Der Quantisierungsfehler aus dem Addierer 14a wird mittels eines Addierers 21, des Integrators 41, eines Addierers 44 und des Integrators 45 zum Quantisierer 23 übertragen, während das Ausgangssignal des Quantisierers 23 durch ein Verzögerungselement 48 um ein Sample verzögert wird, bevor es zu den Addierern 44 und 21 als Subtraktionssignale negativ rückgekoppelt wird. Indessen ist der Integrator 41 so ausgebildet, daß er das Ausgangssignal aus dem Addierer 42 mittels eines 1-Sample- Verzögerungselements 43 zum Addierer 42 rückkoppelt, während der Integrator 45 so ausgebildet ist, daß er das Ausgangssignal aus dem Addierer 46 über eine 1-Sample-Verzögerungsschaltung 43 zum Addierer 46 rückkoppelt. Aus der Gleichung (1) ist das Ausgangssignal W aus der Rauschformerschaltung zweiten Grades gegeben durch
  • W = -z&supmin;¹εM + (1-z&supmin;¹)² εF.
  • Dies ist das gleiche wie die Gleichung (3), so daß die resultierende Operation ebenfalls die gleiche ist. Die Differenzierschaltung 30, welcher das Ausgangssignal W zugeführt wird, ist identisch mit der in Figur 1 gezeigten Differenzierschaltung 30, bei welcher das zweifache Eingangssignal (Eingangssignale über zwei separate Wege) aus dem Addierer 32 zum Addierer 34 durch einen X2-Koeffizientenmultiplizierer 35 ausgedrückt ist.
  • In der Figur 4 ist ein Betrieb, welcher dem Betrieb der Addierer 14 und 15 nach Figur 3 äquivalent ist, durch Addierer 15a, 15b und 15c realisiert, während ein Betrieb, der dem Betrieb des 1-Sample-Verzögerungselements 16 nach Figur 3 äquivalent ist, durch vier 1-Sample-Verzögerungselemente 16a bis 16d realisiert ist.
  • Da der Betrieb und die Wirkung der in Figur 4 gezeigten zweiten Ausführungsform der gleiche wie jener der in Figur 3 gezeigten ersten Ausführungsform ist, ist eine detaillierte Beschreibung der Einfachheit halber fortgelassen.
  • Die Figur 5 zeigt eine dritte Ausführungsform der vorliegenden Erfindung, bei welcher die Rauschformerschaltung dritten Grades der ersten Ausführungsform auf eine allgemeinere Schaltungskonfiguration N-ten Grades erweitert ist. In der Figur 5 sind Komponenten, die den in Figur 1 gezeigten Komponenten ähnlich sind, mit den gleichen Bezugszeichen versehen und die korrespondierende Beschreibung ist der Einfachheit halber fortgelassen.
  • Um generell Rauschformercharakteristiken N-ten Grades zu erhalten, wird anstelle der aus einer Kaskadenschaltung aus zwei Stufen von Differentiatoren bestehenden Differenzierschaltung 30 eine Differenzierschaltung 50 verwendet, bei welcher (N-1) Stufen aus Differentiatoren derart in Kaskade geschaltet sind, so daß Ausgangssignale aus den jeweiligen Differentiatoren miteinander summiert werden. Insbesondere ist ein Differentiator als ein Verstärker erster Stufe vorgesehen, dem das Ausgangssignal aus dem Quantisierer 23 von diesem Quantisierer 23 über ein 1-Sample-Verzögerungselement 51&sub1; zu einem Addierer (in Wirklichkeit ein Subtrahierer) 52&sub1; zum Subtrahieren dieses Signals vom Eingangsignal (d.h. das Ausgangssignal vom Quantisierer 23) zugeführt wird. Das Ausgangssignal aus dem Verstärker erster Stufe, d.h. das Ausgangssignal aus dem Addierer 52&sub1; wird dem Differentiator der zweiten stufe sowie dem Addierer 52N-1 des Verstärkers der letzten oder (N-1)-ten Stufe zugeführt. Auf ähnliche Weise wird das Ausgangssignal des Verstärkers jeder Stufe dem Verstärker der nächsten Stufe sowie dem Addierer 52N-1 des Differentiators der letzten oder (N-1)-ten Stufe zugeführt, um die Differenzierschaltung 50 zu bilden. Der Schaltungsaufbau ist sonst dem der in Figur 3 gezeigten ersten Ausführungsform gleich.
  • Das Ausgangssignal Y zum Eingangssignal X in der Rauschformerschaltung der vorliegenden dritten Ausführungsform ist gegeben durch
  • Y = X (1-z&supmin;¹)N εM + ((1-z&supmin;¹)³+(1-z&supmin;¹)&sup4; + ... + (1-z&supmin;¹)N + (1-z&supmin;¹)N + (1-z&supmin;¹)N+1) εF (10).
  • Wenn die Auflösung des Quantisierers 23 in der Rückkopplungsschaltung 20 so gewählt wird, daß sie feiner als die des Hauptquantisierers 13 ist, εM » εF, so daß die Gleichung (10) durch
  • Y X + (1-z&supmin;¹)N εM (11)
  • angenähert werden kann, so werden die Rauschformercharakteristiken N-ten Grades erzeugt.
  • Da der Betrieb und die Wirkung der vorliegenden dritten Ausführungsform ähnlich zu der der ersten Ausführungsform ist, ist eine detaillierte Beschreibung der Einfachheit halber fortgelassen.
  • Aus dem Vorstehenden ist zu entnehmen, daß die vorliegende Erfindung eine Rauschformerschaltung bereitstellt, bei welcher zum Ausführen einer Rauschformung hohen Grades durch Rückkopplung eines Quantisierungsfehlers aus einem ersten Quantisierer zur Eingangsseite des ersten Quantisierers Fehlersignale aus einer ersten Quantisierungsfehler-Ausgangseinrichtung über eine Synthetisierungseinrichtung einem zweiten Quantisierer zugeführt werden, ein Quantisierungsfehler am zweiten Quantisierer über eine Übertragungsfunktionseinrichtung der Synthetisierungseinrichtung zugeführt wird und Ausgangssignale aus dem zweiten Quantisierer über eine Differenziereinrichtung der Eingangsseite des ersten Quantisierers zugeführt werden, so daß das Ausgangssignal aus der Rauschformungsrückkopplungsschaltung hohen Grades nicht zum letzten Ausgangssignal aus dem ersten Quantisierer summiert und folglich der Dynamikbereich am letzten Ausgangssignal nicht verschlechtert wird. Andererseits kann der Betrieb stabilisiert werden, da die Auflösung des zweiten Quantisierers verbessert und die Quantisierungsfehler zum Verschwinden gebracht werden können.

Claims (6)

1. Rauschformereinrichtung zur Erzeugung digitaler M-Bit- Ausgangsdaten durch Requantisierung digitaler N-Bit-Eingangsdaten, bestehend aus
einem ersten Quantisierer (13) zur Quantisierung der digitalen Ausgangsdaten und
einer ersten Rückkopplungsschaltung (14, 15, 16, 17) zum Rückkoppeln einer Quantisierungsfehlerkomponente des ersten Quantisierers (13) zur Eingangsseite des ersten Quantisierers (13), um eine Rauschformung ersten Grades zu bewirken, gekennzeichnet durch
eine zweite Rückkopplungsschaltung (20) zum Rückkoppeln einer Quantisierungsfehlerkomponente des ersten Quantisierers (13) zur Eingangsseite des ersten Quantisierers (13), wobei die zweite Rückkopplungsschaltung (20) eine Synthetisierungseinrichtung (21, 22, 44), in die Quantisierungsfehlersignale aus dem ersten Quantisierer (13) eingegeben werden,
einen zweiten Quantisierer (23) zum Quantisieren von Ausgangssignalen aus der Synthetisierungseinrichtung (21, 22, 44),
eine Übertragungscharakteristik-Einrichtung (24 - 27, 48) zum Ausüben vorbestimmter Übertragungscharakteristiken auf Quantisierungsfehler des zweiten Quantisierers (23), wobei ein Ausgangssignal der Übertragungscharakteristik-Einrichtung der Synthetisierungseinrichtung (21, 22, 44) zugeführt ist, und eine Differenziereinrichtung (30, 50) zum Differenzieren eines Ausgangssignals des zweiten Quantisierers (23) und Zuführen eines differenzierten Ausgangssignals zur Eingangsseite des ersten Quantisierers (13) aufweist.
2. Rauschformereinrichtung nach Anspruch 1, wobei die Differenziereinrichtung (30, 50) eine Reihenschaltung aus mehreren Differenzierschaltungen (31-34, 51, 52) aufweist, wobei ein Ausgangssignal jeder Differenzierschaltung zu einem Ausgangssignal der letztstufigen Differenzierschaltung (34, 52N) summiert wird.
3. Rauschformereinrichtung nach Anspruch 2, wobei die Synthetisierungseinrichtung (21, 22, 44), der zweite Quantisierer (23) und die Übertragungscharakteristik-Einrichtung (24-27, 48) eine Rauschformerschaltung zweiten Grades bilden.
4. Rauschformereinrichtung nach Anspruch 3, wobei die Synthetisierungseinrichtung (21, 22, 44) eine erste Synthetisierungsschaltung (21), der ein Quantisierungsfehlersignal des ersten Quantisierers (13) und ein Signal, welches ein durch die Übertragungscharakteristik-Einrichtung (24-27, 48) um zwei Samples verzögertes Quantisierungsfehlersignal des zweiten Quantisierers (23) ist, zugeführt ist, und eine zweite Synthetisierungsschaltung (22) aufweist, der ein Ausgangssignal der ersten Synthetisierungsschaltung (21) und ein Signal, welches das durch die Übertragungscharakteristik-Einrichtung (24-27, 48) um ein Sample verzögerte und mit einem vorbestimmten Koeffizienten multiplizierte Quantisierungsfehlersignal des zweiten Quantisierers (23) ist, zugeführt ist.
5. Rauschformereinrichtung nach Anspruch 3, wobei die Synthetisierungseinrichtung (21, 44) eine erste Synthetisierungsschaltung (21), der ein Quantisierungsfehlersignal des ersten Quantisierers (13) und ein Signal, welches ein durch die Übertragungscharakteristik-Einrichtung (48) um ein Sample verzögertes Quantisierungsfehlersignal des zweiten Quantisierers (23) ist, zugeführt ist, und eine zweite Synthetisierungsschaltung (44) aufweist, der ein Signal, welches das durch die Übertragüngscharakteristik-Einrichtung (48) um ein Sample verzögerte Quantisierungsfehlersignal des zweiten Quantisierers (23) ist, zugeführt wird, wobei das Ausgangssignal der zweiten Synthetisierungsschaltung (44) über einen zweiten Integrator (45) dem zweiten Quantisierer (23) zugeführt ist.
6. Rauschformereinrichtung nach Anspruch 2, wobei eine Quantisierungsfehlerkomponente des ersten Quantisierers (13) um ein Sample (16b) verzögert und zu den digitalen Eingangsdaten summiert (15b) wird, und wobei die resultierenden summierten Daten über einen Integrator (18) dem ersten Quantisierer (13) zugeführt werden.
DE69107155T 1990-09-20 1991-09-17 Rauschformerschaltung. Expired - Lifetime DE69107155T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2248875A JP3033162B2 (ja) 1990-09-20 1990-09-20 ノイズシェーピング回路

Publications (2)

Publication Number Publication Date
DE69107155D1 DE69107155D1 (de) 1995-03-16
DE69107155T2 true DE69107155T2 (de) 1995-05-24

Family

ID=17184728

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69107155T Expired - Lifetime DE69107155T2 (de) 1990-09-20 1991-09-17 Rauschformerschaltung.

Country Status (4)

Country Link
US (1) US5144306A (de)
EP (1) EP0476973B1 (de)
JP (1) JP3033162B2 (de)
DE (1) DE69107155T2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9794023B2 (en) 2014-10-24 2017-10-17 Intel IP Corporation Detection of active spreading codes and modulation schemes
DE102014109622B4 (de) * 2013-07-19 2018-01-11 Intel Deutschland Gmbh Verfahren zur Rauschformung und Rauschformungsfilter

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537381A (ja) * 1991-07-18 1993-02-12 Nec Corp ノイズシエーピング回路
JPH05167891A (ja) * 1991-12-17 1993-07-02 Sony Corp 2次元ノイズシェーピングフイルタ回路
JP2778566B2 (ja) * 1995-12-27 1998-07-23 日本電気株式会社 D/a変換装置
DE19817257A1 (de) * 1998-04-19 1999-12-09 Grace Gmbh Granulatzusammensetzung aus Antiblockingmitteln und Additiven für Polymerherstellung
US6535153B1 (en) * 1999-02-04 2003-03-18 Med-El Electromedizinische Gerate Ges.M.B.H. Adaptive sigma-delta modulation with one-bit quantization
US6885326B2 (en) * 1999-02-04 2005-04-26 Med-El Elektromedizinische Geraeta Gmbh Accumulator for adaptive Σ-Δ modulation
US6255975B1 (en) * 1999-04-27 2001-07-03 Cirrus Logic, Inc. Circuits and methods for noise filtering in 1-bit audio applications and systems using the same
JP4209035B2 (ja) 1999-05-28 2009-01-14 株式会社ルネサステクノロジ Δςモジュレータ、daコンバータ、および、adコンバータ
CA2294404C (en) * 2000-01-07 2004-11-02 Tadeuse A. Kwasniewski Delta-sigma modulator for fractional-n frequency synthesis
WO2002080370A2 (de) * 2001-03-30 2002-10-10 Infineon Technologies Ag Überabtasten in analog-digital- und digital-analog-umsetzern
JP4530119B2 (ja) * 2001-06-08 2010-08-25 ルネサスエレクトロニクス株式会社 ディジタルδςモジュレータおよびそれを用いたd/aコンバータ
US6832886B2 (en) 2001-07-27 2004-12-21 C. G. Bretting Manufacturing Co., Inc. Apparatus and method for stacking sheets discharged from a starwheel assembly
WO2009023435A1 (en) * 2007-08-10 2009-02-19 Med-El Elektromedizinische Geraete Gmbh Pulse width adaptation for inductive links

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3232558A1 (de) * 1982-09-01 1984-03-01 Siemens AG, 1000 Berlin und 8000 München Digitaler dpcm-kodierer mit hoher verarbeitungsgeschwindigkeit
JP2543095B2 (ja) * 1987-09-14 1996-10-16 松下電器産業株式会社 オ―バ―サンプリング型d/a変換器
US5030952A (en) * 1990-12-26 1991-07-09 Motorola, Inc. Sigma-delta type analog to digital converter with trimmed output and feedback

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014109622B4 (de) * 2013-07-19 2018-01-11 Intel Deutschland Gmbh Verfahren zur Rauschformung und Rauschformungsfilter
US10523937B2 (en) 2013-07-19 2019-12-31 Intel Corporation Method for noise shaping and a noise shaping filter
US9794023B2 (en) 2014-10-24 2017-10-17 Intel IP Corporation Detection of active spreading codes and modulation schemes

Also Published As

Publication number Publication date
EP0476973A1 (de) 1992-03-25
US5144306A (en) 1992-09-01
DE69107155D1 (de) 1995-03-16
EP0476973B1 (de) 1995-02-01
JP3033162B2 (ja) 2000-04-17
JPH04129316A (ja) 1992-04-30

Similar Documents

Publication Publication Date Title
DE69107155T2 (de) Rauschformerschaltung.
DE68915700T2 (de) Verfahren zur Kaskadierung von mehreren Sigma-Delta-Modulatoren und ein Sigma-Delta-Modulatorsystem.
DE69107059T2 (de) Sigma-delta-modulator.
DE69127491T2 (de) Digitaler Requantifizierer unter Verwendung von mehrstufigen Rauschformern
DE68911700T2 (de) Vorrichtung und Verfahren zur A/D Umsetzung mit Überabtastung.
DE3852741T2 (de) Überabtastender-DA-Wandler mit mehrstufiger Rauschformung.
DE3908314C2 (de)
DE4237082C2 (de) Digital/Analog-Konverter mit integriertem Kalibriersystem und Kalibrierverfahren
DE4233738C2 (de) Digitaler Interpolator und Verfahren zur Interpolation digitaler Daten
DE4311259C2 (de) Analog/Digital-Wandler mit Kalibrierung und Verfahren zur Ausführung einer Analog/Digital-Wandlung
DE69530737T2 (de) AD-Wandler mit Sigma Delta Modulation
DE60100989T2 (de) Delta-sigma modulator zur frequenzsynthese mit gebrochenem teilverhältnis
DE60320279T2 (de) Verfahren und system zum integrieren eines fehlanpassungsrauschformers in die hauptschleife eines delta-sigma-modulators
DE112013000926B4 (de) Sigma-Delta-Modulator mit Dithersignal
DE69116324T2 (de) A/D(Analog/Digital)-Wandler
DE3120914C2 (de)
DE3531870C2 (de)
DE69817270T2 (de) Anordnung zur Erzeugung von analogen Signalen unter Benutzung von Analog-Digitalwandlern, besonders für direkte digitale Synthese
DE69212337T2 (de) Sigma-Delta-Modulator für einen Digital/Analog-Umsetzer mit Wackelsignal
DE3021012A1 (de) Verallgemeinertes interpolativers verfahren zur digital-analog-umsetzung von pcm signalen
DE60030950T2 (de) Digital-analog-wandler
EP1001538A2 (de) Sigma-Delta-Modulator und Verfahren zur Unterdrückung eines Quantisierungsfehlers in einem Sigma-Delta-Modulator
EP0559944A1 (de) Sigma-Delta-Modulator
DE602005001311T2 (de) Schaltverstärker
DE69218359T2 (de) Verfahren und Schaltung für Rauschformung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition