DE3120914C2

DE3120914C2 -

Info

Publication number: DE3120914C2
Application number: DE3120914A
Authority: DE
Inventors: James Charles Candy; Bruce Allen Tinton Falls N.J. Us Wooley
Original assignee: AT&T Technologies Inc
Current assignee: AT&T Corp
Priority date: 1980-05-30
Filing date: 1981-05-26
Publication date: 1989-07-13
Also published as: GB2077068B; SE447775B; NL8102635A; US4281318A; CA1156368A; IT1137066B; FR2483709B1; BE888968A; IT8121985A0; FR2483709A1; DE3120914A1; JPS5724137A; SE8103358L; GB2077068A

Description

Die Erfindung betrifft ein Verfahren zur Digital-Digital- Wandlung nach dem Oberbegriff des Anspruchs 1 sowie einen Digital-Digital-Wandler zur Durchführung des Verfahrens.

Zur Verbesserung des Wirkungsgrades, zur Vereinfachung bei der praktischen Verwirklichung und zur Rauschverringerung ist vorgeschlagen worden, daß ein Analog-Digitalwandler eine Ein gangsstufe aufweist, in der das Analogsignal in eine grobquan tisierte Digitaldarstellung mit einer Abtastfrequenz umgewan delt wird, die mehrfach größer als die Nyquist-Frequenz ist. Danach wird die Digitaldarstellung "dezimiert", indem Gruppen von Abtastwerten hoher Frequenz in entsprechende Digitalwerte umgewandelt werden, die mit der gewünschten niedrigeren Fre quenz auftreten. Unter "dezimieren", das im strengen Sinn eine Verringerung von 10% bedeutet, wird hier eine Verringe rung der Abtastfrequenz um einen beliebigen Faktor verstan den. Eine allgemeine Erläuterung der "überabgetasteten" Ana log-Digitalcodierung mit ihren Merkmalen und Vorteilen fin det sich in einem Aufsatz von D.J. Goodman "The Application of Delta Modulation to Analog-to-Digital PCM Encoding" in Bell System Technical Journal, Band 48, Februar 1969, S. 321-343.

Bei dem obenbeschriebenen Dezimierverfahen muß sorgfältig darauf geachtet werden, daß das bei der Grobquantisierung ein geführte Rauschen (Verzerrungen) verringert oder eliminiert wird, um eine Verfremdung zu vermeiden, durch die Rauschen in das endgültige Digitalsignal während der nachfolgenden Verar beitung eingeführt wird. Ein Verfahren zur Dezimier-Filterung ist ein spezielles, bewertetes Akkumulationsverfahren, das in der US-PS 40 32 914 beschrieben wird. Entsprechend der dorti gen Erläuterung werden die m grobquantisierten Abtastwerte für jedes gewünschte Ausgangsabtastintervall unter Verwendung einer Dreieck- oder Trapezbewertung kombiniert. Darunter wird verstanden, daß den Abtastwerten nahe dem Anfang und Ende des Intervalls ein geringeres Gewicht mit Bezug auf den Wert nahe der Mitte des Intervalls zugeordnet wird. Demgemäß kann bei der Dreiecksbewertung für m=8 Abtastwerte X₀, X₁, . . . X₇ eine Summierung so stattfinden, daß das Ausgangssignal proportio nal zu 0X₀+1X₁+2X₂+3X₃+4X₄+3X₅+2X₆+1X₇ ist. Bei der Akkumulie rung mit Trapezbewertung werden die gleichen acht Abtastwerte so bewertet, daß das Ausgangssignal sich gemäß 0X₀+1X₁+2X₂+ 3X₃+3X₄+3X₅+2X₆+1X₇ ändert. Wenn die Koeffizientenwerte ab hängig von der Zeit für die beiden gegebenen Beispiele aufge tragen werden, ergibt sich im ersten Fall ein Dreieck und im zweiten Fall ein Trapez.

Das gerade beschriebene Verfahren, das unter Verwendung von zwei in Reihe geschalteten Akkumulatoren verwirklicht wird, ermöglicht in gewissem Umfang eine gewünschte Reduzierung des Quantisierungsrauschens. Verfremdungseinflüsse sind jedoch in einem gewissen Umfang noch vorhanden, und der Frequenzgang der Schaltung erfüllt nicht alle Systemanforderungen.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Digital-Digital-Wandlung anzugeben, das eine Verringerung der Verfremdung (Quantisierungsrauschen) und gleichzeitig eine Vereinfachung der Schaltung zur Durchführung des Verfahrens ermöglicht.

Die Lösung der Aufgabe ist im Patentanspruch 1 angegeben. Ein Digital-Digital-Wandler zur Durchführung des Verfahrens ist Gegenstand des Anspruchs 2. Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Entsprechend der vorliegenden Erfindung ist also ein Digital- Digital-Wandler (dezimierendes Filter) so ausgelegt, daß er eine Folge von Eingangsabtastwerten mit der Frequenz mf₀ auf nimmt und eine entsprechende Folge von Ausgangsabtastwerten der Frequenz f₀ erzeugt, und zwar unter Verwendung einer überlappenden Dreiecks-Akkumulation. Darunter wird verstan den, daß zur Erzeugung eines Ausgangsabtastwertes für jede Gruppe von m Eingangsabtastwerten die n=2m Abtastwerte X₀, X₁, . . . X _n-2, X _n-1 so akkumuliert werden, daß dem ersten Abtast wert X₀ kein Gewicht, dem zweiten und letzten Abtastwert X₁ und X _n-1 das geringste Gewicht, den nächstinneren Abtast werten X₂ und X _n-2 erhöhtes Gewicht und dem mittleren Abtast wert X _m das höchste Gewicht zugeordnet wird. Von diesen n Abtastwerten befinden sich m im nächsten Intervall und m im vorhergehenden Intervall. Die überlappende Dreiecks-Akku mulation wird erreicht, indem die Eingangsabtastwerte an ein in Reihe geschaltetes Paar von Akkumulatoren gegeben wird, von denen der erste Akkumulator jede Gruppe von m Abtastwer ten ohne Bewertung summiert und der zweite Akkumulator die Abtastwerte im ersten Akkumulator so summiert, daß der erste Abtastwerte eine m-mal größere Bewertung als der letzte Ab tastwert erhält und zwischengelegene Abtastwerte proportio nale Bewertung zwischen diesen Extremwerten erhalten.

Das Ausgangssignal des zweiten Akkumulators wird von einer Abwandlung des Ausgangssignals des ersten Akkumulators sub trahiert, das maßstäblich mit dem Faktor m vergrößert worden ist, und die Differenz wird um ein Intervall von m Abtast werten verzögert. Das gewünschte Ausgangssignal erhält man durch Kombination des Ausgangssignals des zweiten Akkumula tors mit dem Ausgangssignal der Verzögerungseinrichtung. Die praktische Verwirklichung erzielt die gewünschten Übertra gungskennlinien mit einer Anordnung, die sich einfach und leicht als integrierte Schaltung verwirklichen läßt.

Nachfolgend wird die Erfindung anhand der Zeichnung beschrie ben. Es zeigt

Fig. 1 das Blockschaltbild eines bekannten Analog- Digitalcodierers, der einen Dezimator oder Di gital-Digital-Codewandler entsprechend der Er findung verwendet;

Fig. 2 ein Diagramm zur Darstellung der normalen, dreieckförmig bewerteten Akkumulation, die bis her in bekannten Dezimatoren verwendet worden ist;

Fig. 3 die entsprechend der vorliegenden Erfindung ver wendete, überlappende Dreiecksbewertung;

Fig. 4 eine weitere Darstellung der überlappenden, dreieckförmigen Akkumulation;

Fig. 5 und 6 vergleichen die Übertragungsfunktionen der normalen Dreiecks-Akkumulation nach dem Stand der Technik (Fig. 5) mit der überlappen den Dreiecks-Akkumulation (Fig. 6) nach der vorliegenden Erfindung; Fig. 7, die zusammen mit Fig. 1 auf dem gleichen Blatt dargestellt ist, das Blockschaltbild eines Digi tal-Digital-Wandlers oder Dezimators, der nach den Grundgedanken der Erfindung aufgebaut ist; Fig. 8 bis 12 graphisch bewertete Summen, die mit ver schiedenen Funktionsgruppen des Dezimators gemäß Fig. 7 errechnet worden sind. Eine Hauptanwendung der vorliegenden Erfindung wird anhand von Fig. 1 erläutert. Dort ist das Blockschaltbild für ein Aus führungsbeispiel eines übertastenden Sprachband-Analog- Digitalwandlers gezeigt. Bei diesem Ausführungsbeispiel wird ein analoges Eingangssignal I(T) mit einem Frequenzbereich von 0 bis 4 KHz an einen interpolierenden Modulator 101 angelegt, der eine Folge von 9-Bit-Ausgangswörtern mit einer Rate von 256×10³ Wörtern je Sekunde (256 KW/s) erzeugt. Die interne Anordnung des Modulators 101 kann identisch mit dem Codierer 19 der obengenannten US-PS 40 32 914 sein, bei dem ein ge speicherter Fehlerwert (für eine vorhergehende Abtastung) grob quantisiert, vom Eingangssignal abgezogen und dann in tegriert wird, um den Fehlerwert für den nächsten Abtastwert zu bilden. Das Ausgangssignal des interpolierenden Modulators 101 wird an einen Dezimator 102 angelegt, der den Gegenstand der vor liegenden Erfindung bildet. Der Zweck der Dezimierung be steht bei dem vorliegenden Ausführungsbeispiel darin, 15- Bit-Ausgangswörter mit einer Rate von 32 KW/s zu liefern, was bedeutet, daß ein Ausgangssignal für jeweils 8 Eingangs abtastwerte abgegeben wird. In diesem Fall ist m=8 und n=16. Die Dezimierung sieht nicht einfach nur vor, daß 7 Wörter weggelassen werden und dann jedes achte Eingangswort zur Bildung eines Ausgangswortes verwendet wird. Stattdessen wird entsprechend der Erfindung und weiterhin unter Verwendung der Frequenzen des vorliegenden Beispiels jedes Ausgangswort als bewertete Summe der vorhergehenden 16 Eingangswörter gebildet.

Das Ausgangssignal des Dezimators 102 wird an ein Tiefpaßtfil ter 103 gegeben, das üblicherweise als Digitalfilter vierter oder höherer Ordnung verwirklicht ist, und dann in Reihe an ein digitales Hochpaßfilter 104. Beide Filter verarbeiten 16-Bit-Wörter mit der Nyquist-Rate von 8 KW/s. Durch Zwischen schaltung des Dezimators 102 im Analog-Digitalcodierer werden die Arbeitsgeschwindigkeit und die Leistungsanforderungen der Filter 103 und 104 auf vorteilhafte Weise reduziert, wodurch eine praktische Verwirklichung unter Verwendung von integrier ten Schaltungstechniken ermöglicht wird.

Bei der bekannten Dezimatorschaltung gemäß Fig. 1 der obenge nannten US-PS 40 32 914 wird eine dreieckförmig bewertete Akkumulation zur Gewinnung jedes Ausgangsabtastwertes aus den vorhergehenden m Eingangsabtastwerten verwendet, wobei die Eingangsfrequenz mf₀ m-mal größer als die Ausgangsfre quenz f₀ ist und m als gerade angenommen wird.

Fig. 2 zeigt eine Folge von Eingangsabtastwerten X₀, X₁, X₂, X₃ . . ., wobei jeder Abtastwert alle 1/mf₀ Sekunden auftritt und jeder m-te, schraffiert dargestellte Abtastwert X _m, X _2m, X _3m . . . das Ende eines Akkumulationsintervalls von 1/f₀ s darstellt. Die Bewertungsfaktoren A₀-A _m-1, die zur Bewertung entsprechender Abtastwerte X₀-X _m-1 benutzt werden, haben entsprechend der graphischen Darstellung in Fig. 2 dreieckige Form, derart, daß der Faktor A₀ Null ist, die Faktoren A₁ und A _m-1 für Abtastwerte am Anfang und am Ende jedes Intervalls die kleinsten sind und der Faktor A _m in der Mitte jedes Inter valls der größte ist. Dazwischenliegende Faktoren haben pro protional abnehmende Werte. Der Wert des Ausgangsabtastwertes Y₀ ist die bewertete Summe der Eingangsabtastwerte in dem Intervall, derart, daß gilt:

Y₀=ΣA₀X₀+A₁X₁ . . . A _m-1 X _m-1.

Der nächste Ausgangsabtastwert Y₁ wird ähnlich bewertet, so daß gilt:

Y₁=ΣA₀X _m+A₁X _m+1 . . . A _m-1 X _2m-1.

Unter Verwen dung ganzzahliger Werte für die Bewertungskoeffizienten von

A₀=0, A₁=A _m=1, A₂=A _m-1=2, A₃=A _m-2=3, . . . A _m/2=m/2

läßt sich das Dezimatorausgangssignal Y _i (i=0, 1, 2, 3 . . .) ausdrücken durch:

Die Vorteile der dreieckförmig bewerten Akkumulation der gerade beschriebenen Art sowie weiterer Einzelheiten bezüg lich ihrer mathematischen Grundlage und Verwirklichung sind in einem Aufsatz von J.C. Candy et al. "Using Triangularly Weighted Interpolation to Get 13-Bit PCM Form a Sigma-Delta Modulator", IEEE Transactions on Communications, November 1976, Seiten 1268-1275, beschrieben. Im Titel dieses Aufsatzes wird der Ausdruck "interpolation" synonym mit dem Ausdruck "accumulation" verwendet, und es sei bemerkt, daß beide Aus drücke eine Eigenschaft der Wandler des hier beschriebenen Typs identifizieren sollen.

Eine dreieckförmig bewertete Akkumulation ist zwar nahezu ideal zur Reduzierung des durch den Modulator 101 in Fig. 1 erzeugten Quantisierungsrauschens, aber das Verfremdungspro blem ist weiterhin vorhanden. Die in Fig. 5 gezeigte Übertra gungskennlinie 501 für Dreiecks-Akkumulation mit einer Ein gangsfrequenz f₁ von 256 KHz und einer Ausgangsfrequenz f₂ von 32 KHz läßt sich mathematisch ausdrücken als:

wobei sinc definiert ist wie folgt:

und eine Dämpfung von 7 dB bei f=32KHz angibt. Wenn das Ausgangssignal des Dezimators 102 danach wieder mit 32 KHz abgetastet wird, so wird in dem Frequenzband um 32 KHz herum etwa vorhandenes Rauschen in den Filtern 103 und 104 umge faltet und fällt in das Grundband, wodurch eine Verzerrung verursacht wird. Dieses Problem wird entsprechend der vorlie genden Erfindung durch Verwendung einer überlappenden Drei ecks-Akkumulation vereinfacht, die weiter unten genauer be schrieben wird. Für diese Art der Akkumulation läßt sich die Übertragungskennlinie 601 in Fig. 6 mathematisch ausdrücken als:

Dadurch wird eine sehr hohe Dämpfung im Bereich nahe 32 KHz angegeben, wodurch keine oder nur sehr kleine Verfremdungs verzerrung nach der nachfolgenden Abtastung angegeben wird.

Fig. 3 und 4 zeigen graphischen die überlappende Dreiecks- Akkumulation nach der vorliegenden Erfindung unter Verwen dung eines Maßstabs, der einen leichten Vergleich mit Fig. 2 ermöglicht. Die Eingangsabtastwerte X₀, X₁, X₂ . . . sind die gleichen, die in Intervallen von 1/mf₀ s auftreten, und die Ausgangsimpulse Y₀, Y₁, Y₂ . . . treten alle 1/f₀ s auf. Es werden jedoch doppelt so viele Eingangsabtastwerte zur Er zeugung des akkumulierten Wertes benutzt, dem jeder Ausgangs wert proportional ist, und jeder Eingangsabtastwert trägt zu zwei Ausgangsabtastwerten bei. Im einzelnen wird der erste Ausgangsabtastwert Y₀ unter Verwendung der folgenden Summie rung gebildet:

Y₀=A₀X₀+A₁X₁+A₂X₂+ . . .+A _(2m-1) X _(2m-1) (4).

Der nächste Ausgangsabtastwert Y₁ wird durch die folgende Summierung gebildet:

Y₁=A₀X _m+A₁X _m+1+A₂X _m+2+ . . . +A _(2m-1) X _(3m-1) (5).

Jeder Ausgangsabtastwert verwendet demgemäß Eingangssignale aus zwei Abtastwertintervallen, und jeder Eingangsabtastwert wird doppelt benutzt. Als ganzzahlige Koeffizientenwerte lau ten A₀-A _n-1 wie folgt:

A₀=0
A₁=A _n-1=1
A₂=A _n-2=2
A₃=A _n-3=3
·
·
·
A _m=m (6)

Wiederum sei bemerkt, daß n=2m.

Fig. 4 zeigt ebenfalls die überlappende, dreieckförmige Be wertung entsprechend der vorliegenden Erfindung. Die Bewer tungskoeffizienten A₀, A₁ . . . A _m . . . A _2m-1 bilden eine Folge von Dreiecken 401 bis 404, die sich so überlappen, daß jeder Eingangsabtastwert als Teil von zwei Akkumulationsvorgängen zur Bildung von zwei Ausgangsabtastwerten benutzt wird.

Der allgemeine Ausdruck für die Ausgangsabtastwerte Y _i (i=0, 1, 2, . . .) eines Dezimators unter Verwendung einer über lappenden Dreiecks-Akkumulation mit den oben angegebenen Ko effizienten lautet:

Für eine Eingangsabtastfrequenz mf₀ von 256 KHz mit m=8 lautet die z-Transtransformation des Dezimators wie folgt:

und die entsprechende Frequenzkennlinie ist:

Wenn der Dezimator mit einem Modulator kaskadiert wird, der die Übertragungsfunktion

H _m(f/f₀)=|sinc (f/f₀)| (10)

besitzt, so wird die Gesamtübertragungsfunktion:

Bei einer Neuabtastung mit 28 und 36 KHz ergibt Gleichung (11) ein Gesamtansprechen von -34,1 dB bzw. -38,3 dB, wodurch eine ausreichende Sicherheit gegen eine Verfremdungsverzerrung ge geben ist.

Für Eingangsabtastwerte der Frequenz mf₀ und eine gewünschte Ausgangsfrequenz f₀ ist das Blockschaltbild eines Dezimators zur Akkumulation von 2m Eingangsabtastwerten unter Anwendung einer überlappenden, dreieckförmigen Bewertung nach der Erfin dung in Fig. 7 dargestellt. Die Schaltung nach Fig. 7 ver wendet vorzugsweise eine parallele Arithmetik und weist vier Addierer 701 bis 704, vier Register 711 bis 714, die je ein Abtastwort aufnehmen, und eine Multiplizierschaltung 715 für den Faktor m auf, die in einfacher Weise ein Schieberegister sein kann, wenn m eine Potenz von 2 ist (beispielsweise eine 3-Bit-Verschiebung für m=8). Der Addierer 701 und das Regi ster 711 sowie der Addierer 702 und das Register 712 führen je eine Akkumulations- und Zusammenfassungsfunktion aus. Die Register 711 und 712 werden mit mf₀ getaktet und mit f₀ ge löscht, und zwar unter Steuerung einer nicht gezeigten Takt quelle. Die Register 713 und 714 werden mit f₀ getaktet, und zwar zur gleichen Zeit, zu der die Register 711 und 712 ge löscht werden. Das Register 713 bewirkt eine Verzögerung um das Intervall 1/f₀ zwischen den Ausgangsimpulsen, und das Regi ster 714 wirkt einfach nur als Ausgangsspeicherregister.

Die Arbeitsweise des Dezimators gemäß Fig. 7 läßt sich leicht anhand der Ausdrücke für die Signale an den Punkten A, B, C und D in Fig. 7 zum Zeitpunkt, zu dem der Takt f₀ angelegt wird, verstehen. Es gelten:

D _i ist das gewünschte Ausgangssignal entsprechend Gleichung (7).

Die Arbeitsweise des Dezimators gemäß Fig. 7 läßt sich ferner durch Betrachten der Operationen seiner Funktionsteile in Ver bindung mit den Diagrammen in den Fig. 8 bis 12 verstehen. Der Addierer 701 bildet zusammen mit dem Register 711 einen "unbe werteten" Akkumulator. Das Register wird am Anfang jedes Intervalls mit m Abtastwerten durch einen Impuls auf der Leitung 720 mit der Frequenz f₀ gelöscht. Jedesmal dann, wenn ein Taktimpuls der Frequenz mf₀ an die Leitung 721 gegeben wird, wird ein Eingangsabtastwert zum augenblicklichen Inhalt des Registers 711 addiert und die Summe im Register gespei chert. Dieses Verfahren wird für jeden der m Eingangsabtast werte wiederholt, die zwischen jedem Ausgangsabtastwert auf treten. Alle Abtastwerte werden auf die gleiche Weise behan delt, indem sie im wesentlichen entpsrechend der Darstellung in Fig. 8 mit einem Bewertungsfaktor Eins multipliziert wer den.

Durch Anlegen des Ausgangssingals der ersten Akkumulators (auf der Leitung 730) an einem zweiten Akkumulator (der aus dem Addierer 702 und dem Register 712 besteht), wird die für die Eingangsabtastwerte durchgeführte Akkumulation eine un gleichförmig bewertete Akkumulation. Das Register 712 wird am Anfang jedes Intervalls mit m-Abtastwerten durch einen Impuls auf der Leitung 722 mit der Frequenz f₀ gelöscht. Jedesmal dann, wenn ein Taktimpuls der Frequenz mf₀ an die Leitung 723 gegeben wird, wird der Inhalt des Registers 712 zum Ausgangs singal des ersten Akkumulators addiert und das Ergebnis dann im Register gespeichert. Die Akkumulation wird m-mal beim Auf treten jedes Eingangsabtastwertes wiederholt. Demgemäß erhält der erste Abtastwert in jedem Intervall die m-fache Bewertung des letzten Abtastwertes in dem Intervall, und zwischengelegene Abtastwerte werden einheitlich verteilt oder proportional be wertet. Der Bewertungsanstieg der Abtastwerte in jedem Inter vall von m, m-1, m-2 . . . 1 ist in Fig. 9 gezeigt.

Die Größe des Ausgangssignals des ersten Akkumulators (das am Addierer 701 auf der Leitung 730 entnommen wird) wird m- mal durch den Multiplizierer 715 vergrößert. Dies läßt sich durch eine einfache Verschiebung des Vielbitwertes auf der Leitung 730 erreichen, wenn m eine Potenz von 2 ist. Das Aus gangssingal des Multiplizierers 715 ist gemäß Fig. 10 ähnlich dem in Fig. 8 gezeigten Signal, aber m-mal größer.

Das Ausgangssignal des zweiten Akkumulators (entnommen am Addierer 702 auf der Leitung 731) wird vom Ausgangssignal des Multiplizierers 715 unter Verwendung des Substrahierers 703 abgezogen. Das in Fig. 11 gezeigte Ergebnis ist eine nicht lineare Akkumulation, bei dem der letzte Abtastwert (m-1)-mal das Gewicht des zweiten Abtastwertes hat, und zwischenliegende Abtastwerte proportional gemäß 1, 2, 3 . . . m-1 betragen. Der erste Abtastwert in dem Intervall hat die Bewertung Null.

Das Ausgangssignal des Subtrahierers 703 wird um das Zeitin tervall 1/f₀ zwischen aufeinanderfolgenden Ausgangsabtastwer ten durch das Register 713 verzögert, das Taktimpulse auf der Leitung 724 mit der Frequenz f₀ aufnimmt. Diese Verzögerung bewirkt ein "Einfrieren" des Substrahiererausgangssignals (Fig. 11), derart, daß - wenn das Ausgangssignal des Registers 713 im Addierer 704 mit dem Ausgangssignal des zweiten Akkumu lators auf der Leitung 731 kombiniert wird - das erstgenannte Ausgangssignal m Abtastwerte im ersten Intervall und das Letzt genannte Ausgangssignal m Abtastwerte im nächsten Intervall enthält. Gemäß Fig. 2 ist die Gesamtakkumulation dreieckförmig bewertet, wobei Abtastwerte am Anfang und am Ende der Akkumu lationsperiode die niedrigste Bewertung und Abtastwerte nahe der Mitte der Periode die höchste Bewertung erhalten. Die zwischen den Extremwerten liegenden Abtastwerte werden in der gewünschten Weise einheitlich verteilt oder proportio nal bewertet.

Das Ausgangssignal des Addierers 705 kann direkt verwendet werden oder zwischen den Ausgangsabtastwerten im Register 714 gespeichert werden, das Taktimpulse auf der Leitung 725 mit der Ausgangsfrequenz f₀ erhält. Das Ausgangssignal des Dezimators auf der Leitung 740 kann außerdem maßstäblich ver kleinert werden, falls gewünscht, um das Ausgangssignal mit Bezug auf den Eingangspegel zu normalisieren. Vorteilhaft ist, wenn m eine Potenz von 2 darstellt, die Summe der Bewertungs koeffizienten in ähnlicher Weise eine Potenz von 2, und eine einfache Verschiebung kann zur Erzielung der maßstäblichen Änderung benutzt werden. Wenn m=8 ist, betragen die Koeffi zienten:

A₀=0
A₁=A₁₅=1
A₂=A₁₄=2
A₃=A₁₃=3
A₄=A₁₂=4
A₅=A₁₁=5
A₆=A₁₀=6
A₇=A₉=7
A₈=8

Die Summe der Koeffizienten beträgt 64, und eine Verschiebung um 5 Bitpositionen normiert das Ausgangssignal des Akkumula tors mit Bezug auf sein Eingangssignal.

Claims

1. Verfahren zur Digital-Digital-Wandlung, bei dem bewertete Summen von Gruppen von Eingangsabtastwerten, die mit der Frequenz mf₀ auftreten, mit der Frequenz f₀ akkumuliert werden und jede der Gruppen 2m der Abtastwerte X₀, X₁, X₂ . . . x _2m-1 aufweist, und wobei die Abtastwerte mit den Faktoren A₀, A₁ A₂ . . . A _2m-1 bewertet werden und dabei gilt: A₀=0
A₁=A _2m-1=1
A₂=A _2m-2=2
A₃=A _2m-3=3
·
·
·
A _m=mmit den Verfahrensschritten:
erstens Bilden der bewerteten Summe von Untergruppen mit m Ab tastwerten, wobei der letzte Abtastwert in der Untergruppe (m-1)-mal die Bewertung des ersten Abtastwertes in der Unter gruppe erhält und zwischengelegene Abtastwerte proportional bewertet werden;
als zweites Bilden der bewerteten Summe von Untergruppen mit m-Abtastwerten, wobei der erste Abtastwert in der Untergruppe m-mal die Bewertung des letzten Abtastwertes in der Unter gruppe erhält und zwischengelegene Abtastwerte proportional bewertet werden;
Verzögern der bewerteten Summe des ersten Schrittes für ein Zeitintervall, das zur Verarbeitung einer nachfolgenden Un tergruppe von Abtastwerten benötigt wird;
Kombinieren der bewerteten Summe des zweiten Schrittes mit dem Ausgangssignal des Verzögerungsschrittes.

2. Digital-Digital-Wandler zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet,
daß der Wandler einen ersten und einen zweiten linearen Akku mualtor (711, 712) die in Kaskade geschaltet sind, aufweist, wobei das Ausgangssignal des ersten Akkumulators (711) die unbewertete Summe von m bestimmten Eingangstastwerten und das Ausgangssignal des zweiten Akkumulators (712) eine gleich mäßig verteilt bewertete Summe der m bestimmten Eingangsab tastwerte darstellen und die Bewertung des ersten der m Ab tastwerte m-mal größer als die Bewertung des letzten der m Abtastwerte ist,
daß der Wandler ferner einen Multiplizierer (715) zur Multi plikation des Ausgangssignals (730) des ersten Akkumulators (711) mit einem Maßstabsfaktor m, einen Subtrahierer (703) zur Bildung der Differzenz zwischen dem Ausgangssignal (740) des Multiplizierers (715) und dem Ausgangssignal (731) des zweiten Akkumulators (712), einen Speicher (713), der das Ausgangssignal des Substrahie rers (703) bis zur Akkumulation der nächsten m Eingangsab tastwerte verzögert, und einen Addierer (704) aufweist, der das Ausgangssignal des Speichers (713) zum Ausgangssignal des zweiten Akkumulators (712) addiert und damit die Ausgangsabtastwerte erzeugt.

3. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß der erste und der zweite Akkumu lator jeweils folgende Bauteile besitzen:
eine Addierschaltung (701, 702) mit einem ersten Eingang zur Aufnahme der Eingangsabtastwerte, einem zweiten Eingang und einem Ausgang;
eine Einrichtung (721, 720; 722, 723) zur periodischen Ab gabe des Ausgangssignals des Addierers an den zweiten Eingang und zur Akkumulation des nachfolgenden Ausgangssignals der Addierschaltung.

4. Wandler nach Anspruch 3, dadurch gekennzeichnet, daß der erste und der zweite Akkumu lator (711, 712) je ein Register (711; 712) zur periodischen Akkumulation des Ausgangssignals des Addierers und zur Liefe rung des akkumulierten Ausgangssignals an den Addierer zwecks Rekombination mit den Eingangsabtastwerten besitzt.