DE3120914A1 - Digital-digital-wandler - Google Patents
Digital-digital-wandlerInfo
- Publication number
- DE3120914A1 DE3120914A1 DE19813120914 DE3120914A DE3120914A1 DE 3120914 A1 DE3120914 A1 DE 3120914A1 DE 19813120914 DE19813120914 DE 19813120914 DE 3120914 A DE3120914 A DE 3120914A DE 3120914 A1 DE3120914 A1 DE 3120914A1
- Authority
- DE
- Germany
- Prior art keywords
- samples
- output
- output signal
- input
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
- H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
BLUMBACH · WESJ-R... BERGEN · KRAMER 3 1 ?09 1 Λ
ZWiRNER-: HOFANN '':
PATENTANWÄLTE InmONCHEN*Ün"d WIESBÄbEl·!""
-4-
Patenlconsult Radeckestraße 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Paienlconsull
Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121) 562943/561998 Telex 04-186237 Telegramme Palentconsult
Western Electric Company Incorporated CANDY,J.C.22-6
New York N.Y. 10038, USA
Die Erfindung betrifft einen Digital-Digital-Wandler zur Umwandlung
einer Folge von Eingangsabtastwerten der Frequenz mf0 in eine Folge von Ausgangsabtastwerten der Frequenz fQ,
wobei der Wert jedes der Ausgangsabtastwerte eine bewertete Summe von .2m Eingangsabtastwerten ist, die in einer Akkumulationsperiode
vor jedem Ausgangsabtastwert auftreten.
Zur Verbesserung des Wirkungsgrades, zur Vereinfachung bei der praktischen Verwirklichung und zur Rauschverringerung ist
vorgeschlagen worden, daß ein Analog-Digitalwandler eine Eingangsstufe aufweist, in der das Analogsignal in eine grobquantisierte
Digitaldarstellung mit einer Abtastfrequenz umgewandelt wird, die mehrfach größer als die Nyquist-Frequenz ist.
Danach wird die Digitaldarstellung "dezimiert", indem Gruppen von Abtastwerten hoher Frequenz in entsprechende Digitalworte
umgewandelt v/erden, die mit der gewünschten niedrigeren Fre-
München: R. Kramer Dipl.-Ing. · W. Weser Dipl.-Phys. Dr. rer. nat. · E. Hoffmann Dipl.-Ing.
Wiesbaden: P. G. Blumbach Dipl.-Ing, - P. Bergen Prof. Dr. jur. Dipl.-Ing., Pat.-Ass., Pat.-Anw. bis 1979 · G. Zwirner Dipl.-Ing. Dipl.-W.-Inn.
quenz auftreten. Unter "dezimieren", das im strengen S-irm
eine Verringerung von 10% bedeutet, wird hier eine Verringerung
der Abtastfrequenz um einen beliebigen Faktor verstanden. Eine allgemeine Erläuterung der "überabgetasteten" Analog-Digitalcodierung
mit ihren Merkmalen und Vorteilen findet sich in einem Aufsatz von D.J.Goodman "The Application of
Delta Modulation to Analog-to-Digital PCM Encoding" in Bell
System Technical Journal, Band 48, Februar 1969, S.321-343.
Bei dem obenbeschriebenen Dezimierverfahren muß sorgfältig
darauf geachtet werden, daß das bei der Grobquantisierung eingeführte
Rauschen (Verzerrungen) verringert oder eliminiert wird, um eine Verfremdung zu vermeiden, durch die Rauschen in
das endgültige Digitalsignal während der nachfolgenden Verarbeitung -eingeführt wird. Ein Verfahren zur Dezimier-Filterung
ist ein spezielles, bewertetes Akkumulationsverfahren, das in der US-PS 4 032 914 beschrieben wird. Ent-sprechend der dortigen
Erläuterung werden die m grobquantisierten Abtastwerte für jedes gewünschte Ausgangsabtastintervall unter Verwendung
einer Dreieck- oder Trapezbewertung kombiniert. Darunter wird verstanden, daß den Abtastwerten nahe dem Anfang und Ende des
Intervalls ein geringeres Gewicht mit Bezug auf den Wert nahe
der Mitte des Intervalls zugeordnet wird. Demgemäß kann bei
der Dreiecksbewertung für m=8 Abtastwerte XQ, X., ... Xr, eine
Summierung so stattfinden, daß das. Ausgangssignal proportional
zu OX^IX1 +2X2+3X3+4X4+3X5+2X6+1X7 ist. Bei der Akkumulierung
mit Trapezbewertung werden die gleichen acht Abtastwprte
so bewertet, daß das Ausgangssignal sich gemäß OXq+IX^+ZX,,+
■3X3+3X4+3X5+2X5+1Xy ändert. Wenn die Koeffizientenwerte ab-
hängig von der Zeit für" "die bei'defi'gegebenen Beispiele aufgetragen
worden, ergibt sich im ersten Fall ein Dreieck und im zweiten Fall ein Trapez.
Das gerade beschriebene Verfahren, das unter Verwendung von zwei in Reihe geschalteten Akkumulatoren verwirklicht wird,
ermöglicht in gewissem Umfang eine gewünschte Reduzierung des Quantisierungsrauschens. Verfremdungseinflüsse sind jedoch
in einem gewissen Umfang noch vorhanden,und der Frequenzgang der Schaltung erfüllt nicht alle Systemanforderungen. Demgemäß
ist es ein allgemeines Ziel der vorliegenden Erfindung, einen verbesserten Digital-Digital-Wandler oder Dezimator
zu schaffen, der die gewünschten Übertragungskennlinien be-sitzt.
Zu den speziellen Zielen gehören eine Verringerung der Verfremdung und eine Vereinfachung der Schaltungsverwirklichung,
insbesondere unter Verwendung von integrierten Schaltungstechniken.
Zur Lösung der sich daraus ergebenden Aufgabe geht die Erfindung aus von einem Digital-Digital-Wandler der eingangs
genannten Art und ist dadurch gekennzeichnet, daß der Wandler einen ersten und einen zweiten linearen Akkumulator, die
in Kaskade geschaltet sind, aufweist, wobei das Ausgangssignal dos ersten Akkumulators die unbewertete Summe von m bestimmten
Eingangsabtastwerten und das Ausgangssignal des. zweiten Akkumulators eine gleichmäßig verteilt trewertete
Summe der m bestimmten Eingangsabtastwerte darstellen und die Bewertung des ersten der m Abtastwerte m-mal größer als
die Bewertung des letzten der m Abtastwerte ist, daß der Wandler ferner einen Multiplizierer zur Multiplikation der
31 209 H
Aüsgangssignale des ersten Akkumulators mit einem Maßstabsfaktor
m, einen Subtrahierer zur Bildung der Differenz zwischen
dem Ausgangssignal des Multiplizierers und dem Ausgangssignal des zweiten Akkumulators, einen Speicher, der
das Ausgangssignal des Subtrahierers bis zur Akkumulation der nächsten m Eingangsabtastwerte verzögert, und einen Addierer
aufweist, der das Ausgangssignal des Speichers zum
Ausgangssignal des zweiten Akkumulators addiert und damit die Ausgangsabtastwerte erzeugt.
Entsprechend der vorliegenden Erfindung ist also ein Digital-Digital
-Wandler (dezimierendes Filter) so ausgelegt, daß er eine Folge von Eingangsabtastwerten mit der Frequenz mt'o aufnimmt
und eine entsprechende Folge von Ausgangsabtastwerten
der Frequenz fQ erzeugt, und zwar unter Verwendung einer
überlappenden Dreiecks-Akkumulation. Darunter wird verstanden, daß zur Erzeugung eines Ausgangsabtastwertes für jede
Gruppe von m Eingangsabtastwerten die n=2m Abtastwerte XQ, X..,
_2> ^n-1 εο a^^umulier* werden, daß dem ersten Abtaste
wert Xqlein Gewicht, dem zweiten und letzten Abtastwert X^
und Xn_-i das geringste Gewicht, den nächstinneren Abtastwerten X2 und Xn ο erhöhtes Gewicht und dem mittleren Abtastwert
X das höchste Gewicht zugeordnet v/ird. Von diesen η Abtastwerten befinden sich m im nächsten Intervall und m
im vorhergehenden Intervall. Die überlappende Dreiecks-Akkumulation wird erreicht, indem die Eingangsabtastwerte an ein
in Reihe' geschaltetes Paar von Akkumulatoren gegeben wird, von denen der erste Akkumulator jede Gruppe von in Abtastwerten
ohne Bewertung Gummiert und der zweite Akkumulator die
Abtastwerte im ersten Akkumulator so summiert, daß der erste Abtastwert eine m-mal größere Bewertung als der letzte Abtastwert
erhält und zwischengelegene Abtastwerte proportionale Bewertung zwischen diesen Extremwerten erhalten.
Das Ausgangssignal des zweiten Akkumulators wird von einer
Abwandlung des Ausgangssignals des ersten Akkumulators subtrahiert,
das maßstäblich mit dem Faktor m vergrößert worden ist, und die Differenz wird um ein Intervall von m Abtastwerten
verzögert. Das gewünschte Ausgangssignal erhält man
durch Kombination des Ausgangssignals des zweiten Akkumulators mit dem Ausgangssignal der Verzögerungseinrichtung. Die
praktische Verwirklichung erzielt die gewünschten Übertragungskennlinien mit einer Anordnung, die sich einfach und
leicht als integrierte Schaltung verwirklichen läßt.
Nachfolgend wird die Erfindung anhand der Zeichnung beschrieben.
Es zeigen:'
Fig. 1 das Blockschaltbild eines bekannten Analog-
Digitalcodierers, der einen Dezimator oder Digital-Digital-Codewandler
entsprechend der Erfindung verwendet;
Fig. 2 ein Diagramm zur Darstellung der normalen,
Fig. 2 ein Diagramm zur Darstellung der normalen,
dreieckförmig bewerteten Akkumulation, die bisher
in bekannten Dezimatoren verwendet worden ist; Fig. 3 die entsprechend der· vorliegenden Erfindung verwendete,
überlappende Dreiecksbewertung; Fig. 4 eine weitere Darstellung der überlappenden,
31209H
dreieckförmigen Akkumulation;
Fig. 5 und 6 vergleichen die Übertragungsfunktionen
der normalen Dreiecks-Akkumulation nach dem Stand der Technik (Fig. 5) mit der überlappenden
Dreiecks-Akkumulation (Fig. 6) nach der
vorliegenden Erfindung;
Fig. .7, die zusammen mit Fig. 1 auf dem,gleichen Blatt
dargestellt ist, das Blockschaltbild eines Digital-Digital-Wandlers
oder Dezimators, der nach den Grundgedanken der Erfindung aufgebaut ist;
Fig. 8 bis 12 graphisch bewertete Summen, die mit ver- ■
schiedenen Funktionsgruppen des Dezimators gemäß Fig. 7 errechnet worden sind.
Eine Hauptanwendung der vorliegenden Erfindung wird anhand von
Fig. 1 erläutert. Dort ist das Blockschaltbild für ein Ausführungsbeispiel eines überabtastenden Sprachband-Analog-Digitalwandlers
gezeigt. Bei diesem Ausführungsbeispiel wird ein analoges Eingangssignal I(T) mit einem Frequenzbereich von
0 bis 4 KHz an einen interpolierenden Modulator 101 angelegt, der eine Folge von 9-Bit-Ausgangswörtern mit einer Rate von
256 χ 10- Wörtern je Sekunde (256-KW/s) erzeugt. Die interne
Anordnung des Modulators 101 kann identisch mit dem Codierer 19 der obengenannten US-PS 4 032 914 sein, bei dem ein gespeicherter
Fehlerwert (für eine vorhergehende Abtastung) grob quantisiert, vom Eingangssignal abgezogen und dann integriert
wird, um den Fehlerwert für den nächsten Abtastwert zu bilden.
Das Ausgangssignal des interpolierenden Modulators 101 wird
an einen Dezirnator 102 angelegt, der den Gegenstand der vorliegenden
Erfindung bildet. Der Zweck der Dezimierung besteht bei dem vorliegenden Ausführungsbeispiel darin, 15-Bit-Ausgangswörter
mit einer Rate von 32 KW/s zu liefern, was bedeutet, daß ein Ausgangssignal für jeweils 8 Eingangsabtastwerte
abgegeben wird. In diesem Fall ist m=8 und n=i6. Die Dezimierung sieht nicht einfach nur vor, daß 7 Wörter
weggelassen werden und dann jedes achte Eingangswort zur Bildung eines Ausgangswortes verwendet wird. Stattdessen wird
entsprechend der Erfindung und weiterhin unter Verwendung der Frequenzen des vorliegenden Beispiels jedes Ausgangswort als
bewertete Summe der vorhergehenden 16 Eingangswörter gebildet.
Das Ausgangssignal des Dezimators 102 wird an ein Tiefpaßtfilter
103 gegeben, das üblicherweise als Digitalfilter vierter oder höherer Ordnung verwirklicht ist, und dann in Reihe an
ein· digitales Hochpaßfilter 104. Beide Filter verarbeiten 16-Bit-Wörter mit der Nyquist-Rate von 8 KW/s. Durch Zwischenschaltung
des Dezimators 102 im Analog-Digitalcodierer werden die Arbeitsgeschwindigkeit und die Leistungsanforderungen der
Filter 103 und 104 auf vorteilhafte Weise reduziert, wodurch eine praktische Verwirklichung unter Verwendung von integrierten
Schaltungstechniken ermöglicht wird.
Bei der bekannten Dezimatorschaltung gemäß Fig.1 der obengenannten
US-PS 4 032 914 wird eine dreieck!örmig bewertete
Akkumulation zur Gewinnung jedes Ausgangsabtastwertes aus den vorhergehenden m Eingangsabtastwerten verwendet, wobei
die Eingangsfrequenz mf0 m-mal großer als die Ausgangsfrequenz
fQ. ist und m als gerade angenommen wird.
Fig, 2 zeigt eine Folge von Eingangsabtastwerten Xq, X1, Xp
X, ..., wobei jeder Abtastwert all.e 1/mfQ Sekunden auftritt
und jeder m-te, schraffiert dargestellte Abtastwert Xm, X2m,
X, . .., das Ende eines Akkumulationsintervalls von 1/f Q s
darstellt. Die Bewertungsfaktoren Aq-A/.., die zur Bewertung
entsprechender Abtastwerte xo""Xm-1 benu'fcz't; werden, haben
entsprechend der graphischen Darstellung in Fig. 2 dreieckige Form, derart, daß der Faktor Aq Null ist, die Faktoren A,, und
A .. für Abtastwerte am Anfang und am Ende jedes Intervalls
die kleinsten sind und der Faktor A1n in der Mitte jedes Intervalls
der größte ist. Dazwischenliegende Faktoren haben proportional abnehmende Werte. Der Wert des Ausgangsabtastwertes
Yq ist die bewertete Summe der Eingangsabtastwerte in dem
Intervall, derart, daß gilt: YQ = 2 AqXq + A1X1 . ·'A1n-1X1n-1.
Der nächste Ausgangsabtastwert Y1 wird ähnlich bewertet, so
daß gilt: Y1 = Σ A0Xm + A1X1n+1 ... A^X^^. Unter Verwendung
ganzzahliger Werte für die Bewertungskoeffizienten von AO = °» A1 - \ = 1' A2 = Vi = 2» A3 = Am_2 = 3, ...
A ζ« = m/2 läßt sich das Dezimatorausgangssignal Y^
(i = O, 1, 2, 3...) ausdrucken durch:
K=m/2 K=m-1
W +1
Die Vorteile der dreieckförmig bewerteten Akkumulation der
gerade beschriebenen Art sowie weiterer Einzelheiten bezug-
lieh ihrer -mathematischen Grundlage und Verwirklichung sind
in einem Aufsatz von J.C. Candy et al. "Using Triangularly Weighted Interpolation to Get 13-Bit PCM From a Sigma-Delta
Modulator",IEEE Transactions on Communications, November 1976, Seiten 1268-1275, beschrieben. Im Titel dieses Aufsatzes
wird der Ausdruck "interpolation" synonym mit dem Ausdruck "accumulation".verwendet, und es sei bemerkt, daß beide Ausdrücke
eine Eigenschaft der Wandler des hier beschriebenen Typs identifizieren sollen.
Eine dreieckförmig bewertete Akkumulation ist zwar nahezu
ideal zur Reduzierung des durch den Modulator 101 in Fig.1 erzeugten Quantisierungsrauschens, aber das Verfremdungsproblem
ist weiterhin vorhanden. Die in Fig. 5 gezeigte Übertragung skennlinie 501 für Dreiecks-Akkumulation mit einer Eingangsfrequenz
f^ von 256 KHz und einer Ausgangsfrequenz f« von
32 KHz läßt sich mathematisch ausdrücken als:
sinc(f/2fo)|2
sine (fZtJ1) j
wobei sine definiert ist wie folgt:
wobei sine definiert ist wie folgt:
s infix
sine x. =
und eine Dämpfung von 7dBbeif=32 KHz angibt. Wenn das Ausgangssignal des Dezimators 102 danach wieder mit 32 KHz
abgetastet wird, so wird in dem Frequenzband um 32 KHz herum etwa vorhandenes Rauschen in den Filtern 105 und 104 umgefaltet
und fällt in das Grundband, wodurch eine Verzerrung
31209U
verursacht wird. Dieses Problem wird entsprechend der vorliegenden
Erfindung durch Verwendung einer überlappenden Dreiecks-Akkumulation vereinfacht, die weiter unten genauer beschrieban
wird. Für diese Art der Akkumulation läßt sich die Übertragungskennlinie 601 in Fig. 6 mathematisch ausdrücken
als:
H(f) =
sine f/f2
sine f/f1
sine f/f1
Dadurch wird eine sehr hohe Dämpfung im Bereich nahe 32 ICHz
angegeben, wodurch keine oder nur sehr kleine Verfremdungsverzerrung nach der nachfolgenden Abtastung angegeben wird.
Fig. 3 und 4 zeigen graphisch die überlappende Dreiecks-Akkumulation
nach der vorliegenden Erfindung unter Verwendung
eines Maßstabs, der einen leichten Vergleich mit Fig.2
ermöglicht. Die Eingangsabtastwerte Xq , X1, Xp ... sind die
gleichen, die in Intervallen von 1/mfQ s auftreten, und die
Ausgangsimpulse YQ, Y1, Yp ... treten alle 1/fQ s auf. Es
werden jedoch doppelt so viele Eingangsabtastwerte zur Erzeugung des akkumulierten Wertes benutzt, dem jeder Ausgangswert
proportional ist, und jeder Eingangsabtastwert trägt zu zwei Ausgangsabtastwerten bei. Im einzelnen wird der erste
Ausgangsabtastwert Yq unter Verwendung der folgenden Summie-
* rung gebildet:
Y0 = AOXO + A1X1 + A2X2 + V·· +>
A(2m-i)X(2m-i) (4) *
Der nächste Ausgangsabtastwert Y^ wird durch die folgende
Summierung gebildet:
Y1 = A0Xm + A1Xm+1 + A2Xro+2 + ·" + A(?m-1 )X(3m-1) (5)'
3Ί209Η
Jeder Ausgangsabtastwert verwendet demgemäß Eingangssignale
aus zwei Abtastwertintervallen,und Jeder Eingangsabtastwert
wird doppelt benutzt. Als ganzzahlige Koeffizientenwerte lauten Aq-A α wie folgt:
Ao | = 0 | 1 |
A1 | - Vi = | 2 |
A2 | = An-2 = | 3 |
A3 | - An-3 = | |
= m
Wiederum sei bemerkt, daß n=2m. - . '
Fig. 4 zeigt ebenfalls die überlappende, dreieckförmige Bewertung
entsprechend der vorliegenden Erfindung. Die Bewertungskoeffizienten Aq , A^ ... A1n ... A2J11--J bilden eine Folge
von Dreiecken 401 bis 404, die sich so überlappen, daß jeder Eingangsabtastwert als Teil von zwei Akkumulationsvorgängen
zur Bildung von zwei Ausgangsabtastwerten benutzt wird.
Der allgemeine Ausdruck für'die Ausgangsabtastwerte Y.
(i=0, 1, 2,...) eines Dezimators unter Verwendung einer überlappenden
Dreiecks-Akkuniulation mit den oben angegebenen Ko effizienten
lautet:
Y (K-mi)XK + 2^ [m(i+2)-K| XK (7) .
K=mi K=m(i+1)
Für eine Eingangsabtastfrequenz mfQ von 256 KHz mit m=8
lautet die z-Transtransformation des Dezimators wie folgt:
IS ."-.-.; 31209 H
H(z) =
und die .entsprechende Frequenzkennlinie ist:
HD(f/f0) =
sine(8 f/fQ)
sinc(f/f0)
Wenn der Dezimator mit einem Modulator kaskadiert wird, der
die Übertragungsfunktion
Hm(f/f0) = |sinc(f/fo)J (10)
besitzt, so wird die GeSamtübertragungsfunktion:
Hm(f/f0) .
(11) .
sinc(f/f0)
Bei einer Neuabtastung mit 28 und 36 KHz ergibt Gleichung (11)
ein Gesamtansprechen von -34,1 dB bzw. -38,3 dB, wodurch eine ausreichende Sicherheit gegen eine Verfremdungsverzerrung gegeben
ist.
Für Eingangsabtastwerte der Frequenz mfQ und eine gewünschte
Aüsgangsfrequenz £q ist das Blockschaltbild eines Dezimators
zur Akkumulation von 2m Eingangsabtastwerten unter Anwendung einer überlappenden, dreieckförmigen Bewertung nach der Erfindung in Fig. 7 dargestellt. Die Schaltung nach Fig. 7 verwendet
vorzugsweise eine parallele Arithmetik und weist vier 'Addierer 701 bis 704 , vier Register 711 bis 714 , die je ein
Abtastwort aufnehmen, und eine Multiplizierschaltung 715 für den Faktor m auf, die in einfacher Weise ein Schieberegister
sein kann, viemi m eine Potenz von. 2 ir,t (beir.piclr;v;c.i,::;o eine
3-Bit-Verschiebung für m=8). Der Addierer 701 und das Register
711 sowie der Addierer 702 und das Register 712 führen
31209H
je eine Akkumulations- und Zusammenfassungsfunktion aus. Die
Register 711 und 712 werden mit mf0 getaktet und mit fQ gelöscht,
und zwar unter Steuerung einer nicht gezeigten Taktquelle. Die Register 713 und 714 werden mit fQ getaktet, und
zwar zur gleichen Zeit, zu der die Register 711 und 712 gelöscht werden. Das Register 713 bewirkt eine Verzögerung um
das Intervall i/f0 zwischen den Ausgangsimpulsen,und das Register
714 wirkt einfach nur als Ausgangsspeicherregister.
Die Arbeitsweise des Dezimators gemäß Fig.7 läßt sich leicht
anhand der Ausdrücke für die Signale an den Punkten A, B, C und D in Fig. 7 zum Zeitpunkt, zu dem der Takt fQ angelegt
wird, verstehen. Es gelten:
Km(i+1)1
Σ. XK (12)
K=mi *
[m(i+1)-gxK (13)
()
C. = mA.-B. = Σ (K-IiIi)X1, (14)
C. = mA.-B. = Σ (K-IiIi)X1, (14)
1 x x K=mi ■* *
()
1 = C1 + B1+1 = rm. (K-mi)XK + gl(i+i ^(W)-K)Xx (15).
1 = C1 + B1+1 = rm. (K-mi)XK + gl(i+i ^(W)-K)Xx (15).
D. ist das gewünschte Ausgangssignal entsprechend Gleichung(7)
Die Arbeitsweise des Dezimators gemäß Fig.7 läßt sich ferner
durch Betrachten der Operationen seiner Funktionsteile in Verbindung mit den Diagrammen in den Fig. 8 bis 12 verstehen. Der
Addierer 701 bildet zusammen mit dem Register 711 einen "unbe-
31209K
werteten" Akkumulator. Das Register wird am Anfang jedes
Intervalls mit m Abtastwerten durch einen Impuls auf der Leitung 720 mit der Frequenz fQ gelöscht. Jedesmal dann,wenn
ein Taktimpuls der Frequenz mfQ an die Leitung 721 gegeben
wird, wird ein Eingangsabtastwert zum augenblicklichen Inhalt des Registers 711 addiert und die Summe im Register gespeichert.
Dieses Verfahren wird für jeden der m Eingangsabtastwerte wiederholt, die zwischen jedem Ausgangsabtastwert auftreten.
Alle Abtastwerte werden auf die gleiche Weise behandelt, indem sie im wesentlichen entsprechend der Darstellung
in Fig. 8 mit einem Bewertungsfaktor Eins multipliziert werden.
Durch Anlegen des Ausgangssignals des ersten Akkumulators (auf der Leitung 730) an einen zweiten Akkumulator (der aus
dem Addierer 702 und dem Register 712 besteht), wird die für die Eingangsabtastwerte durchgeführte Akkumulation eine ungleichförmig
bewertete Akkumulation. Das Register 712 wird am Anfang jedes Intervalls mit m-Abtastwerten durch einen Impuls
auf der Leitung 722 mit der-Frequenz fQ gelöscht. Jedesmal
dann, wenn ein Taktimpuls der Frequenz mfQ an die Leitung 723
gegeben wird, wird der Inhalt des Registers 712 zum Ausgangssignal des ersten Akkumulators addiert und das Ergebnis dann
im Register gespeichert. Die Akkumulation wird m-mal beim Auftreten
jedes Eingangsabtastwertes wiederholt. Demgemäß erhält der erste Abtastwort in jedem Intervall die m-faehc Hewerbunp;
des letzten Abtastwertes in dem Intervall,und Zwischengelenke
Abtastwerte werden einheitlich verteilt oder proportional bewertet. Der Bewertungsanstieg der Abtastwerte in jedem Intervall
von m, m-1, m-2 ... 1 ist in Fig. 9 gezeigt.
'-;■' ■ ■· 31209 H
Die Größe des Ausgangssignals des' ersteh Akkumulators (das
am Addierer 701 auf der Leitung 730 entnommen wird) wird m~
mal durch den Multiplizierer 715 vergrößert. Dies läßt sich durch eine einfache Verschiebung des Vielbitwertes auf der
Leitung 730 erreichen, wenn m eine Potenz von 2 ist. Das Ausgangssignal des Multiplizierers 715 ist gemäß Fig. 10 ähnlich
dem in Fig. 8 gezeigten Signal, aber m-mal größer.
Das Ausgangssignal des zweiten Akkumulators (entnommen am
Addierer 702 auf der Leitung 731) wird vom Ausgangssignal des Multiplizierers 715 unter Verwendung des Subtrahierers 703
abgezogen. Das in Fig. 11 gezeigte Ergebnis ist eine nichtlineare Akkumulation, bei dem der letzte Abtastwert (m-i)-mal
das Gewicht des zweiten Abtastwertes hat, und zwisehenliegende
Abtastwerte proportional gemäß 1, 2, 3... m-1 betragen. Der erste Abtastwert in dem Intervall hat die Bewertung Null.
Das Ausgangssignal des Subtrahierers 703 wird um das Zeitintervall
i/frj zwischen aufeinanderfolgenden Ausgangsabtastwerten
durch das Register 713 verzögert, das Taktimpulse auf der Leitung 724 mit der Frequenz £-. aufnimmt. Diese Verzögerung
bewirkt ein "Einfrieren" des Subtrahiererausgangssignals (Fig.11), derart, daß - wenn das Ausgangssignal des Registers
, 713 im Addierer 704 mit dem Ausgangssignal des zweiten Akkumulators
auf der Leitung 731 kombiniert wird - das erstgenannte Ausgangssignal m Abtastwerte im ersten Intervall und das letztgenannte
Ausgangssignal m Abtastwerte im nächsten Intervall
enthält. Gemäß Fig. 2 ist die Gesamtakkumulation dreieckfcrmig bewertet, wobei Abtastworte am Anfang und am Ende der Akkumulationsperiode
die niedrigste Bewertung und Abtastwerte nahe
317ΠΠΗ-
der Mitte der Periode die höchste Bewertung erhalten. Die
zwischen den Extremwerten liegenden Abtastwerte ν erden in
der gewünschten Weise einheitlich verteilt oder proportional
bewertet.
Das Ausgangssignal des Addierers 705 kann direkt verwendet
werden oder zwischen den Ausgangsabtastwerten im Register 714 gespeichert werden, das Taktimpulse auf der Leitung 725
mit der Ausgangsfrequenz f0 erhält. Das Ausgangssignal des
Dezimators auf der Leitung 740 kann außerdem maßstäblich verkleinert
werden, falls gewünscht, um das Ausgangssignal mit Bezug auf den Eingangspegel zu normalisieren. Vorteilhaft ist,
wenn m eine Potenz von 2 darstellt, die Summe der Bewertimgskoeffizienten
in ähnlicher Weise eine Potenz von 2, und eine einfache Verschiebung kann zur Erzielung der maßstäblichen
Änderung benutzt werden. Wenn m=0 ist, betragen die Koeffizienten
:
O | = 1 | A5 = | A11 = | VJl | |
A1 = | A15 | _ ρ | A6 = | A10 = | 6 |
A2 = | A14 | = 3 | A7 = | A9 = | 7 |
A3 = | A13 | = 4 | - A8 = | 8 | |
A4 = | A12 | ||||
Die Summe der Koeffizienten beträgt 64, und eine Verschiebung
um 5 Bitpositionen normiert das Ausgangssignal des Akkumulators mit Bezug auf sein Eingangssignal.
Leerseite
Claims (5)
- BLUMBACH · WESER · BERGEN · KRAMER ^1 onQ1 , ZWIRN ER: ^HOfByiÄNN .: 3120914'PATENTANWÄLTE*«1·; "MÖNCHEN 'JW-WI EStJA QE NPatentconsult Radeckestraße 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Paienlconsuli Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 0-1-136237 Telegramme PatentconsultWestern Electric Company Incorporated CAiJDY, J.C. .22-6 Broadway, New York N.Y, 10038
Vereinigte Staaten von AmerikaPatentansprücheDigital-Digital-Wandler zur Umwandlung einer Folge von Sin-· gangsabtastwerten der Frequenz mf0 in eine Folge von Ausgangsabtastwerten der Frequenz f,,, wobei der Wert jedes der Aus-· gangsabtastwerte eine bewertete Summe von 2m Eingangsabtastwerten ist, die in einer Akkumulationsperiode vor jedem Ausgangsabtastwert auftreten,dadurch gekennzeichnet, daß der Wandler einen ersten und einen zweiten linearen Akkumulator (711, 712) , die in Kaskade geschaltet sind, aufweist, wobei das Ausgangssignal des ersten Akkumulators (711) die unbewertete Summe von m bestimmten Eingangsabtastwerten und das Ausgangssignal des zweiten Akkumulators (712) eine gleichmäßig verteilt bewertete Summe der m bestimmten Eingangsabtastwerte darstellen und die Bewertung des ersten der m Abtastwerte m-mal größer als die Bew-ertung des letzten der m Abtastwerte ist,daß der Wandler ferner einen Multiplizierer (71*5) zur Multiplikation des Ausgangssi.'inalß (730) der-1, ersten Akkumulators"München: H. Krunwr Dipl.-Ing. · W. Weser Dipl. Phys. Dr. rut. nal. · I- Mnlfm.inn Dipl. Inq Wiesbaden: P. G. Blumbach Dipl.-Ing. · f. Bergon Prof. Dr. jur. Dipl.-Ing.. Pal.-Ass., Pai.-Amv. bis 19/0 · G. Avirncr Dip!. Inr,. Dipl. VV.In.j.3 1209H(711) mit einem Maßstabsfaktor m,einen Subtrahierer (703) zur Bildung der Differenz zwischen dem Ausgangssignal (740) des Multiplizierers (715) und dem Ausgangssignal (731) des zweiten Akkumulators (712), einen Speicher (713)» der das Ausgangssignal des Subtrahierers (703) bis zur Akkumulation der nächsten m Eingangsabtastwerte verzögert, undeinen Addierer (704) aufweist, der das Ausgangssignal des Speichers (713) zum Ausgangssignal des zweiten Akkumulators(712) addiert und damit die Ausgangsabtastwerte erzeugt. - 2. Wandler nach Anspruch 1,dadurch gekennzeichnet, daß der erste und der zweite Akkumulator jeweils folgende Bauteile besitzen:eine Addierschaltung (701, 702) mit einem ersten Eingang zur Aufnahme der Eingangsabtastwerte, einem zweiten Eingang und einem Ausgang;eine Einrichtung (721, 720; 722, 723) zur periodischen Abgabe des Ausgangssignals des Addierers an den zweiten Eingang und zur Akkumulation des nachfolgenden Ausgangssignals der Addierschaltung.
- 3. Wandler nach Anspruch 2,dadurch gek ennzeichnet, daß der erste und der zweite Akkumulator (711, 712) je ein Register (711; 712) zur periodischen Akkumulation des Auspangssignals des Addierers und zur Lieferung des akkumulierten Ausgangssignals an den Addierer zwecks Rekombination mit den Eingangsabtastwerten besitzt.
- 4. Verfahren zur Digital-Digital-Wandlung, bei dem bev/ertete Summen von Gruppen von Eingangsabtastwerten, die mit der Frequenz rafß auftreten, mit der Frequenz fQ akkumuliert werden und Jede der Gruppen 2m der Abtastwerte XQ, X1, Xp ... Xpm-1 auiweis't» 1^ wobei die Abtastwerte mit den Faktoren Aq, A1, Ap ... Apn^-1 bewertet werden und dabei gilt:A0 = 0A1 = A2n-1 =1A2 = A2m-2 = 2Α— Λ —- ^t
- 5 2m-3= mmit den Verfahrensschritten:erstens Bilden der bewerteten Summe von Untergruppen mit m Abtastwerten, wobei der letzte Abtastv/ert in der Untergruppe (m-i)-mal die Bewertung des ersten Abtastwertes in der Untergruppe erhält und zwischengelegene Abtastwerte proportional bewertet werden;als zweites Bilden der bewerteten Summe von Untergruppen mit m Abtastwerten, wobei der erste Abtastwert in der Untergruppe m-mal die Bewertung des letzten Abtastwertes in der Untergruppe erhält und zwischengelegene Abtastwerte proportional bewertet werden;Verzögern der bewerteten Summe des ersten Schrittes -für ein Zeitintervall, das zur Verarbeitung einer riochi'ol^onclon Untergruppe von Abtastwerten benötigt wird; Kombinieren der bewerteten Summe des zweiten Schrittes mit dem Ausgangssignal des Bewertungsschrittes.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/154,843 US4281318A (en) | 1980-05-30 | 1980-05-30 | Digital-to-digital code converter |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3120914A1 true DE3120914A1 (de) | 1982-04-01 |
DE3120914C2 DE3120914C2 (de) | 1989-07-13 |
Family
ID=22553039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813120914 Granted DE3120914A1 (de) | 1980-05-30 | 1981-05-26 | Digital-digital-wandler |
Country Status (10)
Country | Link |
---|---|
US (1) | US4281318A (de) |
JP (1) | JPS5724137A (de) |
BE (1) | BE888968A (de) |
CA (1) | CA1156368A (de) |
DE (1) | DE3120914A1 (de) |
FR (1) | FR2483709A1 (de) |
GB (1) | GB2077068B (de) |
IT (1) | IT1137066B (de) |
NL (1) | NL8102635A (de) |
SE (1) | SE447775B (de) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2133238A (en) * | 1982-12-10 | 1984-07-18 | Marconi Co Ltd | Coder/decoder arrangements |
US4754485A (en) * | 1983-12-12 | 1988-06-28 | Digital Equipment Corporation | Digital processor for use in a text to speech system |
CA1271995A (en) * | 1984-07-05 | 1990-07-24 | Nec Corporation | Method and apparatus for converting an analog signal to a digital signal using an oversampling technique |
US4588979A (en) | 1984-10-05 | 1986-05-13 | Dbx, Inc. | Analog-to-digital converter |
US4773043A (en) * | 1985-02-06 | 1988-09-20 | The United States Of America As Represented By The Secretary Of The Air Force | ADCCP communication processor |
US4755794A (en) * | 1987-07-23 | 1988-07-05 | American Telephone And Telegraph Company, At&T Bell Laboratories | Digital-to-digital code converter |
US4866647A (en) * | 1988-02-04 | 1989-09-12 | American Telephone And Telegraph Company | Continuously variable digital delay circuit |
US4819252A (en) * | 1988-02-16 | 1989-04-04 | Thomson Consumer Electronics, Inc. | Sampled data subsampling apparatus |
US4876543A (en) * | 1988-05-31 | 1989-10-24 | Motorola, Inc. | Multi-rate cascaded noise shaping modulator |
US4984253A (en) * | 1988-06-03 | 1991-01-08 | Hughes Aircraft Company | Apparatus and method for processing simultaneous radio frequency signals |
US5010507A (en) * | 1989-01-25 | 1991-04-23 | Westinghouse Electrical Corp. | Sampled digital filter system |
DE3942818C1 (en) * | 1989-12-23 | 1991-04-11 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De | Async. scan rate converter - has interpolation filter increasing input scan rate and decimation filter reducing scan rate read out from holder |
JP3044739B2 (ja) * | 1990-04-16 | 2000-05-22 | ヤマハ株式会社 | デジタル信号のサンプリング周波数の変換方法 |
US5103227A (en) * | 1990-09-26 | 1992-04-07 | At&T Bell Laboratories | Modulus converter for fractional rate encoding |
US5513209A (en) * | 1993-02-26 | 1996-04-30 | Holm; Gunnar | Resampling synchronizer of digitally sampled signals |
US5963160A (en) * | 1993-09-13 | 1999-10-05 | Analog Devices, Inc. | Analog to digital conversion using nonuniform sample rates |
US5712635A (en) * | 1993-09-13 | 1998-01-27 | Analog Devices Inc | Digital to analog conversion using nonuniform sample rates |
WO1995008221A1 (en) * | 1993-09-13 | 1995-03-23 | Analog Devices, Inc. | Digital to analog conversion using nonuniform sample rates |
US5619202A (en) * | 1994-11-22 | 1997-04-08 | Analog Devices, Inc. | Variable sample rate ADC |
US5892468A (en) * | 1993-09-13 | 1999-04-06 | Analog Devices, Inc. | Digital-to-digital conversion using nonuniform sample rates |
US5574454A (en) * | 1993-09-13 | 1996-11-12 | Analog Devices, Inc. | Digital phase-locked loop utilizing a high order sigma-delta modulator |
EP0719477A1 (de) * | 1993-09-13 | 1996-07-03 | Analog Devices, Inc. | Analog-digital-wandlung mit nicht-uniformen abtastraten |
US5625358A (en) * | 1993-09-13 | 1997-04-29 | Analog Devices, Inc. | Digital phase-locked loop utilizing a high order sigma-delta modulator |
US5512897A (en) * | 1995-03-15 | 1996-04-30 | Analog Devices, Inc. | Variable sample rate DAC |
US5732002A (en) * | 1995-05-23 | 1998-03-24 | Analog Devices, Inc. | Multi-rate IIR decimation and interpolation filters |
US5638010A (en) * | 1995-06-07 | 1997-06-10 | Analog Devices, Inc. | Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters |
US5859602A (en) * | 1996-07-31 | 1999-01-12 | Victor Company Of Japan, Ltd. | Structures of data compression encoder, decoder, and record carrier |
GB9711374D0 (en) * | 1997-06-02 | 1997-07-30 | H Vin Mats E | Signal processing |
US7248628B2 (en) * | 2001-03-02 | 2007-07-24 | Shaeffer Derek K | Method and apparatus for a programmable filter |
GB2384376A (en) * | 2002-01-22 | 2003-07-23 | Zarlink Semiconductor Inc | Flexible decimator |
DE10318191A1 (de) * | 2003-04-22 | 2004-07-29 | Siemens Audiologische Technik Gmbh | Verfahren zur Erzeugung und Verwendung einer Übertragungsfunktion |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4032914A (en) * | 1976-04-23 | 1977-06-28 | Bell Telephone Laboratories, Incorporated | Analog to digital converter with noise suppression |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5120148B1 (de) * | 1971-05-19 | 1976-06-23 | ||
NL7400764A (nl) * | 1974-01-21 | 1975-07-23 | Philips Nv | Digitale inrichting voor het omzetten van ge- comprimeerde delta gemoduleerde signalen in pcm-signalen. |
NL7708150A (nl) * | 1977-07-22 | 1979-01-24 | Philips Nv | Integrerende kode-omzetter. |
-
1980
- 1980-05-30 US US06/154,843 patent/US4281318A/en not_active Expired - Lifetime
-
1981
- 1981-04-30 CA CA000376628A patent/CA1156368A/en not_active Expired
- 1981-05-25 BE BE0/204904A patent/BE888968A/fr unknown
- 1981-05-26 DE DE19813120914 patent/DE3120914A1/de active Granted
- 1981-05-26 FR FR8110432A patent/FR2483709A1/fr active Granted
- 1981-05-27 IT IT21985/81A patent/IT1137066B/it active
- 1981-05-27 GB GB8116112A patent/GB2077068B/en not_active Expired
- 1981-05-27 SE SE8103358A patent/SE447775B/sv not_active IP Right Cessation
- 1981-05-28 JP JP8023381A patent/JPS5724137A/ja active Pending
- 1981-05-29 NL NL8102635A patent/NL8102635A/nl not_active Application Discontinuation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4032914A (en) * | 1976-04-23 | 1977-06-28 | Bell Telephone Laboratories, Incorporated | Analog to digital converter with noise suppression |
Non-Patent Citations (2)
Title |
---|
CANDY,C.C. et al.: Using Triangularly Weighted Interpolation to Get 13-Bit PCM from a Sigma-DeltaModulator, In:IEEE Transactions on Communications,November 1976, S.1268-1275 * |
GOODMAN,D.J.: The Application of Delta Modulation to Analog-to-PCM Encoding, In: The Bell System Technical Journal, Vol.48, Nr.2, Feb.1969, S.321- 343 * |
Also Published As
Publication number | Publication date |
---|---|
CA1156368A (en) | 1983-11-01 |
FR2483709B1 (de) | 1984-06-15 |
US4281318A (en) | 1981-07-28 |
SE8103358L (sv) | 1981-12-01 |
NL8102635A (nl) | 1981-12-16 |
BE888968A (fr) | 1981-09-16 |
GB2077068A (en) | 1981-12-09 |
IT1137066B (it) | 1986-09-03 |
IT8121985A0 (it) | 1981-05-27 |
JPS5724137A (en) | 1982-02-08 |
FR2483709A1 (fr) | 1981-12-04 |
GB2077068B (en) | 1983-11-16 |
SE447775B (sv) | 1986-12-08 |
DE3120914C2 (de) | 1989-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3120914A1 (de) | Digital-digital-wandler | |
DE4233738C2 (de) | Digitaler Interpolator und Verfahren zur Interpolation digitaler Daten | |
DE69919185T2 (de) | Korrektur nichtlinearer ausgangsverzerrung in einen delta-sigma d/a-wandler | |
DE4127078C2 (de) | Phasenentzerrer für einen Digital/Analog-Wandler | |
EP1224739B1 (de) | Sigma-delta-modulator | |
EP1177634B1 (de) | Sigma-delta-analog/digital-wandleranordnung | |
EP0559944B1 (de) | Sigma-Delta-Modulator | |
DE112013000926B4 (de) | Sigma-Delta-Modulator mit Dithersignal | |
DE112005000786T5 (de) | Verfahren und System zur Analog-zu-Digital-Wandlung unter Verwendung digitaler Pulsbreitenmodulation (PWM) | |
DE3047447C2 (de) | Digitaler Verstärker zum bedarfsweisen Erweitern bzw. Einengen des Dynamikbereiches eines an den Verstärker gelegten digitalen Eingangssignals | |
DE19851637A1 (de) | Sigma-Delta-Modulator und Verfahren zur Unterdrückung eines Quantisierungsfehlers in einem Sigma-Delta-Modulator | |
EP0461282B1 (de) | Überabtastender Analog-Digital-Umsetzer mit Rauschfilterung in Switched-Capacitor-Technik | |
DE19521609B4 (de) | Dezimationsfilter mit wählbarem Dezimationsverhältnis und Verfahren zur Dezimationsfilterung | |
DE19521610B4 (de) | Dezimationsfilter unter Verwendung einer Nullfüllschaltung zur Lieferung eines wählbaren Dezimationsverhältnisses sowie Verfahren zur Dezimationsfilterung | |
DE69434634T2 (de) | Datenwandler mit Skalierung der Verstärkung zusammen mit einem Zittersignal | |
DE3705209C2 (de) | ||
DE4212546C1 (de) | ||
DE19510655B4 (de) | Schaltungsanordnung zum Filtern eines Stroms quantisierter elektrischer Signale und Verfahren zum Filtern eines Stoms quantisierter elektrischer Signale | |
EP0119529B1 (de) | Verfahren zum interpolativen A/D-Umsetzen | |
DE19510656B4 (de) | Schaltungsanordnung und Verfahren zum Filtern quantisierter elektrischer Signale | |
DE69728499T2 (de) | Signalprozessoren für 1-Bit-Signale mit Sigma-Delta-Modulatoren n-ter Ordnung | |
WO2006069743A1 (de) | Fir-dezimationsfilter und anordnung mit demselben | |
DE10327620B4 (de) | Vorrichtung und Verfahren zur digitalen Pulsweiten-Modulation | |
DE4000131C1 (de) | ||
EP0731566A2 (de) | Schaltungsanordnung zur Umsetzung eines 1-Bit-Digital-signals in ein Analogsignal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |