DE19510656B4 - Schaltungsanordnung und Verfahren zum Filtern quantisierter elektrischer Signale - Google Patents

Schaltungsanordnung und Verfahren zum Filtern quantisierter elektrischer Signale Download PDF

Info

Publication number
DE19510656B4
DE19510656B4 DE19510656A DE19510656A DE19510656B4 DE 19510656 B4 DE19510656 B4 DE 19510656B4 DE 19510656 A DE19510656 A DE 19510656A DE 19510656 A DE19510656 A DE 19510656A DE 19510656 B4 DE19510656 B4 DE 19510656B4
Authority
DE
Germany
Prior art keywords
digital
signal
output
circuit arrangement
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19510656A
Other languages
English (en)
Other versions
DE19510656A1 (de
Inventor
Daniel Arthur Staver
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE19510656A1 publication Critical patent/DE19510656A1/de
Application granted granted Critical
Publication of DE19510656B4 publication Critical patent/DE19510656B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0427—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0438—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/045—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Networks Using Active Elements (AREA)

Abstract

Schaltungsanordnung zum Filtern eines Stroms quantisierter elektrischer Signale von einem Analog-Digital-Wandler, die eine Phasenwinkel-Korrektur und einen linearen Phasengang über einen vorbestimmten Durchlaßbereich FB hinweg liefert, wobei der Strom quantisierter elektrischer Signale eine vorbestimmte Rate FM aufweist, gekennzeichnet durch:
ein Dezimierungs-Filter (12) zum Filtern des Stroms quantisierter elektrischer Signale, das ein gefiltertes Ausgangssignal mit einer Ausgangsrate F'S liefern kann, die durch F'S = FM/R definiert ist, wobei R eine positive ganze Zahl ist, und
eine Phasen-Korrektureinrichtung (20), die mit dem Dezimierungs-Filter (12) verbunden ist und das gefilterte Ausgangssignal empfängt und den Phasenwinkel des gefilterten Ausgangssignals über dem vorbestimmten Durchlaßbereich FB korrigiert.

Description

  • Die Erfindung betrifft Dezimierungs-Schaltungsanordnungen, die beispielsweise in Analog-Digital-Wandlern mit Überabtastungs-Delta-Sigma-Modulatoren verwendet werden und insbesondere eine Dezimierungs-Schaltungsanordnung und ein Verfahren zum Filtern quantisierter elektrischer Signale, wobei die Dezimierungs-Schaltungsanordnung eine Phasenwinkel-Korrektur mit im wesentlichen linearem Phasengang wenigstens über einen gewünschten Durchlaßbereich hinweg bereitstellt.
  • Datenerfassungssysteme, die digitale Daten zu Rechenzwecken erzeugen, können analoge Eingangssignale von mehreren Sensoren, wie z. B. Spannungs- und Stromsensoren, empfangen, wobei jeder Sensor eine entsprechende Phasenwinkel-Charakteristik besitzt. Die jeweiligen Analogsignale von den Sensoren müssen digitalisiert oder quantisiert werden, bevor sie von einem Computer als Basis zur Unterstützung der Berechnungen benutzt werden können. Es ist wünschenswert, entsprechende Analog-Digital-Wandler in einer monolithischen integrierten Schaltung eines kostengünstigen Ein-Chips unterzubringen. Derartige Datenerfassungs-Schaltungsanordnungen können unter Anwendung der integrierten Metalloxid-Halbleiter (MOS)-Schaltungstechnologie hergestellt werden, die für Anwendungen, wie z.B. die Leistungsmessung und Steuerung eines elektrischen Motors und einer Brennkraftmaschine, geeignet sind.
  • Überabtastungs-Analog-Digital-Wandler vom Delta-Sigma-Typ sind besonders wirtschaftliche digitale Hardware-Komponenten. Der Einsatz eines derartigen Wandlers führt zu der Notwendigkeit von Dezimierungsfiltern, beispielsweeise sinck – Dezimierungsfiltern, bei denen der Kern die Darstellung von abgetasteten Daten mit einer geeigneten Übertragungsfunktion im Zeitbereich ist, um eine ausreichende Trennschärfe bzw. Selektivität gegenüber harmonischen Komponenten der zu filternden Sinuskurve zu erreichen. Beispielsweise entspricht die Zeitbereichs-Übertragungsfunktion für k = 1 einer Rechteck-Übertragungsfunktion, wohingegen die Übertragungsfunktion im Zeitbereich für k = 2 einer Dreiecks-Übertragungsfunktion entspricht. In jedem Fall breiten sich Phasenwinkelunterschiede (aufgrund der jeweiligen Phasenwinkel-Charakteristik der Sensoren) zwischen den Analogsignalen, die mit der Vielzahl von Sensoren entsprechend erhalten werden, in den jeweiligen Ausgangssignalen des Dezimierungsfilters aus. Die Phasenwinkelunterschiede erfordern gewöhnlich eine Korrektur oder Entzerrung, bevor eine weitere Signalverarbeitung durchgeführt wird. Außerdem muß die Phasenwinkelkorrektur derart durchgeführt werden, daß ein im wesentlichen linearer Phasengang über dem interessierenden Durchlaßbereich bereitgestellt wird. Um die Einflüsse derartiger Phasenwinkelunterschiede zu verringern, werden Sensoren nach sehr engen Spezifikationen konstruiert, die im allgemeinen zu höheren Sensorkosten führen, als dies erwünscht ist.
  • Aus Mok, F. et al. „A flexible decimation filter architecture for sigma-delta converters" in IEE Colloquium on Oversampling Techniques and Sigma-Delta Modulation, IEE, 30. März 1994, Seiten 5/1–5/6, ist ein rekursives Polyphasen-Allpass-Filter mit zwei Zweigen zur Filterung und Dezimation des Ausgangssignals eines Sigma-Delta-A/D-Wandlers bekannt. Die GB 2 179 816 A schlägt eine Dezimationsfilterstruktur mit einer Dezimatorstufe und einem Kerbfilter vor, wobei die Dezimatorstufe zwei Zweige aufweist, die Allpassfilter enthalten und zwischen denen mittels eines Abtastschalters gewechselt wird. Das Kerbfilter umfasst zwei in Reihe geschaltete Allpassfilter. Die Allpassfilter sind bspw. durch rekursive Filter gebildet. Digitale Allpässe, insbesondere Allpässe 1. Ordnung sind in dem Fachbuch von Elliot, D. F. „Handbook of Digital Signal Pro cessing. Engineering Applications", San Diego; Academic Press, 1987, Seiten 453–457, beschrieben. Dort ist auch eine kaskadierbare Realisierung mit nur einem Multiplizierer pro Stufe nach Gray-Markel erläutert. Eine Phasenkorrektur erwähnen diese Druckschriften nicht.
    •
  • Es ist daher wünschenswert und eine Aufgabe der vorliegenden Erfindung, eine Dezimierungs-Schaltungsanordnung sowie ein Filterungsverfahren zu schaffen, die eine Phasenwinkelkorrektur vornehmen und gleichzeitig derart arbeiten, daß sie einen im wesentlichen linearen Phasengang über dem interessierenden Durchlaßbereich bereitstellen.
  • Diese Aufgabe wird durch die Schaltungsanordnung mit den Merkmalen des Anspruchs 1 und das Verfahren nach Anspruch 9 gelöst.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Ganz allgemein gesprochen erfüllt die Erfindung die voranstehenden Forderungen dadurch, daß eine Dezimierungs-Schaltungsanordnung zum Filtern eines Stroms quantisierter elektrischer Signale bereitgestellt wird, wobei die Dezimierungs-Schaltungsanordnung eine Phasenwinkel-Korrektur mit im wesentlichen linearem Phasengang über einem vorbestimmten Durchlaßbereich FB liefert. Der Strom quantisierter elektrischer Signale trifft mit einer vorbestimmten Rate FM von einem Überabtastungs-Delta-Sigma-Modulator ein. Die Dezimierungs-Schaltungsanordnung enthält ein Dezimierungs-Filter zum Filtern des Stroms quantisierter elektrischer Signale, um ein gefiltertes Ausgangssignal mit einer Ausgangsrate F'S zu liefern, die durch F'S = FM/R definiert ist, wobei R eine positive ganze Zahl ist. Eine Phasen-Korrektureinrichtung ist mit dem Dezimierungs-Filter verbunden, um das gefilterte Ausgangssignal zu empfangen und den Phasenwinkel des gefilterten Empfangssignals wenigstens über dem vorbestimmten Bereich FB zu korrigieren. Der Wert für R ist derart gewählt, daß die Ausgangsrate F'S ausreichend oberhalb des Durchlaßbereich FB liegt, derart, daß die Phasen-Korrektureinrichtung einen gewünschten, im wesentlichen gleichmäßigen linearen Phasengang über den Durchlaßbereich FB liefert.
  • Ein Verfahren zum Betreiben einer Dezimierungs-Schaltungsanordnung zum Filtern enthält die folgenden Schritte: Dezimierungs-Filtern, um so ein gefiltertes Ausgangssignal mit einer Ausgangsrate F'S zu liefern, die definiert ist durch F'S = FM/R, wobei R eine positive ganze Zahl ist, Auswählen von R derart, daß die Ausgangsrate F'S ausreichend oberhalb des Bandpass- bzw. Durchlaßbereichs FB liegt, um einen im wesentlichen linearen Phasengang über den Durchlaßbereich FB zu liefern, und Korrigieren des Phasenwinkels des gefilterten Ausgangssignals wenigstens über den Durchlaßbereich FB.
    •
  • Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels in Verbindung mit den beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Blockschaltbild eines Delta-Sigma-Analog-Digital-Wandlers, der vorteilhafterweise eine Dezimierungs-Schaltungsanordnung gemäß der Erfindung enthalten kann,
  • 2a, 2b und 2d beispielhafte Leistungsspektren, die den Funktionen des Analog-Digital-Filters nach 1 zugeordnet sind, während 2c eine typische Filtercharakteristik für das Dezimierungs-Filter nach 1 darstellt,
  • 3 ein Blockschaltbild einer Dezimierungs-Schaltungsanordnung mit einer Phasen-Korrektureinrichtung gemäß der Erfindung,
  • 4 die z-Bereichs-Übertragungsfunktion für die Phasen-Korrektureinrichtung nach 3,
  • 5 ein Blockschaltbild einer Ausführungsform der Phasen-Korrektureinrichtung nach 4,
  • 6a, 6b und 6c beispielhafte Darstellungen im z-Bereich, die den Funktionen einer Phasen-Korrektureinrichtung zugeordnet sind, die eine z-Bereichs-Übertragungsfunktion gemäß der Erfindung besitzt, und
  • 7a einen nicht-linearen Phasenfehler in einer überabgetasteten Umgebung und 7b einen nicht-linearen Phasenfehler in einer nicht-überabgetasteten Umgebung gemäß der Erfindung.
  • Herkömmliche Analog-Digital-Wandler verlangen häufig den Einsatz von Überabtastungs-Analog-Digital-(A/D) Wandlern. Ein Beispiel eines derartigen A/D-Wandlers ist der in 1 dargestellte Delta-Sigma-Wandler 100. Systeme, in denen sich Analog-Digital-Wandler und Delta-Sigma-Wandler sinnvoll bewähren können, sind in der US 5 181 033 A , US 5 126 961 A , US 5 134 578 A , US 4 951 052 A und in der US 4 896 156 A beschrieben. Ferner sind sie in dem Aufsatz "A Programmable Mixed Signal ASIC for Power Metering" von S.L. Garverick, K. Fujino, D.T. McGrath und R.D. Baertsch in IEEE Journal of Solid State Circuits, Band 26, Nr. 12, Dezember 1991, S. 2008–16 sowie in dem Aufsatz "A Programmable Mixed Signal ASIC for Power Management" von D.T. McGrath, P. Jacobs und H. Sailer in IEEE 1992 Custom Integrated Circuits Conference, S. 19.4.1–19.4.2 beschrieben.
  • Die Technik des Überabtastens wird häufig bei der Durchführung einer Analog-Digital-Wandlung angewendet. Wie in 1 dargestellt ist, enthält der Delta-Sigma-Analog-Digital (A/D)-Wandler 100 einen interpolierenden Überabtastungs-Delta-Sigma-Modulator 10, der mit einem Tiefpass-Dezimierungs-Filter 12 verbunden ist. Die Aufgabe des Modulators 10 besteht darin, das Quantisierungsrauschen eines Analog-Digital-Wandlers mit niedriger Auflösung spektral zu formen, so daß das Quantisierungsrauschen hauptsächlich auf hohe Frequenzen konzentriert ist. Das Eingangssignale x(t) zum Modulator 10 kann eine sinusförmige Grundwelle enthalten, die in einem relativ niedrigen Frequenzbereich (z.B. bei etwa 60 Hz) liegt, sowie Oberwellen aufweisen, die über einen Durchlaß-Frequenzbereich mit einer oberen Grenze FB (z.B. bei etwa 1.500 Hz) vorhanden sind. Da die untere Grenze eines derartigen Frequenzbereichs in der Nähe des Gleichstroms (DC von Direct Current) liegt, wird ein derartiges Frequenzband hierin zweckmäßigerweise als Bandpass- bzw. Durchlaß-Frequenzbereich FB bezeichnet. Die sinusförmige Grundschwingung und die Oberwellen, die von einem geeigneten Sensor (nicht gezeigt) extern abgeleitet werden können, werden von dem Modulator 10 mit einer relativ hohen Abtastrate FM (z.B. etwa 1,966 MHz) abgetastet. Eine anschließende Tiefpassfilterung und Dezimierung können benutzt werden, um den größten Teil des Quantisierungsrauschens zu beseitigen, der in einem digitalen Ausgangssignal hoher Auflösung bei einer reduzierten Umsetzungsrate von FM/R herrührt, wobei R eine positive ganze Zahl ist, die als Dezimierungsverhältnis oder als Verhältnis der Ausgangstaktrate F'S zu dem Eingangstakt oder der Abtastrate FM bezeichnet wird. Für ein Dezimierungsverhältnis von 512 liegt F'S etwa bei 3,8 kHz, was ausreichend ist, um das Nyquist-Kriterium für die Abtastrate über den Durchlaß-Frequenzbereich FB zu erfüllen, d.h. F'S ist wenigstens das Zweifache der höchsten Spektralkomponente, die in diesem Frequenzbereich FB zu erwartet ist.
  • In 1 sind die folgenden Funktionen dargestellt: ein Eingangssignal x(t), ein Modulator-Ausgangssignal u(n) und ein Filter-Ausgangssignale y(n), welches das A/D-Wandler-Aus gangssignal bildet, zusammen mit der Impulsantwort-Charakteristik h(n) des Filters. Die entsprechenden Frequenzspektren X(f), U(f) und Y(f) bzw. die Filtercharakteristik H(f) sind in 2a, 2b, 2d und 2c gezeigt und stellen die Zustände der Schaltung nach 1 an den Orten (a), (b), (d) bzw. (c) dar. Das Eingangssignal trifft typischerweise mit einem Phasenwinkelfehler ein, der in Abhängigkeit von dem besonderen Sensor schwanken kann, von dem das Eingangssignal erhalten wird. Wenn der Phasenwinkelfehler nicht korrigiert wird, kann dies nachteilig die Genauigkeit der Signalmessungen über den Durchlaßbereich beeinträchtigen.
  • 3 zeigt eine erfindungsgemäße Ausführungsform, bei der eine Phasen-Korrektureinrichtung 20 das Ausgangssignal y(n) des Dezimierungs-Filters empfängt, um so eine Phasenwinkel-Korrektur für das Ausgangssignal y'(n) zu liefern. Wie oben beschrieben worden ist kann die Phasenwinkelkorrektur derart gewählt werden, daß der jeweilige Phasenwinkel für jedes Signal, das von dem jeweiligen Sensor erhalten wird, entzerrt wird, das heißt, jedes Signal von einem anderen Sensor besitzt einen im wesentlichen gleichen Phasenwinkel, um so Ungenauigkeiten der Signalmessung über den Durchlaßbereich zu vermeiden. Ein wichtiges Erfordernis für die Phasen-Korrektureinrichtung 20 ist die, einen im wesentlichen linearen Phasengang über den Durchlaßbereich FB zu liefern. Darüber hinaus sollte die Phasen-Korrektureinrichtung 20, um die Größen- und Leistungsanforderungen zu verringern, vorzugsweise mit einer minimalen Anzahl von Komponenten implementiert werden. Beispielsweise wäre es schwierig, eine Phasen-Korrektureinrichtung, die die oben genannten Anforderungen nicht erfüllt, in einer monolithischen, elektronischen integrierten Schaltung für einen Delta-Sigma-Wandler auf einem Ein-Chip aufzunehmen.
  • 4 zeigt die Phasen-Korrektureinrichtung 20, die zweckmäßigerweise als ein digitales Filter mit unendlicher Impulsantwort (IIR von Infinite Impulse Response) mit einem z-Bereich-Frequenzgang ausgewählt werden kann, der durch H(z) = (αz + 1)/(z + α) definiert, wobei α eine Zahl derart ist, daß |α| < 1 aus Stabilitätsgründen ist. Ferner wird, wie gleich erläutert wird, wenn eine derartige Phasen-Korrektureinrichtung in einer überabgetasteten Umgebung verwendet wird, eine beträchtliche Phasenkorrektur bereitgestellt, während ein im wesentlichen linearer Phasengang wenigstens über den interessierenden Durchlaß-Frequenzbereich hinweg aufrechterhalten wird.
  • 5 zeigt die Phasen-Korrektureinrichtung 20, die vorteilhafterweise mit relativ wenigen Komponenten aufgebaut werden kann und somit liegt ein weiterer Vorteil der Erfindung in ihrer einfachen Implementierung. Dem Durchschnittsfachmann ist bekannt, daß die beispielhafte Ausführungsform nach 5 ein Ein-Multiplizierer-Gray-Markel-Gitter ist, das einem digitalen Allpass-Filter entspricht. Siehe hierzu beispielsweise das "Handbook of Digital Signal Processing Engineering Applications", welches von D.F. Elliot 1987 herausgegeben worden ist und über Academic Press, S. 456 erhältlich ist. Ein erster digitaler Summierer 25 mit ersten und zweiten Eingängen empfängt das gefilterte Ausgangssignal y(n) von dem Dezimierungs-Filter an dem ersten Eingang und ein Rückführsignal an dem zweiten Eingang, um so ein entsprechendes zusammengesetztes Ausgangssignal zu erzeugen. Ein digitaler Multiplizierer 30 ist mit dem ersten digitalen Summierer 25 verbunden und empfängt das zusammengesetzte Ausgangssignal, das vom Summierer 25 erzeugt wird. Der Multiplizierer 30 multipliziert das empfangene, zusammengesetzte Ausgangssignal mit einem Multiplikationsfaktor, der im wesentlichen der Zahl a entspricht. Ein digitaler Subtrahierer 35 empfängt das gefilterte Signal von dem Dezimierungs-Filter als ein Minuend-Eingangssignal sowie das Ausgangssignal von dem Multiplizierer 30 als ein Subtrahend-Eingangssignal, um so ein Ausgangs-Differenzsignal zu erzeugen. Eine Verzögerungseinrichtung 40 empfängt das Differenzsignal, um ein verzögertes Ausgangs-Differenzsignal zu erzeugen. Das verzögerte Ausgangs-Dif ferenzsignal bildet das Rückführsignal, das an dem ersten Summierer 25 angelegt ist. Ein zweiter digitaler Summierer 45 mit einem ersten und zweiten Eingang empfängt an dem ersten Eingang das verzögerte Differenzsignal und an dem zweiten Eingang das Ausgangssignal von dem Multiplizierer 30. Der zweite Summierer 45 erzeugt ein entsprechendes, zusammengesetztes Ausgangssignal, welches das Ausgangssignal der Phasen-Korrektureinrichtung bildet. Vorzugsweise ist der digitale Multiplizierer 30 ein Mehrbit-Gleitkomma-Multiplizierer, der digitale Subtrahierer 35 ein Mehrbit-Gleitkomma-Subtrahierer und der erste und zweite Summierer 25 und 45 jeweils ein Mehrbit-Gleitkomma-Summierer. Der Wert für die Zahl a ist in Abhängigkeit der besonderen Implementierung für eine gegebene Dezimierungsfilter-Phasen-Korrektureinrichtung-Implementierung geeignet ausgewählt.
  • 6a–6c zeigen eine beispielhafte Darstellung in der z-Ebene, die eine begriffliche Erfassung der vorteilhaften Ergebnisse ermöglicht, die in einer überabgetasteten Umgebung gemäß der Erfindung gewonnen worden sind. 6a stellt eine nicht-überabgetastete Umgebung dar, wobei Quantisierungsdaten mit einer geeigneten Abtastrate FS gewonnen werden, so daß die nützliche Bandbreite durch den Kreisbogen zwischen dem Gleichspannungspunkt und dem Punkt, der der halben Bandbreite FS/2 entspricht, dargestellt ist. In einer überabgetasteten Umgebung ist die nützliche Bandbreite durch den Kreisbogen zwischen dem Gleichspannungspunkt und dem Punkt dargestellt, der der halben Bandbreite F'S/2 entspricht. In dem in 6b dargestellten Beispiel ist ein Überabtastungs-Faktor von 4 dargestellt. Wie der Durchschnittsfachmann weiß, erzeugt die Phasen-Korrektureinrichtung einen Pol bei –α und eine Nullstelle bei dem reziproken Wert für –α. Es kann gezeigt werden, daß die Wirkung des Pols und der Nullstelle für den überabgetasteten Fall wesentlich geringer ist als für den nicht-überabgetasteten Fall, der in 6a dargestellt ist. Da eine solche Überabtastung in unmittelbarer Beziehung zu dem Dezimierungsverhältnis R steht, liefert die Erfindung einen bedeutsamen Vorteil dadurch, daß das Dezimierungsverhältnis derart ausgewählt wird, daß die Ausgangsrate F'S ausreichend oberhalb des Durchlaßbereichs FB liegt, um einen im wesentlichen linearen Phasengang über den vorbestimmten Durchlaßbereich FB zu liefern. Daher sorgt, wenn die Erfindung in einer überabgetasteten Umgebung arbeitet, die Phasen-Korrektureinrichtung mit der z-Bereich-Übertragungsfunktion, wie sie in Zusammenhang mit 3 beschrieben worden ist, zweckmäßigerweise und wirtschaftlich für eine gewünschte Phasenwinkel-Korrektur, und gleichzeitig liefert sie einen im wesentlichen linearen Phasengang über den Durchlaß-Frequenzbereich FB hinweg. Der Durchschnittsfachmann weiß es zu schätzen, daß, um zu dem interessierenden Basisband-Frequenzbereich zurückzukehren, in einer derartigen überabgetasteten Umgebung eine zusätzliche, geeignete Dezimierungs-Schaltungsanordnung (nicht gezeigt) zweckmäßigerweise nach der Phasen-Korrektureinrichtung 20 (3) verwendet wird. In dem vorangegangenen Beispiel könnte eine derartige zusätzliche Dezimierungs-Schaltungsanordnung einen entsprechenden Dezimierungsfaktor von 4 bereitstellen, um zu dem interessierenden Durchlaß-Frequenzbereich zurückzukehren.
  • 7a–7b zeigen die Dezimierungs-Schaltung gemäß der Erfindung, die, wenn sie in einer überabgetasteten Umgebung betrieben wird, eine beträchtliche Phasenwinkel-Korrektur und einen im wesentlichen linearen Phasengang über den Durchlaß-Frequenzbereich FB liefern kann. Beispielsweise zeigt ein Vergleich der 7a mit 7b, daß der nichtlineare Pasenfehler um wenigstens einen Faktor von 40 verbessert wird, wenn die Dezimierungsschaltung 20 in einer überabgetasteten Umgebung eingesetzt wird.
  • Ein Verfahren zum Betreiben einer Dezimierungsschaltung gemäß der Erfindung kann folgende Verfahrensschritte aufweisen: Dezimierungs-Filtern des Stroms von quantisierten elektrischen Signalen von einem überabgetasteten Analog-Digital-Wandler, um ein gefiltertes Ausgangssignal mit einer Ausgangsrate F'S (definiert durch F'S = F/R, wobei R eine positive ganze Zahl ist, die als Dezimierungsverhältnis bezeichnet wird) bereitzustellen, indem ein geeignetes Dezimierungs-Filter benutzt wird, welches beispielsweise vom Typ eines sinck-Dezimierungsfilters ist, Auswählen des Dezimierungsverhältnisses R derart, daß die Ausgangsrate F'S ausreichend oberhalb des Durchlaßbereiches FB liegt, um so einen im wesentlichen linearen Phasengang über den Durchlaßbereich FB zu liefern, und Korrigieren des Phasenwinkels des gefilterten Ausgangssignals wenigstens über den Durchlaßbereich FB.

Claims (9)

  1. Schaltungsanordnung zum Filtern eines Stroms quantisierter elektrischer Signale von einem Analog-Digital-Wandler, die eine Phasenwinkel-Korrektur und einen linearen Phasengang über einen vorbestimmten Durchlaßbereich FB hinweg liefert, wobei der Strom quantisierter elektrischer Signale eine vorbestimmte Rate FM aufweist, gekennzeichnet durch: ein Dezimierungs-Filter (12) zum Filtern des Stroms quantisierter elektrischer Signale, das ein gefiltertes Ausgangssignal mit einer Ausgangsrate F'S liefern kann, die durch F'S = FM/R definiert ist, wobei R eine positive ganze Zahl ist, und eine Phasen-Korrektureinrichtung (20), die mit dem Dezimierungs-Filter (12) verbunden ist und das gefilterte Ausgangssignal empfängt und den Phasenwinkel des gefilterten Ausgangssignals über dem vorbestimmten Durchlaßbereich FB korrigiert.
  2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Phasen-Korrektureinrichtung (20) ein digitales IIR-Filter (25, 30, 35, 40, 45) mit unendlicher Impulsantwort (IIR von Infinite Impulse Response) aufweist, das eine z-Bereichs-Übertragungsfunktion H(z) besitzt, die definiert ist durch:
    Figure 00120001
    wobei α eine solche Zahl ist, daß |α| < 1 ist.
  3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß das digitale IIR-Filter aufweist: einen ersten digitalen Summierer (25) mit einem ersten und zweiten Eingang, wobei der erste digitale Summierer (25) an seinem ersten Eingang das gefilterte Ausgangssignal von dem Dezimierungs- Filter (12) empfängt und an seinem zweiten Eingang ein Rückführsignal empfängt und derart ausgebildet ist, daß er ein entsprechendes zusammengesetztes Ausgangssignal liefern kann, einen digitalen Multiplizierer (30), der mit dem ersten digitalen Summierer (25) verbunden ist und das von diesem gelieferte kombinierte Ausgangssignal empfängt und das empfangene zusammengesetzte Ausgangssignal mit einem Multiplikationsfaktor multiplizieren kann, der im wesentlichen der Zahl α entspricht, einen digitalen Subtrahierer (35) zum Empfangen des gefilterten Signals von dem Dezimierungs-Filter (12) als ein Minuend-Eingangssignal und zum Empfangen des Ausgangssignals von dem Multiplizierer (30) als ein Subtrahend-Eingangssignal, wobei der digitale Subtrahierer derart ausgebildet ist, daß er ein Ausgangs-Differenzsignal erzeugen kann, eine Verzögerungseinrichtung (40), die mit dem digitalen Subtrahierer verbunden ist und das von diesem gelieferte Ausgangs-Differenzsignal empfängt und derart ausgebildet ist, daß sie ein verzögertes Differenzsignal erzeugen kann, welches das Rückführsignal bildet, das der erste digitale Summierer (25) empfängt, und einen zweiten digitalen Summierer (45) mit einem ersten und zweiten Eingang, wobei der zweite digitale Summierer an seinem ersten Eingang das verzögerte Differenzsignal und an seinem zweiten Eingang das Ausgangssignal von dem Multiplizierer empfängt und derart ausgebildet ist, daß er ein zusammengesetztes Ausgangssignal erzeugen kann, das das Ausgangssignal des IIR-Filters bildet.
  4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der digitale Multiplizierer (35) ein Mehrbit-Gleitkomma-Multiplizierer ist.
  5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die digitale Subtraktionseinrichtung (25) eine Mehrbit-Gleitkomma-Subtraktionseinrichtung ist.
  6. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der erste und der zweite Summierer jeweils Mehrbit-Gleitkomma-Summierer sind.
  7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß R derart ausgewählt ist, daß die Ausgangsrate F'S ausreichend oberhalb des Durchlaßbereichs FB liegt, derart, daß die Phasen-Korrektureinrichtung einen gewünschten, im wesentlichen linearen Phasengang über dem vorbestimmten Durchlaßbereich FB liefert.
  8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Analog-Digital-Wandler ein Überabtastungs-Sigma-Delta-Modulator ist.
  9. Verfahren zum Filtern eines Stroms quantisierter elektrischer Signale, das eine Phasenwinkel-Korrektur und einen linearen Phasengang über einem vorbestimmten Durchlaßbereich FB liefert, wobei der Strom quantisierter elektrischer Signale eine vorbestimmte Rate FM hat, gekennzeichnet durch: Dezimierungs-Filtern des Stroms quantisierter elektrischer Signale, um ein gefiltertes Ausgangssignal mit einer Ausgangsrate F'S zu liefern, die durch F'S = FM/R definiert ist, wobei R eine positive ganze Zahl ist, Auswählen von R derart, daß die Ausgangsrate F'S ausreichend oberhalb des Durchlaßbereiches FB liegt, um einen gewünschten, linearen Phasengang über dem vorbestimmten Durchlaßbereich FB zu liefern, und Korrigieren des Phasenwinkels des gefilterten Ausgangssignals über dem vorbestimmten Durchlaßbereich FB.
DE19510656A 1994-04-05 1995-03-23 Schaltungsanordnung und Verfahren zum Filtern quantisierter elektrischer Signale Expired - Lifetime DE19510656B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US223195 1988-07-08
US08/223,195 US5436858A (en) 1994-04-05 1994-04-05 Decimation circuit and method for filtering quantized signals while providing phase angle correction with a substantially linear phase response

Publications (2)

Publication Number Publication Date
DE19510656A1 DE19510656A1 (de) 1995-10-12
DE19510656B4 true DE19510656B4 (de) 2006-04-27

Family

ID=22835474

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19510656A Expired - Lifetime DE19510656B4 (de) 1994-04-05 1995-03-23 Schaltungsanordnung und Verfahren zum Filtern quantisierter elektrischer Signale

Country Status (5)

Country Link
US (1) US5436858A (de)
KR (1) KR100360632B1 (de)
DE (1) DE19510656B4 (de)
ES (1) ES2109867B1 (de)
TW (1) TW255075B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587910A (en) * 1995-02-06 1996-12-24 Rockwell International Corporation Vehicle navigation system with non-overflow digital filter
US5650951A (en) * 1995-06-02 1997-07-22 General Electric Compay Programmable data acquisition system with a microprocessor for correcting magnitude and phase of quantized signals while providing a substantially linear phase response
DE69624049T2 (de) * 1995-07-26 2003-03-06 Ishida Scale Mfg Co Ltd Wägeeinrichtung
GB9813982D0 (en) * 1998-06-30 1998-08-26 Mem Limited Residual current detection device
US6816100B1 (en) 1999-03-12 2004-11-09 The Regents Of The University Of California Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators
EP1471332A1 (de) * 2003-04-17 2004-10-27 Dialog Semiconductor GmbH Digitale Schnittstelle für einen Winkelsensor
US8019035B2 (en) * 2003-08-05 2011-09-13 Stmicroelectronics Nv Noise shaped interpolator and decimator apparatus and method
US10809284B2 (en) * 2017-10-31 2020-10-20 Microchip Technology Incorporated Systems and methods for improved root mean square (RMS) measurement

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2179816A (en) * 1985-08-28 1987-03-11 Plessey Co Plc Interpolator/decimator filter structure and a notch filter therefor
US4896156A (en) * 1988-10-03 1990-01-23 General Electric Company Switched-capacitance coupling networks for differential-input amplifiers, not requiring balanced input signals
US4951052A (en) * 1989-07-10 1990-08-21 General Electric Company Correction of systematic error in an oversampled analog-to-digital converter
US5126961A (en) * 1991-03-06 1992-06-30 General Electric Company Plural-channel decimation filter, as for sigma-delta analog-to-digital converters
US5134578A (en) * 1991-02-11 1992-07-28 General Electric Company Digital signal processor for selectively performing cordic, division or square-rooting procedures
US5181033A (en) * 1992-03-02 1993-01-19 General Electric Company Digital filter for filtering and decimating delta sigma modulator output signals

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833474A (en) * 1986-08-25 1989-05-23 Hitachi Ltd. A/D converter
US4783660A (en) * 1986-09-29 1988-11-08 Signatron, Inc. Signal source distortion compensator
EP0523307B1 (de) * 1991-07-17 1996-03-27 International Business Machines Corporation Dezimationsfilter für Sigma Delta Konverter und Datenendeinrichtung mit einem solchen Filter
IL103339A0 (en) * 1991-10-07 1993-03-15 Elbit Ati Ltd Nmr receiver with sigma-delta a/d converter
JP3089104B2 (ja) * 1992-06-19 2000-09-18 株式会社日立製作所 移動平均フィルタ、及びこれを用いたａ／ｄ変換器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2179816A (en) * 1985-08-28 1987-03-11 Plessey Co Plc Interpolator/decimator filter structure and a notch filter therefor
US4896156A (en) * 1988-10-03 1990-01-23 General Electric Company Switched-capacitance coupling networks for differential-input amplifiers, not requiring balanced input signals
US4951052A (en) * 1989-07-10 1990-08-21 General Electric Company Correction of systematic error in an oversampled analog-to-digital converter
US5134578A (en) * 1991-02-11 1992-07-28 General Electric Company Digital signal processor for selectively performing cordic, division or square-rooting procedures
US5126961A (en) * 1991-03-06 1992-06-30 General Electric Company Plural-channel decimation filter, as for sigma-delta analog-to-digital converters
US5181033A (en) * 1992-03-02 1993-01-19 General Electric Company Digital filter for filtering and decimating delta sigma modulator output signals

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
ELLIOT,D.F.: Handbook of Digital Signal Processing Engineering Appl. San Diego (et al.): Academic Press, 1987, S. 453-457
ELLIOT,D.F.: Handbook of Digital Signal ProcessingEngineering Appl. San Diego (et al.): Academic Press, 1987, S. 453-457 *
GARVERICK,S.L. (et al.): Prgrammable Mixed-Signal ASIC for Power Metering. In: IEEE Journal of Solid-State Circuits, Vol. 26 Nr. 12, Dez. 1991, S.2008-2016 *
McGRATH,D. (et al.): A Programmable Mixed Signal ASIC For Power Management. In: IEEE Custom Integrated Circuits Conf., 1992, S.19.4.1-19.4.4 *
MOK,F., CONSTANTINIDES,A.G., CHEUNG,P.Y.K.: A Flexible Decimation Filter Architecture for Sigma Delta Converters. In: IEE Colloquium on Oversampling Techniques and Sigma Delta Modulation IEE, 30. März 1994, S. 5/1-5/6
MOK,F., CONSTANTINIDES,A.G., CHEUNG,P.Y.K.: A Flexible Decimation Filter Architecture for Sigma Delta Converters. In: IEE Colloquium on Oversampling Techniques and Sigma Delta ModulationIEE, 30. März 1994, S. 5/1-5/6 *

Also Published As

Publication number Publication date
ES2109867A1 (es) 1998-01-16
DE19510656A1 (de) 1995-10-12
ES2109867B1 (es) 1998-07-01
US5436858A (en) 1995-07-25
TW255075B (en) 1995-08-21
KR100360632B1 (ko) 2003-01-14
KR950035064A (ko) 1995-12-30

Similar Documents

Publication Publication Date Title
DE3120914C2 (de)
DE4233738C2 (de) Digitaler Interpolator und Verfahren zur Interpolation digitaler Daten
DE69002766T2 (de) Dezimationsfilter für einen sigma-delta-analog-digital-wandler.
DE69107059T2 (de) Sigma-delta-modulator.
EP0052847B1 (de) Verfahren und Schaltungsanordnung zur Umsetzung der Abtastfrequenz einer Abtastfolge unter Umgehung der Konversion in ein kontinuierliches Signal
DE3871880T2 (de) Fsk-diskriminator.
EP0131641B1 (de) Verfahren zur Anpassung von zwei Systemen mit unterschiedlicher Abtastrate
DE112008003098T5 (de) Verfahren und Vorrichtung zur Berechnung von Interpolationsfaktoren in Abtastratenwandlungssystemen
CH672374A5 (de)
DE4203879A1 (de) Verfahren zur umwandlung eines messsignals und eines referenzsignals in ein ausgangssignal, sowie konverter zur durchfuehrung des verfahrens
DE69928875T2 (de) Delta-Sigma Modulator mit verbesserter Spitzenwertgenauigkeit
DE4336331A1 (de) Umwandlung der Abtastrate unter Verwendung von mehrphasigen Filtern mit Interpolation
DE19521609B4 (de) Dezimationsfilter mit wählbarem Dezimationsverhältnis und Verfahren zur Dezimationsfilterung
DE2831059C2 (de) Integrierender Kodeumsetzer
DE19510656B4 (de) Schaltungsanordnung und Verfahren zum Filtern quantisierter elektrischer Signale
DE19521610B4 (de) Dezimationsfilter unter Verwendung einer Nullfüllschaltung zur Lieferung eines wählbaren Dezimationsverhältnisses sowie Verfahren zur Dezimationsfilterung
EP0696848A1 (de) Verfahren zur digitalen Interpolation von Signalen
DE10305972A1 (de) Kompensationsschaltungsanordnung und Kompensationsverfahren zum Kompensieren von nicht-linearen Verzerrungen eines AD-Wandlers
EP0215810B1 (de) Schaltungsanordnung zur mittelwertbildung
DE19510655B4 (de) Schaltungsanordnung zum Filtern eines Stroms quantisierter elektrischer Signale und Verfahren zum Filtern eines Stoms quantisierter elektrischer Signale
EP0080157B1 (de) Verfahren und Anordnung zum Demodulieren zeitdiskreter frequenzmodulierter Signale
EP0119529A2 (de) Verfahren zum interpolativen A/D-Umsetzen
EP0573409B1 (de) Ein interpolativer a/d umsetzer für bandpasssignale
DE3621446A1 (de) Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen
EP0221617B1 (de) Digitales Tiefpassfilter

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right