KR950035064A - 실제 선형 위상 응답을 동반한 위상 각 보정의 제공 및 양자화 신호들의 필터링을 위한 데시메이션 회로 및 방법 - Google Patents

실제 선형 위상 응답을 동반한 위상 각 보정의 제공 및 양자화 신호들의 필터링을 위한 데시메이션 회로 및 방법 Download PDF

Info

Publication number
KR950035064A
KR950035064A KR1019950007811A KR19950007811A KR950035064A KR 950035064 A KR950035064 A KR 950035064A KR 1019950007811 A KR1019950007811 A KR 1019950007811A KR 19950007811 A KR19950007811 A KR 19950007811A KR 950035064 A KR950035064 A KR 950035064A
Authority
KR
South Korea
Prior art keywords
output signal
digital
signal
stream
filtering
Prior art date
Application number
KR1019950007811A
Other languages
English (en)
Other versions
KR100360632B1 (ko
Inventor
아더 스태버 다니엘
Original Assignee
제이 엘. 차스킨
제너럴 일렉트릭 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이 엘. 차스킨, 제너럴 일렉트릭 캄파니 filed Critical 제이 엘. 차스킨
Publication of KR950035064A publication Critical patent/KR950035064A/ko
Application granted granted Critical
Publication of KR100360632B1 publication Critical patent/KR100360632B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0427—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0438—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/045—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Networks Using Active Elements (AREA)

Abstract

본 발명에서는 소정의 통과 대역 범위(FB)에 걸쳐 위상 각 보정과 실제적으로 선형 위상 응답을 제공하면서 양자화된 전기 신호 스트림을 필터링하기 위한 데시메이션 회로를 제공한다. 양자화된 전기 신호들의 스트림은 소정의 레이트(FM)를 갖고 오버샘플링 델타-시그마 변조기로부터 도달된다. 데시메이션 회로는 양자화된 전기 신호들의 스트림을 필터링하여, 양의 정수인 R에 대해 F'S=FM/R로 정의되는 출력 레이트(F'S)를 갖는 필터된 출력 신호를 제공하는 데시메이션 필터를 포함한다. 위상 보정기는 적어도 소정의 통과 대역 범위(FB)에 걸쳐 동일화된 위상 각을 제공하기 위해서 필터된 출력 신호를 수신하고 수신되어 필터된 출력 신호의 위상 각을 보정하도록 데시메이션 필터에 결합된다. 충분히 대역 통과 범위(FB) 이상의 출력 레이트(F'S)가 되도록 하는 R값을 선택하여 위상 보정기가 통과 대역 범위(FB)에 걸쳐 요구된 바 실제적으로 선형 위상 응답을 제공하도록 한다.

Description

실제 선형 위상 응답을 동반한 위상 각 보정의 제공 및 양자화 신호들의 필터링을 위한 데시메이션 회로 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 데시메이션 필터를 편의상 포함시킬 수 있는 델타-시그마 아날로그-디지탈 변환기를 도시한 블록도, 제3도는 본 발명에 따라 위상 보정기를 구비한 데시메이션 회로에 대한 블록도, 제4도는 제3도의 위상 보정기를 위한 z도메인 전달 함수를 도시한 도면.

Claims (9)

  1. 소정의 통과 대역 범위(FB)에 걸쳐 위상 각 보정 및 실제 선형 위상 응답을 제공하면서 아날로그-디지탈 변환기에 의해 소정의 레이트(FM)를 갖는 양자화된 전기 신호들의 스트림을 필터링하는 회로에 있어서, 양자화된 전기 신호들의 상기 스트림을 필터링하고 양의 정수인 R에 대해 F'S=FM/R로 정의된 출력 레이트(F'S)로 필터된 출력 신호를 제공하는데 적합한 데시메이션 필터; 및 적어도 상기 소정의 통과 대역 범위(FB)에 걸쳐 상기 필터된 출력 신호의 위상 각을 우선하여 보정하기 위해 상기 필터된 출력 신호를 수신하도록 상기 데시메이션 필터에 결합된 위상 보정기를 포함하는 것을 특징으로 하는 양자화 전기 신호 스트림을 필터링하는 회로.
  2. 제1항에 있어서, 상기 위상 보정기는 ｜α｜＜1인 α수에 대해서
    로 정의된 z 도메인 응답을 갖는 무한 임펄스 응답(IIR;Infinite Impulse Response) 디지탈 필터를 포함하는 것을 특징으로 하는 필터링 회로.
  3. 제2항에 있어서, 상기 IIR 디지탈 필터가 제1 및 제2입력들을 가지며, 상기 제1입력에서는 상기 데시메이션 필터로부터 필터된 출력 신호를 수신하고 상기 제2입력에서는 피드백 신호를 수신하여, 각각 결합된 출력 신호를 발생하기에 적합한 제1디지탈 합산기; 내부에서 발생되는 상기 결합된 출력 신호를 수신하도록 상기 제1디지탈 승산기에 결합되고, 실제적으로 상기 α수에 대응하는 승산 계수를 상기 수신된 결합된 출력 신호에 곱하기에 적합한 디지탈 승산기; 피감수 입력 신호로서 상기 데시메이션 필터로부터 출력된 상기 필터된 신호를 수신하고 감수 입력 신호로서는 상기 출력 신호를 수신하여, 차 출력 신호를 발생하기에 적합한 디지탈 감산기; 내부에서 발생되는 상기 차 출력 신호를 수신하도록 산기 디지탈 감산기에 결합되고, 상기 제1디지탈 합산기에 의해서 수신된, 상기 피드백 신호를 구성하는 지연된 차 신호를 발생하기에 적합한 지연 유닛; 및 제1 및 제2입력들을 가지며, 상기 제1입력에서는 상기 지연된 차 신호를 수신하고 상기 제2입력에서는 상기 승산기로부터 상기 출력 신호를 수신하여, 상기 IIR 필터의 출력 신호를 구성하는 출력 신호를 발생하기에 적합한 제2디지탈 합산기를 포함하는 것을 특징으로 하는 필터링 회로.
  4. 제3항에 있어서, 상기 디지탈 승산기는 멀티비트 부동 소수점 승산기를 포함하는 것을 특징으로 하는 필터링 회로.
  5. 제3항에 있어서, 상기 디지탈 감산기는 멀티비트 부동 소수점 감산기를 포함하는 것을 특징으로 하는 필터링 회로.
  6. 제3항에 있어서, 상기 제1 및 제2합산기들은 각각 멀티비트 부동 소수점 합산기를 포함하는 것을 특징으로 하는 필터링 회로.
  7. 제1항에 있어서, 상기 위상 보정기가 상기 소정의 통과 대역 범위(FB)에 걸쳐 바람직한 실제 선형 위상 응답을 제공하도록 출력 레이트(F'S)가 충분하게 대역 통과 범위(FB) 이상에 위치되게 R이 선택되는 것을 특징으로 하는 스트림 필터 회로.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 아날로그-디지탈 변환기는 오버샘플링 시그마-델타 변조기인 것을 특징으로 하는 필터링 회로.
  9. 소정의 통과 대역 범위(FB)에 걸쳐 위상 각 보정 및 실제 선형 응답을 제공하면서 소정의 레이트(FM)를 갖는 양자화된 전기 신호들의 스트림을 필터링하는 방법에 있어서, 양의 정수인 R에 대해서 F'S=FM/R로 정의된 출력 레이트(F'S)를 갖는 필터된 출력 신호를 제공하기 위해서 양자화된 전기 신호들의 상기 스트림을 데시메이션 필터링하는 단계; 상기 소정의 통과 대역 범위(FB)에 걸쳐 바람직한 실제 선형 위상 응답을 제공하도록 출력 레이트(F'S)가 충분하게 상기 통과 대역 범위(FB) 이상에 위치되게 R을 선택하는 단계; 및 적어도 상기 소정의 통과 대역 범위(FB)에 걸쳐 상기 필터된 출력 신호의 위상 각을 보정하는 단계를 포함하는 것을 특징으로 하는 양자화된 전기 신호들의 스트림을 필터링하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950007811A 1994-04-05 1995-04-04 실제선형위상응답을동반한위상각보정의제공및양자화신호들의필터링을위한데시메이션회로및방법 KR100360632B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/223,195 1994-04-05
US08/223,195 US5436858A (en) 1994-04-05 1994-04-05 Decimation circuit and method for filtering quantized signals while providing phase angle correction with a substantially linear phase response
US8/223,195 1994-04-05

Publications (2)

Publication Number Publication Date
KR950035064A true KR950035064A (ko) 1995-12-30
KR100360632B1 KR100360632B1 (ko) 2003-01-14

Family

ID=22835474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007811A KR100360632B1 (ko) 1994-04-05 1995-04-04 실제선형위상응답을동반한위상각보정의제공및양자화신호들의필터링을위한데시메이션회로및방법

Country Status (5)

Country Link
US (1) US5436858A (ko)
KR (1) KR100360632B1 (ko)
DE (1) DE19510656B4 (ko)
ES (1) ES2109867B1 (ko)
TW (1) TW255075B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587910A (en) * 1995-02-06 1996-12-24 Rockwell International Corporation Vehicle navigation system with non-overflow digital filter
US5650951A (en) * 1995-06-02 1997-07-22 General Electric Compay Programmable data acquisition system with a microprocessor for correcting magnitude and phase of quantized signals while providing a substantially linear phase response
DE69624049T2 (de) * 1995-07-26 2003-03-06 Ishida Scale Mfg Co Ltd Wägeeinrichtung
GB9813982D0 (en) * 1998-06-30 1998-08-26 Mem Limited Residual current detection device
US6816100B1 (en) 1999-03-12 2004-11-09 The Regents Of The University Of California Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators
EP1471332A1 (en) * 2003-04-17 2004-10-27 Dialog Semiconductor GmbH Digital interface for an angular sensor
US8019035B2 (en) * 2003-08-05 2011-09-13 Stmicroelectronics Nv Noise shaped interpolator and decimator apparatus and method
US10809284B2 (en) * 2017-10-31 2020-10-20 Microchip Technology Incorporated Systems and methods for improved root mean square (RMS) measurement

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2179816B (en) * 1985-08-28 1990-01-10 Plessey Co Plc Interpolator/decimator filter structure
US4833474A (en) * 1986-08-25 1989-05-23 Hitachi Ltd. A/D converter
US4783660A (en) * 1986-09-29 1988-11-08 Signatron, Inc. Signal source distortion compensator
US4896156A (en) * 1988-10-03 1990-01-23 General Electric Company Switched-capacitance coupling networks for differential-input amplifiers, not requiring balanced input signals
US4951052A (en) * 1989-07-10 1990-08-21 General Electric Company Correction of systematic error in an oversampled analog-to-digital converter
US5349676A (en) * 1991-02-11 1994-09-20 General Electric Company Data acquisition systems with programmable bit-serial digital signal processors
US5126961A (en) * 1991-03-06 1992-06-30 General Electric Company Plural-channel decimation filter, as for sigma-delta analog-to-digital converters
DE69118372T2 (de) * 1991-07-17 1996-11-14 Ibm Dezimationsfilter für Sigma Delta Konverter und Datenendeinrichtung mit einem solchen Filter
IL103339A0 (en) * 1991-10-07 1993-03-15 Elbit Ati Ltd Nmr receiver with sigma-delta a/d converter
US5181033A (en) * 1992-03-02 1993-01-19 General Electric Company Digital filter for filtering and decimating delta sigma modulator output signals
JP3089104B2 (ja) * 1992-06-19 2000-09-18 株式会社日立製作所 移動平均フィルタ、及びこれを用いたａ／ｄ変換器

Also Published As

Publication number Publication date
US5436858A (en) 1995-07-25
KR100360632B1 (ko) 2003-01-14
ES2109867B1 (es) 1998-07-01
ES2109867A1 (es) 1998-01-16
DE19510656B4 (de) 2006-04-27
DE19510656A1 (de) 1995-10-12
TW255075B (en) 1995-08-21

Similar Documents

Publication Publication Date Title
EP0484114A2 (en) Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantizers
JP3179268B2 (ja) アナログ−デジタル変換器
JPH0715340A (ja) 改善されたトーン除去機能を有するシグマ・デルタ変調器およびその方法
GB2281828A (en) Analogue-to-digital converters and digital modulators
WO2007079362A1 (en) Signal processing system with analog-to-digital converter using delta-sigma modulation having an internal stabilizer loop
US5440503A (en) Digital filtering circuit operable as a three-stage moving average filter
US6275836B1 (en) Interpolation filter and method for switching between integer and fractional interpolation rates
KR100377037B1 (ko) 잡음제거회로
KR950035064A (ko) 실제 선형 위상 응답을 동반한 위상 각 보정의 제공 및 양자화 신호들의 필터링을 위한 데시메이션 회로 및 방법
FI90296B (fi) Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä
EP0054033B1 (en) Interpolative encoder for subscriber line audio processing circuit apparatus
JPH07105762B2 (ja) シグマデルタ変換器のデシメーションフィルタ及び同前を用いるアナログ／ディジタル変換器
KR950035063A (ko) 실제 균일한 크기 응답 및 실제 선형 위상 응답의 제공 및 양자화 신호들의 필터링을 위한 데시메이션 회로 및 방법
Abeysekera et al. Design of multiplier free FIR filters using a LADF sigma-delta (/spl Sigma/-/spl Delta/) modulator
EP0054024B1 (en) Subscriber line audio processing circuit apparatus
KR0163965B1 (ko) 신호 발생 장치
US5281968A (en) DC offset correction circuit for A/D converter
US5272655A (en) Sample rate converting filter
EP0602718A2 (en) Analog-to-digital converter for converting a multitude of analog input signals into digital output signals by means of one sigma-delta modulator
Gandhi et al. Sigma delta analog to digital converter: Design and implementation with reduction in power consumption
AU540017B2 (en) Interpolative analog-to-digital converter for subscriber line audio processing circuit apparatus
EP1217746A1 (en) A process for compensating matching errors in analog/digital converters of cascaded structure and a corresponding converter
Angus One bit digital filtering
Kouvaras et al. A technique for a substantial reduction of the quantization noise in the direct processing of delta-modulated signals
Singh et al. Digital compensation method for Sine filters in data acquisition systems based on sigma-delta ADCs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121010

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141010

Year of fee payment: 13

EXPY Expiration of term