-
STAND DER TECHNIK
-
Sigma-Delta-Umsetzer sind in Anwendungen wie Kommunikationssystemen und drahtlosen lokalen Netzwerken (LAN) nützlich. Diese Umsetzer gewährleisten einen großen Dynamikumfang und Flexibilität bei der Umsetzung von Eingangssignalen niedriger Bandbreite. Das allgemeine Prinzip der Sigma-Delta-Architektur besteht darin, grobe Evaluierungen eines Signals durchzuführen und Fehler bei der Evaluierung zu messen, zu integrieren und zu kompensieren.
-
Ein herkömmlicher Sigma-Delta-Analog-Digital-Umsetzer (ADC) erster Ordnung weist zwei primäre Komponenten auf: einen Sigma-Delta-Modulator und ein Digitalfilter. Ein Eingangssignal X wird dem Sigma-Delta-Modulator zugeführt sowie einer Verstärkungsstruktur, wie zum Beispiel einem Integrierer, Resonator und/oder einer passiven Struktur (Kondensator, Widerstand, Induktivität usw.), die hier als Integrierer bezeichnet wird. Der Integrierer verteilt gemäß wohlbekannten Techniken einen Umsetzer-Quantisierungsfehler bzw. ein Quantisierungsrauschen dergestalt, dass er bzw. es im interessierenden Band sehr niedrig ist. Der Integrierer gibt ein Signal aus, das in einem Komparator eingegeben wird. Die Ausgabe des Komparators wird zu einem Rückkopplungs-Digital-Analog-Umsetzer (DAC) geleitet, der ein analoges Approximationssignal Q zurück ausgibt, das mit dem Eingangssignal X zu kombinieren ist. Das Analogsignal Q wird von dem analogen Eingangssignal X subtrahiert, um zu versuchen, Inband-Quantisierungsrauschen zu verringern und um zu erzwingen, dass der Mittelwert des Signals Q gleich dem Eingangssignal X ist. Das resultierende Ausgangssignal wird durch den Komparator gesendet und als ein Ausgangssignal des Sigma-Delta-Modulators einem Digitalfilter zugeführt, das ein Dezimierungsfilter sein kann.
-
Der Integrierer wie oben beschrieben kann mit einem Filter ersetzt werden, das eine Übertragungsfunktion von H(s) = 1/s aufweist. Der Quantisierer kann als eine Rauschquelle oder ein Summierungsknoten mit einem Rauschbeitrag von q modelliert werden. Das Quantisierungsrauschen q wird unter Verwendung einer Rückkopplungsschleife zurückgekoppelt, um mit dem Eingangssignal kombiniert zu werden. Kurz gefasst wird das Fehlersignal, das das Rauschen q enthält, durch ein Filter mit hohem Inband-Frequenzverstärkungsfaktor und hoher Außerband-Frequenzdämpfung geleitet, wodurch das Quantisierungsrauschspektrum geformt wird. Mindestens ein Teil des Quantisierungsrauschens q wird in Außerbandfrequenzen verlagert, so dass ein Ausgangssignal mit hauptsächlich einer interessierenden Inbandfrequenz erzeugt wird.
-
In einer Schaltung können auch mehrere Sigma-Delta-Modulatoren kombiniert werden. So beschreibt die Druckschrift
US 6,326,912 B1 eine Schaltung mit einem analogem Multi-Bit Sigma-Delta-Modulator, der mit einem digitalem 1-Bit Sigma-Delta-Modulator kombiniert ist. Aus der Druckschrift
US 2008/0150776 A1 ist außerdem eine Schaltung zweier kaskadierter Sigma-Delta-Modulatoren bekannt, bei denen zur Rauschverminderung ein Fehler des ersten Quantisierers dem zweiten Sigma-Delta-Modulator und ein Fehler des zweiten Quantisierers dem ersten Sigma-Delta-Modulator zugeführt wird. Eine Kaskadierung eines Multi-Bit Sigma-Delta-Modulator mit einem 1-Bit Sigma-Delta-Modulator ist auch aus der Druckschrift
US 7,295,141 B1 bekannt. In der Druckschrift
US 7,557,742 B2 wird ein Analog-Digital-Umsetzer mit einem Sigma-Delta-Wandler beschrieben, von dem ein analoges Fehlersignal rückgekoppelt wird.
-
Es besteht weiterhin ein Bedarf, das mit der Verarbeitung und der Umsetzung von Digitalsignalen assoziiertes Rauschen effizient zu verringern oder sogar zu löschen.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Die ausführliche Beschreibung erfolgt unter Bezugnahme auf die beigefügten Figuren. In den Figuren identifiziert/identifizieren die äußerste(n) linke(n) Stelle(n) einer Bezugszahl die Figur, in der die Bezugszahl zuerst erscheint. Die Verwendung derselben Bezugszahl in verschiedenen Fällen in der Beschreibung und in den Figuren kann ähnliche oder identische Elemente anzeigen.
-
1A sind beispielhafte Blockschaltbilder für einen gekoppelten Delta-Sigma-Modulator im Frequenzbereich.
-
1B ist ein ausführliches beispielhaftes Blockschaltbild eines gekoppelten Delta-Sigma-Modulators.
-
1C ist eine andere Ausführungsform eines ausführlichen Blockschaltbilds eines gekoppelten Delta-Sigma-Modulators.
-
1D ist eine andere Ausführungsform eines ausführlichen Blockschaltbilds eines gekoppelten Delta-Sigma-Modulators.
-
2 ist ein beispielhaftes Flussdiagramm eines Prozesses zur Verwendung eines gekoppelten Delta-Sigma-Modulators.
-
Obwohl die Erfindung modifiziert werden kann, werden zur Veranschaulichung in den Zeichnungen spezifische Ausführungsformen gezeigt und erläutert. Die Zeichnungen und die ausführliche Beschreibung sollen die Erfindung nicht auf die bestimmte offenbarte Form beschränken, und stattdessen ist beabsichtigt, alle Modifikationen, Äquivalente und Alternativen abzudecken, die in den Gedanken und Schutzumfang der vorliegenden Erfindung fallen, der durch die Ansprüche definiert wird.
-
AUSFÜHRLICHE BESCHREIBUNG
-
Es wird hier ein gekoppelter Sigma-Delta-Umsetzer offenbart, der mindestens zwei Sigma-Delta-Modulatoren verwendet, die miteinander gekoppelt sind. Im Allgemeinen können Techniken gemäß der vorliegenden Offenbarung mit der Verarbeitung und Umsetzung von Digitalsignalen assoziiertes Rauschen verringern oder löschen.
-
Bei einer Implementierung wird ein erster Sigma-Delta-Modulator mit einem zweiten Sigma-Delta-Modulator gekoppelt. Der erste Delta-Sigma-Modulator ist ausgelegt zum Empfangen eines analogen Eingangssignals, zum Leiten eines kombinierten Analogsignals zu einem Filter, wobei das kombinierte Analogsignal die Kombination des analogen Eingangssignals und eines Rückkopplungs-Analogsignals umfasst, zum Leiten eines gefilterten kombinierten Analogsignals aus dem Filter zu einem Analog-Digital-Umsetzer, zum Dithern des Analog-Digital-Umsetzers mit dem den Fehler repräsentierenden Signal, um ein erstes Digitalsignal bereitzustellen, und zum Rückkoppeln des ersten Digitalsignals zu einem Digital-Analog-Umsetzer, um das Rückkopplungs-Analogsignal als ein Ausgangssignal des Digital-Analog-Umsetzers bereitzustellen. Der zweite Delta-Sigma-Modulator empfängt das erste Digitalsignal von dem ersten Delta-Sigma-Modulator. Der zweite Delta-Sigma-Modulator ist dafür ausgelegt, das erste Digitalsignal in ein zweites Digitalsignal umzusetzen, und führt als Ergebnis der Umsetzung des ersten Digitalsignals einen mit dem zweiten Digitalsignal assoziierten Fehler ein.
-
Der Fehler wird zu dem ersten Delta-Sigma-Modulator zurückgekoppelt und der erste Sigma-Delta-Modulator verwendet den Fehler bei der Bereitstellung des ersten Digitalsignals.
-
Außerdem wird ein entsprechendes Verfahren zum Digitalisieren von Signalen gemäß Anspruch 8 sowie eine Vorrichtung gemäß Anspruch 15 angegeben.
-
Beispielhaftes System
-
Fig. 1A
-
1A zeigt einen gekoppelten Delta-Sigma-Modulator (DSM) 100, der den analogen DSM 101A und den digitalen DSM 101B umfasst. Der gekoppelte DSM 100 kann ein analoges Eingangssignal 102A annehmen und ein Einbit-Digitalsignal 102B ausgeben. In vielen Situationen kann eine Einbit-Ausgabe erwünscht sein. Aus vielen Gründen ist jedoch ein Sigma-Delta-Modulator effizienter und genauer, wenn er intern eine Mehrbit-Analog-Digital-Umsetzung verwendet. Darüber hinaus bietet ein Mehrbit-DSM Entwicklern eines DSM viele Vorteile. Der analoge DSM 101A kann dem digitalen DSM 101B ein Mehrbit-Digitalsignal 107 zuführen. Der digitale DSM 101B umfasst eine Rückkopplungsschleife 109, um etwaiges in dieses System 100 eingeführtes Rauschen im Wesentlichen zu beseitigen.
-
Der analoge DSM 101A kann einen Rauschbeitrag von q1 aufweisen; der digitale DSM 101B kann einen Rauschbeitrag von q2 aufweisen. Der Betrag von q2 kann größer als q1 sein. Die Rückkopplungsschleife selbst kann zusätzliches Rauschen q3 einführen, das Rauschen q3 kann jedoch wie q1 kleiner als das q2-Rauschen sein. Bei einer Ausführungsform ist der gekoppelte DSM 100 dafür ausgelegt, den Rauschbeitrag q2 zu verringern oder aus dem System zu entfernen.
-
Alternative Ausführungsformen können zusätzlich oder als Alternative die Rauschbeiträge von q1 und q3 entweder unabhängig oder in Verbindung mit dem Verringern des Rauschbeitrags q2 minimieren.
-
Fig. 1B
-
1B zeigt einen beispielhaften gekoppelten Delta-Sigma-Modulator 100 gemäß bestimmten Ausführungsformen. Es ist zu beachten, dass die Elemente von 1B nicht unbedingt physischen Komponenten entsprechen. Stattdessen können sie logische Teile der einen oder mehreren physischen Komponenten repräsentieren. Insbesondere zeigt 1B ein Modell des gekoppelten DSM. Im Frequenzbereich kann ein Integrierer durch ein Filter mit einer Übertragungsfunktion ersetzt werden. Ähnlich kann ein Quantisierer durch eine Rauschquelle mit einem Rauschbeitrag ersetzt werden. Mindestens Teile des gekoppelten Delta-Sigma-Umsetzers 100 können in Hardware oder Software implementiert werden. Tatsächlich sind Teile des gekoppelten Delta-Sigma-Umsetzers 100 von 1B mit tatsächlichen Hardwarekomponenten, z. B. Digital-Analog-Umsetzern, gezeigt, um das System besser zu erläutern. Die in dem Schaltbild des gekoppelten Delta-Sigma-Umsetzers 100 repräsentierten Signale können unter Verwendung von physischen Pfaden geführt werden; diese physischen Pfade sind jedoch in 1B nicht gezeigt, da 1B ein Schaltbild und nicht eine beispielhafte physische Implementierung zeigt. Zum Beispiel ist zu beachten, dass in 1B ein Teil der Summierungsknoten, z. B. 104A–D, lediglich Repräsentationen von Funktionalität sein können, die durch einen jeweiligen Delta-Sigma-Modulator 101A/B und/oder ein jeweiliges Filter 106A/B ausgeführt wird. Ferner können bestimmte Summierungsknoten, z. B. 108A–C, lediglich Repräsentationen von Quantisierungsrauschen sein, das durch eine andere Operation und/oder ein anderes Element hinzugefügt wird. Zum Beispiel zeigt der Summierungsknoten 108A den Zusatz von Quantisierungsrauschen q1 aus dem Analog-Digital-Umsetzer (ADC) 111B, der ein analoges Zwischensignal 105D in das Mehrbit-Digitalsignal 107A umsetzt. Zusätzlich können bestimmte oder alle der Elemente von 1B unter Verwendung einer oder mehrerer der folgenden Alternativen implementiert werden: ein FPGA (Feldprogrammierbare Gatter-Anordnung; engl. Field Programmable Gate Array), ein ASIC (anwendungsspezifische integrierte Schaltung) oder eine hybride programmierbare Anordnung. Ferner können bestimmte oder alle der Elemente von 1B unter Verwendung eines Prozessors und Speichers implementiert werden, wie zum Beispiel durch Speichern und Ausführen von Anweisungen zum Ausführen bestimmter oder aller der Funktionalität der digitalen Signalverarbeitungselemente von 1B.
-
Ähnlich wie 1A zeigt 1B das System 100 des gekoppelten Delta-Sigma-Modulators (DSM) unter Verwendung einer hybriden Architektur, die so genannt wird, weil sie ein analoges Eingangssignal 102A annimmt und einen ersten DSM 101A verwendet, um ein erstes Digitalsignal 107A bereitzustellen. Das erste Digitalsignal 107A kann unter Verwendung von zwei oder mehr separaten Leitungen (nicht gezeigt) geführt werden, wobei das digitale Ausgangssignal einer digitalisierten Version des analogen Eingangssignals entspricht. Bei einer alternativen Implementierung kann das erste Digitalsignal 107A durch ein Filter 112B geleitet werden, bevor es einem digitalen DSM 101B zugeführt wird. Daher kann das empfangene erste Digitalsignal 107B gefiltert oder ungefiltert sein. Der zweite DSM 101B setzt das erste Digitalsignal 107B in ein zweites Digitalsignal 102B um. Der zweite DSM 101B führt dem ersten DSM 101A Fehlerinformationen zu, die mit der Umsetzung des ersten Digitalsignals 107B in das zweite Digitalsignal 102B assoziiert sind. Wie bereits erwähnt, verwendet der erste DSM 101A das analoge Eingangssignal 102A und die Fehlerinformationen, um das erste Digitalsignal 107A bereitzustellen.
-
Bei einer Implementierung ist der digitale DSM 101B dafür ausgelegt, das Mehrbit-Digitalsignal 107B zu empfangen und ein Einbit-Digitalsignal 102B und das Fehlerinformationssignal 120B auszugeben. Bei einer alternativen Implementierung kann das Mehrbit-Digitalsignal 107A eine separate Leitung für jedes Bit verwenden, z. B. kann es 5 Leitungen für ein 5-Bit-Signal verwenden. Bei bestimmten Ausführungsformen kann eine einzige Leitung zwischen Komponenten mehr als ein Bit repräsentieren. Zum Beispiel kann eine einzige Leitung anstelle von 1 Bit unter Verwendung einer beliebigen von mehreren Durchschnittsfachleuten bekannten Multiplextechniken 5 Bit transferieren.
-
Wie weiter in 1B gezeigt ist, empfängt der analoge DSM 101A ein abgeschnittenes Fehlerinformationssignal 120D, das durch den Digital-Analog-Umsetzer 111A in ein analoges Fehlerinformationssignal 120E umgesetzt wird. Bei einer Implementierung kann der Digital-Analog-Umsetzer 111A ein Digital-Analog-Umsetzer mit geringer Leistungsfähigkeit sein. Zum Beispiel kann der Digital-Analog-Umsetzer 111A eine 3-Bit- oder eine 4-Bit-Anordnung sein.
-
Im Allgemeinen werden die dem analogen DSM 101A über das Fehlerinformationssignal 120D zugeführten Fehlerinformationen verwendet, um das durch den analogen DSM 101A ausgegebene Signal, d. h. das erste Digitalsignal 107A, zu justieren. Bei einer Implementierung wird das analoge Eingangssignal 102A auf dem Pfad 116 dem Knoten 104B und dem Knoten 104A zugeführt, wo das analoge Eingangssignal 102A mit einem Rückkopplungs-Analogsignal 114B kombiniert wird, um ein kombiniertes Analogsignal 105A zu erzeugen, das einem analogen Schleifenfilter 106A zugeführt wird. Das analoge Schleifenfilter 106A ist dafür ausgelegt, ein gefiltertes kombiniertes Analogsignal 105B bereitzustellen. Das analoge Schleifenfilter 106A kann dafür ausgelegt sein, ein Tiefpassfilter zu sein, das einen hohen Inband-Verstärkungsfaktor aufweist. Das analoge Eingangssignal 116 des Bypass wird in dem Knoten 104B mit dem gefilterten kombinierten Analogsignal 105B kombiniert, um ein kombiniertes Bypass-Analogsignal 105C zu bilden. Das analoge Fehlerinformationssignal 120E wird mit dem kombinierten Bypass-Analogsignal 105C kombiniert, um das kombinierte Signal 105D dem Analog-Digital-Umsetzer 111B zuzuführen. Das Digitalsignal 107A wird durch den Analog-Digital-Umsetzer 111B bereitgestellt, der von dem digitalen DSM 101B verwendet wird.
-
Bei einer in 1C dargestellten anderen Implementierung kann das analoge Eingangssignal 102A mit dem rückgekoppelten Analogsignal 114B kombiniert werden, wobei der Pfad 116 von 1B bei dieser alternativen Implementierung nicht vorliegt, und das kombinierte Analogsignal 105A wird dem analogen Schleifenfilter 106A zugeführt. Da das analoge Bypass-Eingangssignal 116 nicht implementiert ist, ist dann der Summierungsknoten 104B nicht notwendig, und die Analogsignale 105B und 105C sind dasselbe Signal. Als nächstes wird das gefilterte kombinierte Analogsignal 105B mit dem analogen Fehlerinformationssignal 120E in dem Knoten 104C kombiniert – das kombinierte Signal 105D wird einem Analog-Digital-Umsetzer 111B zugeführt, der das Mehrbit-Digitalsignal 107A bereitstellt.
-
Bei einer in 1D dargestellten weiteren alternativen Implementierung kann das analoge Eingangssignal 102A das Filter 106A völlig umgehen und wird nicht mit dem rückgekoppelten Analogsignal 114B kombiniert (d. h. es wird auf dem Pfad 116 geleitet und nicht dem Summierungsknoten 104A zugeführt). Gemäß der alternativen Implementierung wird zum Beispiel nur das rückgekoppelte Analogsignal 114B durch das Filter 106A verarbeitet, und das analoge Eingangssignal 102A wird mit dem Ausgangssignal 105B des Filters 105A in dem Knoten 104B kombiniert.
-
Wie in 1B weiter gezeigt ist, wird das gefilterte kombinierte Analogsignal 105C mit dem analogen Fehlerinformationssignal 120E in dem Knoten 104C kombiniert, um das geditherte Analogsignal 105D zu bilden, das in das Mehrbit-Digitalsignal 107A umgesetzt wird. Außerdem kann mit dem Analog-Digital-Umsetzer 111B ein Quantisierungsfehler q1 assoziiert sein, wie in dem Knoten 108A repräsentiert. Das Mehrbit-Digitalsignal 107A wird als eine Ausgabe des analogen DSM 101A bereitgestellt und wird außerdem zu einem Digital-Analog-Umsetzer 111C zurückgekoppelt, der das Rückkopplungs-Analogsignal 114B bereitstellt. Bei bestimmten Implementierungen kann das Digitalsignal 107A ein Mehrbitsignal sein, was bedeutet, dass es unter Verwendung mehrerer physischer Pfade propagiert werden kann. Zum Beispiel können vier Pfade verwendet werden, um das Mehrbitsignal 107A zu propagieren, so dass es vier Auflösungsbit aufweist – bit0, bit1, bit2 und bit3, wobei bit0 das niedrigstwertige Bit (LSB) und bit3 das höchstwertige Bit (MSB) ist. Bei Verwendung in einer anderen Endian-Konfiguration kann jedoch bit0 das MSB und bit3 das LSB sein. Bei bestimmten Implementierungen können andere Auflösungen des Mehrbitsignals 107A gemäß dem Gedanken der vorliegenden Beschreibung verwendet werden.
-
Wie in 1B weiter gezeigt ist, ist der digitale DSM 101B dafür ausgelegt, das Mehrbit-Digitalsignal 107B zu empfangen und ein Einbit-Digitalsignal 102B und ein Fehlerinformationssignal 120B auszugeben. Das Einbit-Digitalsignal 102B kann in mehreren verschiedenen Implementierungen verwendet werden, aber die nachfolgend beschriebenen Implementierungen sollen den Schutzumfang der beanspruchten Erfindung nicht begrenzen. Als Erstes wird das Einbit-Digitalsignal 102B als eine Ausgabe des digitalen DSM 101B bereitgestellt. Als Zweites wird das Einbit-Digitalsignal 115 zurückgekoppelt und von dem Mehrbit-Digitalsignal 107B in dem Knoten 104D subtrahiert. Knoten 104D führt das kombinierte Signal 107C einem digitalen Schleifenfilter 106B zu. Das digitale Schleifenfilter 106B führt das gefilterte Digitalsignal 120A einem Abschneider 108B zu, der ein Einbit-Digitalsignal 102B bereitstellt. Das Einbit-Digitalsignal 102B, das als Ergebnis der Abschneidung Quantisierungsrauschen q2 enthält. Bei einer Implementierung ist das digitale Schleifenfilter 106B ein Tiefpassfilter mit einem hohen Inband-Verstärkungsfaktor. Zusätzlich können das digitale Schleifenfilter 106B und das zuvor erwähnte analoge Schleifenfilter 106A dieselbe Ordnung und Art aufweisen, aber das analoge und digitale Schleifenfilter müssen nicht dieselbe Art oder Ordnung aufweisen, solange sie im interessierenden Frequenzband für den gekoppelten Delta-Sigma-Modulator gut angepasst sind. Als Drittes kann das Einbit-Digitalsignal 102B auch mit dem gefilterten Digitalsignal 120A in dem Knoten 104E kombiniert werden, um das Fehlerinformationssignal 120B bereitzustellen.
-
Wie in 1B weiter gezeigt ist, ist die Rückkopplungsschleife 109 dafür ausgelegt, das Fehlerinformationssignal 120B von dem digitalen DSM 101B zu empfangen und dem analogen DSM 101A ein abgeschnittenes digitales Rückkopplungssignal 120D zuzuführen. Das Fehlerinformationssignal kann durch das Filter 112A gefiltert werden, das einem durch den Knoten 108C repräsentierten Abschneider ein gefiltertes Fehlersignal 120C zuführt. Der Abschneider 108C schneidet das gefilterte Fehlerinformationssignal 120C ab und führt das abgeschnittene digitale Fehlerinformationssignal 102D dem analogen DSM 101A zu. Die durch den Summierungsknoten 108C repräsentierte Abschneidung kann das Ausgangsfiltersignal 120C auf eine kleinere Anzahl von Bit abschneiden. Zum Beispiel kann die Abschneideoperation das beispielhafte digitale Rückkopplungssignal 120C von 20 Bit zu drei Bit der höchstwertigen Bit (MSB) abschneiden. Anders ausgedrückt werden die anderen niedrigstwertigen Bit (LSB) verworfen.
-
Fig. 2
-
2 ist ein Flussdiagramm eines Verfahrens 200 zur Verwendung eines gekoppelten Delta-Sigma-Modulators, das die Auswirkung von Quantisierungsrauschen, das beim Umsetzen eines ersten Digitalsignals in ein zweites Digitalsignal erzeugt wird, verringert. Einzelheiten beispielhafter Verfahren werden nachfolgend beschrieben. Es versteht sich jedoch, dass bestimmte Schritte abhängig von den Umständen nicht in der beschriebenen Reihenfolge ausgeführt werden müssen und modifiziert und/oder ganz weggelassen werden können. Das Verfahren 200 wird beispielhaft mit Bezug auf 1B beschrieben.
-
Bei 202 wird ein ankommendes erstes Digitalsignal aus einem ersten DSM durch einen zweiten DSM empfangen. Zum Beispiel wird das durch einen ersten DSM 101A bereitgestellte erste Digitalsignal 107B durch den zweiten DSM 101B empfangen. Wie oben beschrieben kann ein optionales Tiefpassfilter 112B verwendet werden, um mindestens einen Teil des Außerband-Frequenzrauschens in dem Mehrbit-Digitalsignal 107A herauszufiltern. Diese Filterung verschmälert die Bandbreite des Mehrbit-Digitalsignals 107A, und somit wird es dem digitalen Sigma-Delta-Umsetzer 101B erlaubt, in einem kleineren Dynamikumfang effizienter zu arbeiten.
-
Bei 204 wird das erste Digitalsignal in dem zweiten DSM in ein zweites Digitalsignal umgesetzt. Zum Beispiel wird das gefilterte Digitalsignal 107A abgeschnitten, um das zweite Digitalsignal 102B zu bilden. Das gefilterte Digitalsignal 120A wird mit dem zweiten Digitalsignal 102B kombiniert, um ein Signal bereitzustellen, das den mit der Abschneidung des gefilterten Digitalsignals 120A assoziierten Fehler repräsentiert.
-
Bei 206 wird ein den Fehler repräsentierendes Signal durch den ersten DSM empfangen. Das den Fehler 120B repräsentierende Signal wird durch den zweiten DSM 101B bereitgestellt.
-
Bei 208 wird das erste Digitalsignal auf der Basis des den Fehler repräsentierenden Signals justiert. Zum Beispiel wird das den Fehler 120E repräsentierende Signal mit dem gefilterten kombinierten Analogsignal 105C kombiniert, um ein gedithertes Analogsignal 105D bereitzustellen, das in ein erstes Digitalsignal 107A umgesetzt wird. Bei alternativen Implementierungen kann das Digitalsignal 120D dem Analog-Digital-Umsetzer 111B direkt zugeführt werden, um das erste Digitalsignal 107A zu justieren, um das in dem Knoten 108B eingeführte Quantisierungsrauschen q2 zu berücksichtigen.
-
SCHLUSSBEMERKUNGEN
-
Für die Zwecke der vorliegenden Offenbarung und der folgenden Ansprüche wurden die Ausdrücke „gekoppelt” und „verbunden” verwendet, um zu beschreiben, wie verschiedene Elemente miteinander gekoppelt sind. Eine solche beschriebene Kopplung verschiedener Elemente kann entweder direkt oder indirekt sein. Obwohl der Gegenstand in für strukturelle Merkmale und/oder methodologische Schritte spezifischer Sprache beschrieben wurde, versteht sich, dass der in den angefügten Ansprüchen definierte Gegenstand nicht unbedingt auf die beschriebenen spezifischen Merkmale oder Schritte beschränkt ist. Stattdessen werden die spezifischen Merkmale und Schritte als bevorzugte Formen der Implementierung der Ansprüche offenbart. Zum Beispiel könnten die beschriebenen Systeme als Überwachungsschaltungen ausgelegt und in verschiedene Rückkopplungs- und Regelschleifen integriert werden. Zusätzlich kann die Spannungsumsetzerschaltung andere Arten von Spannungsumsetzerschaltungen in verschiedenen analogen und digitalen Konfigurationen umfassen.
