DE602005000134T2

DE602005000134T2 - Bandpass-Delta-Sigma Analog-Digital-Wandler

Info

Publication number: DE602005000134T2
Application number: DE602005000134T
Authority: DE
Inventors: Koc Bridgewater Ut-Va; Lee Bridgewater Jaesik
Original assignee: Lucent Technologies Inc
Current assignee: Nokia of America Corp
Priority date: 2004-02-28
Filing date: 2005-02-15
Publication date: 2007-09-13
Anticipated expiration: 2025-02-16
Also published as: DE602005000134D1; US7126516B2; KR101149773B1; JP4901112B2; EP1569345B1; EP1569345A1; US20050190091A1; KR20060042102A; JP2005244993A

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft allgemein Analog/Digital-Umsetzer und insbesondere Vorrichtungen und Verfahren, die Delta-Sigma-Analog/Digital-Umsetzer verwenden.
Allgemeiner Stand der Technik
In letzter Zeit hat die Telekommunikationsgemeinschaft Datenempfänger betrachtet, bei denen Analog/Digital-(AD-)Umsetzung sehr nahe an der Empfangsantenne geschieht. Das Durchführen von AD-Umsetzung nahe an der Empfangsantenne verringert die Menge an Signalverarbeitung, z.B. Filterung und Demodulation, die in der analogen Domäne ausgeführt wird, signifikant. Wenn AD-Umsetzung in der Nähe der Empfangsantenne erfolgt, wird statt dessen Signalverarbeitung an den durch AD-Umsetzung produzierten Digitalsignalen ausgeführt. Die Verlagerung von Signalverarbeitung in die digitale Domäne ist wünschenswert, weil digitale Einrichtungen in der Regel weniger temperaturempfindlich sind und ein lineareres Verhalten und höhere Bauelementetoleranzen als ihre analogen Gegenstücke aufweisen.
Eine Art von AD-Umsetzer ist als ein Delta-Sigma-AD-Umsetzer (Δ-Σ-ADC) bekannt. Mit Bezug auf 1 enthält ein beispielhafter Δ-Σ-ADC 2 einen getakteten Quantisierer 4, ein Schleifenfilter 5 und eine Rückkopplungsschleife 6 mit einem Digital/Analog-(DA-)Umsetzer 7. Der Quantisierer 4 führt eine Abtastoperation durch, die die Analog/Digital-Umsetzung produziert. Die Rückkopplungsschleife 6 produziert Analogsignale mit Werten als Reaktion auf die Werte der digitalen Ausgangssignale aus dem Quantisierer 4 und koppelt die Analogsignale zurück. Die rückgekoppelten Analogsignale werden sequentiell mit einem analogen Eingangssignal kombiniert, um das Analogsignal zu bilden, das das Schleifenfilter 5 verarbeitet. Zum Beispiel kann ein Addierer 8 die rückgekoppelten Analogsignale zu analogen Eingangssignalen addieren und/oder ein oder mehrere Zwischenabgriffe 9 in das Schleifenfilter 5 können die rückgekoppelten Analogsignale mit in dem Schleifenfilter 5 erzeugten Analogsignalen kombinieren.
Durch Rückkoppeln von Signalen als Reaktion auf die digitalen Ausgangssignale verringern Δ-Σ-ADCs den Beitrag von Quantisierungsrauschen zu gewählten Frequenzkomponenten des digitalen Ausgangssignals. Für die gewählten Frequenzkomponenten sind Signal-Rausch-Verhältnisse (SNR) in der Regel in Δ-Σ-ADCs mit höheren Überabtastungsverhältnissen (OSRs) höher als bei Δ-Σ-ADCs mit niedrigeren OSRs. Das OSR ist hierbei definiert als das Verhältnis der Abtastfrequenz eines AD-Umsetzers zu der Datenbandbreite des durch den AD-Umsetzer digitalisierten analogen Eingangssignals. In dem gewählten Frequenzband ist der Wert des SNR in der Regel auch in Δ-Σ-ADCs mit Schleifenfiltern hoher Ordnung höher als in Δ-Σ-ADCs mit Schleifenfiltern niedriger Ordnung. Leider können Schleifenfilter hoher Ordnung auch unannehmbare Instabilitäten in den Betrieb eines Δ-Σ-ADC einführen.
Bestimmte herkömmliche Δ-Σ-ADCs verwenden Schleifenfilter vierter Ordnung und Quantisierer mit hohen Abtastfrequenzen, z.B. Abtastfrequenzen, die viermal die Mittelträgerfrequenz des analogen Eingangssignals betragen.
Das US-Patent 6,459,743 beschreibt den Empfang eines Hochfrequenzsignals unter Verwendung eines Sigma-Delta-Analog/Digital-Umsetzers zum Abtasten des Hochfrequenzsignals mit einer Abtastrate und zum Erzeugen von ein digitales Zwischenfrequenzsignal repräsentierenden 1-Bit-Digitalabtastwerten daraus.
Das US-Patent 6,693,573 beschreibt einen Mischtechnologie-MEMS/BiCMOS-LC-Bandpaß-Sigma-Delta-Modulator.
KURZFASSUNG
Hohe Abtastfrequenzen sind unerwünscht, wenn Trägerwellen hohe Mittenträgerfrequenzen aufweisen. Insbesondere sind integrierte Schaltungsstrukturen zum Implementieren von hohen Abtastfrequenzen entweder komplex oder bei hohen Mittenträgerfrequenzen nicht verfügbar.
Verschiedene Ausführungsformen von Δ-Σ-ADCs benötigen möglicherweise keine hohen Abtastraten für effizienten Betrieb. Die neuen Δ-Σ-RDCs tasten ein analoges Eingangssignal mit einer Frequenz ab, die der Zentralträgerfrequenz des Signals nahekommt. Auch wenn eine solche Abtastfrequenz kein sehr hohes OSR produziert, können die neuen Δ-Σ-ADCs immer noch hohe Ausgangs-SNRs erzeugen und stabilen Betrieb aufweisen. Aufgrund der niedrigeren Abtastfrequenzen können die neuen Δ-Σ-ADCs einfach sein, weniger Verlustleistung und niedrige Jitteranforderungen aufweisen.
In einem Aspekt beschreibt die Erfindung eine Vorrichtung, die einen Delta-Sigma-Analog/Digital-Umsetzer zum Umsetzen eines analogen Eingangssignals enthält. Der Δ-Σ-ADC enthält ein analoges Bandpaß-Schleifenfilter, das dafür konfiguriert ist, ein aus dem analogen Eingangssignal abgeleitetes Analogsignal zu filtern und einen Quantisierer, der dafür konfiguriert ist, durch Abtasten des gefilterten Analogsignals aus dem Schleifenfilter mit einer Abtastfrequenz eine Reihe digitaler Signale zu produzieren. Das Schleifenfilter besitzt eine Mitten-Bandpaßfrequenz. Die Reihe digitaler Signale besitzt ein datenführendes Frequenzspektrum, das ein Spiegelbild eines datenführenden Frequenzspektrums des analogen Eingangssignals ist. Das datenführende Frequenzspektrum der Reihe von Digitalsignalen befindet sich zwischen der Mitten-Bandpaßfrequenz und Null. Die Vorrichtung enthält einen Digital/Analog-Umsetzer, der dafür konfiguriert ist, mit der Abtastfrequenz eine Reihe von analogen Rückkopplungssignalen zu erzeugen, dergestalt, daß jedes analoge Rückkopplungssignal ein Tastverhältnis von weniger als 0,5 aufweist und einem der Digitalsignale entspricht.
In einem weiteren Aspekt beschreibt die Erfindung ein Verfahren zum Betrieb eines Δ-Σ-ADC. Das Verfahren umfaßt die folgenden Schritte: Senden eines analogen Eingangssignals mit einem Datenführungsband zu einem Δ-Σ-ADC, um das analoge Eingangssignal in einer Reihe von Digitalsignalen mit einem Datenführungsband umzusetzen. Das Verfahren umfaßt das Filtern eines Analogsignals mit einem Schleifen-Bandpaßfilter mit einer Mitten-Bandpaßfrequenz und das Abtasten des gefilterten Analogsignals, um die Digitalsignale zu produzieren. Die Reihe von Digitalsignalen besitzt ein Datenführungsfrequenzspektrum, das ein Spiegelbild des Datenführungsfrequenzspektrums des analogen Eingangssignals ist. Das Datenführungsfrequenzspektrum der Reihe befindet sich zwischen der Mitten-Bandpaßfrequenz und Null. Das Verfahren umfaßt ferner das Durchführen von Digital/Analog-Umsetzungen der digitalen Signale, um sequentiell analoge Rückkopplungssignale mit Tastverhältnissen von weniger als 0,5 zu produzieren, und das Produzieren des Analogsignals, das das Schleifenfilter filtert, durch sequentielles Kombinieren der analogen Rückkopplungssignale mit dem analogen Eingangssignal.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockschaltbild für einen herkömmlichen Delta-Sigma-Analog/Digital-Umsetzer (Δ-Σ-ADC);
2 ist ein Blockschaltbild für eine Ausführungsform eines Empfängers mit einem Δ-Σ-RDC;
3 ist ein Flußdiagramm für ein Verfahren zum Betrieb des Δ-Σ-ADC von 2;
4 zeigt die Beziehung zwischen dem Datenführungsband eines in den Δ-Σ-ADC von 2 eingegebenen analogen Eingangssignals und einem Spiegelbildband von durch den Δ-Σ-ADC ausgegebenen Zwischendigitalsignalen;
5 ist ein Blockschaltbild einer zur Analyse der Stabilität beispielhafter Δ-Σ-ADCs nützlichen linearisierten Schaltung; und
6A–6B zeigen berechnete größte Radien von Rauschübertragungsfunktionspolen bzw. Ausgangssignal/Rausch-Verhältnissen (SNRs) für verschiedene Δ-Σ-ADCs.
Gleiche Bezugszahlen geben hierbei Merkmale mit ähnlichen Funktionen an.
AUSFÜHRLICHE BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGSFORMEN
Nachfolgend werden verschiedene Ausführungsformen mit Bezug auf beigefügte Figuren und die Beschreibung beschrieben. Dennoch kann die Erfindung in anderen Formen realisiert werden und ist nicht auf die nachfolgend beschriebenen Ausführungsformen beschränkt.
Mit Bezug auf 2 enthält eine Ausführungsform eines Datenempfängers eine Antenne 10, eine Analogschaltung 11 und eine Digitalschaltung 12. Die Antenne 10 des Empfängers setzt eine erfaßte modulierte Trägerwelle in ein analoges Eingangssignal an dem Eingangsport 14 der Analogschaltung 11 um. Die Analogschaltung 11 führt eine Analog/Digital-Umsetzung des analogen Eingangssignals durch, um eine Reihe von Zwischendigitalsignalen mit regelmäßigem Abstand an dem Ausgangsport 15 zu produzieren. Die Digitalschaltung 12 führt primäre Datenverarbeitung an der Reihe von Zwischendigitalsignalen aus, d.h. in der digitalen Domäne. Beispielhafte primäre Datenverarbeitung umfaßt gewöhnlich das Produzieren eines datenführenden Basisbandsignals mit niedrigem Quantisierungsrauschen. Die Digitalschaltung 12 gibt an dem Ausgangsport 13 einen Strom digitaler Basisbanddaten aus.
Um das Basisbandsignal zu produzieren, enthält die Digitalschaltung 12 einen digitalen Demodulator 17, der so geschaltet ist, daß er die Zwischendigitalsignale empfängt. Hierbei läßt ein digitaler Demodulator ein gewähltes Frequenzband einer empfangenen Reihe von Digitalsignalen, z.B. ein rauscharmes Basisbandsignal, z.B. ein rauscharmes Basisbandsignal, durch. Ein Beispiel für einen digitalen Demodulator ist ein digitaler Dezimierer und ein an den Ausgang des digitalen Dezimierers angekoppeltes Tiefpaßfilter. Der digitale Dezimierer besitzt eine Abtastrate, die ein Basisbandduplikat der Reihe empfangener Digitalsignale produziert, und das Tiefpaßfilter läßt das Basisbandduplikat selektiv durch. Ein weiteres Beispiel für einen digitalen Demodulator ist ein digitaler Abwärtsmischer, der die Reihe empfangener Digitalsignale mit einem digitalen Mischsignal mischt, dessen Frequenz angemessen ist, um eine Frequenzuntersetzung in ein datenführendes Basisbandsignal zu erzielen.
Die analogen Schaltkreise 11 enthalten eine Taktansteuerung 18 und einen Delta-Sigma-Analog/Digital-Umsetzer (Δ-Σ-ADC). Die Taktansteuerung 18 synchronisiert Subsysteme des Δ-Σ-ADC und der digitalen Schaltung 12. Der Δ-Σ-ADC setzt das analoge Eingangssignal in die Reihe von an dem Ausgangsport 15 produzierten Zwischendigitalsignalen um. Der Δ-Σ-ADC führt diese Analog/Digital-(AD-)Umsetzung in der Nähe der Antenne 10 des Empfängers durch, um primäre Datenverarbeitung in der digitalen Domäne zu erleichtern.
Der Δ-Σ-ADC produziert die Zwischendigitalsignale durch Filtern und Abtasten des analogen Eingangssignals mit einer konstanten Abtastfrequenz f_s. Der Betrag von f_s ist im Vergleich zu Abtastfrequenzen einiger herkömmlicher Δ-Σ-ADCs relativ niedrig. Vorzugsweise ist für ein analoges Bandpaß-Schleifenfilter 20 vierter Ordnung f_s gleich (4/3)f_c ± 10%, wobei f_c die Mitten-Trägerfrequenz der am Eingangsport 14 empfangenen modulierten Trägerwelle ist. Bevorzugt gilt f_s = (4/3)f_c ± 1%. Beispielsweise ist f_c auch gleich f_bp, wobei f_bp die Mitten-Bandpaßfrequenz des analogen Bandpaßfilters 20 ist.
Der analoge Δ-Σ-ADC enthält ein analoges Bandpaß-Schleifenfilter 20, einen Quantisierer 22, eine aktive Rückkopplungsschleife 24 und einen Addierer 26. Das analoge Schleifenfilter 20 bandpaßfiltert ein Analogsignal vor seinem Empfang an den Quantisierer 22. Der Quantisierer 22 erzeugt eine Reihe von Zwischendigitalsignalen durch Abtasten des Analogsignals aus dem Schleifenfilter 20 mit der Abtastfrequenz f_s. Die Zwischendigitalsignale werden sowohl zu dem Ausgangsport 15 als auch zu einem Eingang einer aktiven Rückkopplungsschleife 24 gesendet. Die aktive Rückkopplungsschleife 24 setzt empfangene Zwischendigitalsignale in einem oder mehreren Rückkopplungsströmen in entsprechende Analogsignale um. Der Addierer 26 kombiniert die Analogsignale eines der Rückkopplungsströme sequentiell mit einem von der Antenne 10 an dem Eingangsport 14 empfangenen analogen Eingangssignal. Der Addierer kann die analogen Eingangs- und analogen Rückkopplungssignale mit einer relativen Phasenverschiebung, z.B. einer Phasenverschiebung von 180°, kombinieren, so daß der Addierer 26 als ein Subtrahierer fungiert. Die Analog signale etwaiger anderer Rückkopplungsströme werden sequentiell zu den Zwischenabgriffen T₁ – T_N in das Schleifenfilter 20 gesendet.
Das Schleifenfilter 20 ist ein Bandpaßresonator mit einer Mitten-Bandpaßfrequenz f_bp, mit f_bp ≈ f_c. Das Schleifenfilter 20 besitzt mindestens die Ordnung 2 und vorzugsweise die Ordnung 3, 4 oder höher. Bestimmte beispielhafte Schleifenfilter 20 sind aus kaskadierten Bandpaßresonatoren zweiter Ordnung konstruiert, die Signale mit der Mitten-Trägerfrequenz f_c durchlassen. Das Schleifenfilter 20 besitzt einen Bandpaß, dessen Breite ungefähr gleich der Breite des Datenführungsbandes der an dem Port 14 empfangenen modulierten Trägerwelle ist.
Die aktive Rückkopplungsschleife 24 enthält einen Digital/Analog-(DA-)Umsetzer 28, der einzelne Zwischendigitalsignale aus dem Quantisierer 22 in Analogsignale umsetzt. Der DA-Umsetzer 28 produziert einen oder mehrere Rückkopplungsströme der analogen Signale. Die einzelnen Analogsignale jedes Rückkopplungsstroms entsprechen den Zwischendigitalsignalen aus dem Quantisierer 22. In jedem Rückkopplungsstrom sind die Übertragungsraten der Analogsignale also gleich der Abtastrate des Quantisierers 22. In jedem Rückkopplungsstrom weisen einzelne Analogsignale Amplituden auf, die gleich der Verstärkung des assoziierten Rückkopplungsstroms, mal den Amplituden der entsprechenden Zwischendigitalsignale aus dem Quantisierer 22 sind. Der DA-Umsetzer 28 sendet die Analogsignale eines Rückkopplungsstroms zu dem Addierer 26 und sendet die Analogsignale etwaiger zusätzlicher Rückkopplungsströme zu den Zwischenabgriffen T₁ – T_N in das Schleifenfilter 20.
Insbesondere besitzt die Reihe digitaler Signale an dem Port 15 das Datenführungsfrequenzspektrum eines Spiegelbildes des an dem Eingangsport 14 empfangenen analogen Eingangssignals. Hierbei ist ein Signal mit einem Spiegelbildspektrum dergestalt, daß seine Niederfrequenzkanäle zum Führen von Daten den Hochfrequenzkanälen zum Führen von Daten in dem ursprünglichen Signal entsprechen, z.B. sind Leistungsspektren um die Mitten der Bänder, die mit einem ursprünglichen Signal und etwaigen seines Spiegelbildes assoziiert sind, relativ umgekehrt. Das Datenführungsfrequenzspektrum der Reihe digitaler Signale an dem Port 15 befindet sich auch zwischen der Mitten-Bandpaßfrequenz des Schleifenfilters 20 und Null.
3 zeigt ein beispielhaftes Verfahren 40 zum Betrieb eines Δ-Σ-ADC, z.B. des Δ-Σ-ADC von 2. Das Verfahren 40 umfaßt das Produzieren eines Analogsignals durch sequentielles Addieren von Analogsignalen aus einem Rückkopplungsstrom zu einem analogen Eingangssignal, z.B. Addieren der Signale in dem Addierer 26 von 2 (Schritt 42). Der Schritt des Addierens produziert eine rückkopplungsmodifizierte Version des per DA umzusetzenden analogen Eingangssignals. Das Verfahren 40 umfaßt das Senden des rückkopplungsmodifizierten Analogsignals zu einem analogen Schleifenfilter, z.B. dem analogen Bandpaß-Schleifenfilter 20 von 2 (Schritt 44). Das analoge Schleifenfilter ist ein Bandpaßfilter, das Frequenzen in dem Durchlaßband des analogen Schleifenfilters durchläßt. Das analoge Schleifenfilter kann eine Mitten-Bandpaflfrequenz f_bp aufweisen, die folgendermaßen definiert ist: f_bp ≈ f_c, wobei f_c eine Mitten-Trägerfrequenz des analogen Eingangssignals ist. Der Bandpaß des analogen Schleifenfilters kann auch etwa gleich dem Datenführungsband für das per DA umzusetzende analoge Eingangssignal sein. Das Verfahren 40 umfaßt das Abtasten eines gefilterten Analogsignals, das durch das analoge Bandpafl-Schleifenfilter als Reaktion auf die Handlung des Sendens produziert wird, um eine Reihe digitaler Ausgangssignale zu produzieren (Schritt 46). Das Abtasten kann z.B. durch den Quantisierer 22 von 2 durchgeführt werden. Mit der Abtastfrequenz F_s produziert der Abtastschritt zusätzliche digitale Ausgangssignale. Die Reihe digitaler Signale besitzt ein Datenführungsfrequenzspektrum, das ein Spiegelbild des Datenführungsfrequenzspektrums des ursprünglichen analogen Eingangssignals ist. Das Datenführungsfrequenzspektrum der Reihe befindet sich zwischen der Mitten-Bandpaßfrequenz des Schleifenfilters und Null.
Außerdem umfaßt das Verfahren 40 das Filtern der digitalen Ausgangssignale mit einem digitalen Demodulator, z.B. dem digitalen Demodulator 17 von 2 (Schritt 48). Der digitale Demodulator filtert die digitalen Ausgangssignale, um Frequenzen oberhalb einer unteren Flanke des Bandpasses des Schleifenfilters zu entfernen.
Beispielhafte Ausführungsformen des Verfahrens 40 umfassen außerdem das sequentielle Durchführen von Digital/Analog-Umsetzungen des digitalen Ausgangssignals, z.B. in dem DA-Umsetzer 28 von 2, um mit der Abtastfrequenz zusätzliche Analogsignale auf einem oder mehreren parallelen Rückkopplungsströmen zu produzieren (Schritt 49). Die Analogsignale jedes Rückkopplungsstroms entsprechen den durch die Abtastung produzierten digitalen Ausgangssignalen. Die zeitlichen Breiten der Analogsignale jedes Rückkopplungsstroms sind kürzer als der Kehrwert der Abtastfrequenz. Beispielhafte Tastverhältnisse dieser Analogsignale betragen 0,5 oder weniger und vorzugsweise 1/3 oder weniger oder 1/4 oder weniger. Hierbei bedeutet das Tastverhältnis von Signalen in einem Strom regelmäßig beabstandeter Signale einen Bruchteil, der durch ein Verhältnis definiert wird. Der Bruchteil ist das Zeitintervall, in dem die Amplitude des Signals größer als 1/2 mal die maximale Amplitude des Signals ist, dividiert durch die Vollzeitperiode eines Signals. Wie nachfolgend beschrieben, kann eine Verkürzung der Tast verhältnisse rückgekoppelter Analogsignale die Stabilität eines Δ-Σ-ADC mit analogen Bandpaß-Schleifenfiltern hoher Ordnung vergrößern.
Mit Bezug auf 4 sperrt der Δ-Σ-ADC von 2 und 3 Quantisierungsrauschen für ein gewähltes schmales Band der Frequenzkomponenten der Zwischendigitalsignale. In dem gewählten Band produzieren die Zwischendigitalsignale ein Signalleistungsprofil, das ein Spiegelbild des Signalleistungsprofils in dem Datenführungsband des durch die Antenne 10 empfangenen modulierten Trägers ist. Um Analogeingangssignalleistung in dem Spiegelbildband zu verteilen, addiert oder subtrahier der Addierer 26 sequentiell zu bzw. von dem analogen Eingangssignal, d.h. einem Signal mit der Mitten-Trägerfrequenz f_c, Analogsignale aus einem Rückkopplungsstrom der adaptiven Rückkopplungsschleife 24, d.h. Signalen mit einer Frequenz f_s. Aufgrund dieser Addition oder Subtraktion ist die Mittenfrequenz f_c-mi des Spiegelbildbandes gleich der Abtastfrequenz, minus der Mitten-Trägerfrequenz, d.h. f_c-mi = f_s – f_c.
In dem Empfänger von 2 ist das Spiegelbildband das Datenführungsband für die Zwischendigitalsignale. Das Spiegelbildband kann eine relativ niedrige Mittenfrequenz aufweisen, weil f_c-mi ≈ f_s – f_c gilt. Aus diesem Grund kann das Datenführungsband der Zwischendigitalsignale niedrige Frequenzen auch dann enthalten, wenn f_c eine hohe Frequenz ist. Solche niedrigen Datenführungsfrequenzen ermöglichen es standardmäßigen Strukturen integrierter Schaltungen (IC), als Komponenten des digitalen Demodulators 17 verwendet zu werden, z.B. eines digitalen Abwärtsmischers und Tiefpaßfilters oder eines Dezimierers und eine Tiefpaßfilters. Insbesondere wurde eine Abwärtsverschiebung der Daten in das Basisband nur die niedrige Mischfrequenz von f_s – f_c erfordern, wie in 2 dargestellt. IC-Technologien sind für digitale Signalverarbeitungsschaltungen in herkömmlichen Empfängern, wenn hohe Frequenzen, z.B. 4f_c, anstelle der niedrigen Frequenzen eines Spiegelbildbands das Datenführungsband der Zwischendigitalsignale sind, weniger verfügbar. Die niedrigeren Frequenzen des Spiegelbildbandes sollten außerdem Stromverbrauch- und Jitteranforderungen der Ausführungsformen verringern, die dieses Band zum Führen der Daten der Zwischendigitalsignale benutzen.
Mit Bezug auf 2 ist Silizium-Germanium-(SiGe-)BiCMOS eine potentiell geeignete Technologie für beispielhafte Δ-Σ-ADCs, die analoge Eingangssignale mit f_c von etwa 2,0 GHz und einer Datenbandbreite von etwa 20 Megahertz (MHz) AD-umsetzen. Die beispielhaften Δ-Σ-ADCs könnten 4-Bit-Quantisierer 22 mit voll differentiellen Architekturen des Flash-Typs auf der Basis von Differenzwiderstandsleitern und Kaskaden aus Master-Slave-Komparatoren enthalten. Solche 4-Bit-Quantisierer 22 könnten z.B. ein f_s von etwa 2,8 GHz aufweisen, so daß das Spiegelbildband in den Bereich von etwa 1,9-2,1 GHz ± 20 MHz liegt. Die beispielhaften Δ-Σ-ADCs könnten voll differentielle analoge Bandpaß-Schleifenfilter vierter Ordnung 20 sein, die durch Kaskadieren identischer Bandpaßresonatoren zweiter Ordnung konstruiert werden. Jeder Resonator zweiter Ordnung könnte z.B. eine Gm-OpAmp-C-Biquad-Struktur und eine Mitten-Bandpaßfrequenz von etwa 2,1 GHz aufweisen. Die Δ-Σ-RDCs können DA-Umsetzer 28 mit Impulsformungslogik und Kalibrationsschleifen enthalten. Die Impulsformungslogik würde als durch die Taktansteuerung 18 synchronisiertes 4-Bit-Differenz-Hochgeschwindigkeits-Multiplexer-/-AND-Gate wirken. Eine solche Impulsformungslogik könnte das Tastverhältnis der Zwischendigitalimpulse aus dem Quantisierer 22 verringern und dadurch die Empfindlichkeit des DA-Umsetzers 28 der aktiven Rückkopplungsschleife gegenüber Taktjitter reduzieren. Die Kalibrationsschleife könnte statische Nichtlinearitäten von Stromschaltern in den DA-Umsetzern 28 justieren und somit statische Auflösungen erzielen, die gleich denen des Gesamt-Δ-Σ-ADC sind.
Die Δ-Σ-ADCs von 2 würden erwartungsgemäß niedrigere OSR-Werte als herkömmliche Δ-Σ-ADCs, die mit höheren Frequenzen abtasten, aufweisen. Niedrigere OSR-Werte bedeuten in der Regel eine weniger effektive Unterdrückung von Quantisierungsrauschen. Bestimmte der Δ-Σ-ADCs von 2 kompensieren diesen unerwünschten Effekt der niedrigeren Abtastraten teilweise durch Ausnutzen eines Mehrbit-Quantisierers 22 und/oder eines analogen Bandpaß-Schleifenfilters 20 höherer Ordnung. Schleifenfilter höherer Ordnung unterdrücken Quantisierungsrauschen besser als Schleifenfilter niedrigerer Ordnung. Leider können Schleifenfilter mit Ordnungen von mehr als zwei Betriebsinstabilitäten in Δ-Σ-ADCs aufweisen. Die Gefahr solcher Instabilitäten hat die Verwendung solcher Schleifenfilter höherer Ordnung in Δ-Σ-ADCs etwas gemäßigt.
Beispielhafte Ausführungsformen des Δ-Σ-ADC von 2 besitzen ein Bandpaß-Schleifenfilter 20 höherer Ordnung, leiden jedoch nicht unter Betriebsinstabilitäten. Die unerwünschten Betriebsstabilitäten werden durch Auswahl einer speziellen Form für den DA-Umsetzer 28 in der aktiven Rückkopplungsschleife 24 vermieden. Insbesondere könnten die DA-Umsetzer 28 analoge Rückkopplungsimpulse des Typs Return-to-Zero (RZ) mit Tastverhältnissen von weniger als 1,0 produzieren. Beispielhafte DA-Umsetzer 28 produzieren analoge RZ-Rückkopplungsimpulse mit Tastverhältnissen von 0,5 oder weniger und vorzugsweise mit Tastverhältnissen von 1/3 oder weniger oder 1/4 oder weniger. Für analoge Rückkopplungsimpulse mit kurzen Tastverhältnissen verursacht ein Bandpaß-Schleifenfilter 20 vierter Ordnung nicht unbedingt eine Betriebsinstabilität.
Mit Bezug auf 5 wurde ein linearisiertes Modell 35 verwendet, um verschiedene Δ-Σ-ADCs auf Betriebs instabilitäten zu analysieren. Das linearisierte Modell 35 ersetzt den Quantisierer 20 des ursprünglichen Δ-Σ-ADC mit einer Hardwareeinrichtung 22', die einen Schalter 36 mit einem Addierer 38 kaskadiert. Der Schalter 36 tastet ein Analogsignal V aus dem analogen Bandpaß-Schleifenfilter 20 ab, um eine Reihe gleichmäßig beabstandeter Digitalsignale V* zu produzieren. Hierbei werden Digitalsignale durch einen „*" angezeigt, und Analogsignale besitzen keine „*"e. Der Addierer 38 erzeugt digitale Ausgangssignale Y*, die z.B. dem Zwischendigitalsignalen des Δ-Σ-ADC von 2 entsprechen durch Addieren des Quantisierungsfehlers E* in die Digitalsignale V* aus dem Schalter 36. Der Betrieb der Hardwareeinrichtung 22' stellt sicher, daß das digitale Ausgangssignal Y* des linearisierten Modells 35 linear von dem Quantisierungsfehler E abhängt.
Die Erfinder benutzten das linearisierte Modell 35 zur Analyse von Betriebsinstabilitäten von Δ-Σ-ADCs mit analogen Bandpaß-Schleifenfiltern 20 vierter Ordnung, die aus zwei identischen Bandpaßresonatoren zweiter Ordnung H₁ und H₂ gebildet wurden. Der Bandpaßresonator H₁ empfängt ein Analogsignal, das durch eine Differenz zwischen dem analogen Eingangssignal X des entsprechenden Δ-Σ-ADCs und Analogsignalen K₁Y eines durch den DA-Umsetzer 28 produzierten ersten Rückkopplungsstroms gegeben wird. Der zweite Resonator H₂ empfängt ein Analogsignal, das durch eine Differenz zwischen einem analogen Ausgangssignal des ersten Resonators H₁ und von Analogsignalen K₂Y eines durch den DA-Umsetzer 28 produzierten zweiten Rückkopplungsstroms gegeben wird. Hierbei sind K₁ und K₂ die Verstärkungen des durch den DA-Umsetzer 28 produzierten ersten und zweiten Rückkopplungsstroms.
Jedes linearisierte Modell 35 besitzt eine assoziierte Rauschübertragungsfunktion (NTF). Die Pole der NTF charakterisieren, ob der entsprechende Δ-Σ-ADC eine Betriebsinstabilität aufweist. Wenn alle Pole der NTF Radien von weniger als Eins aufweisen, weist der entsprechende Δ-Σ-ADC keine Betriebsinstabilitäten auf.
Durch numerische Studien verschiedener Formen des linearisierten Modells 35 haben die Erfinder entdeckt, daß die Radien für NTF-Pole stark von der Form der Analogsignale des einen oder der mehreren Rückkopplungsströme abhängen. Die Erfinder haben erkannt, daß ein Entwurf von Δ-Σ-ADCs zur Erzeugung von analogen Rückkopplungssignalen mit weniger als vollen Tastverhältnissen die Vermeidung der Arten von mit Schleifenfiltern höherer Ordnung assoziierten Betriebsinstabilitäten ermöglicht.
Um diese Schlußfolgerungen zu veranschaulichen, zeigt 6A berechnete größte Radien für NTF-Pole in den linearisierten Modellen 35, die mehreren verschiedenen Δ-Σ-ADCs entsprechen. Jeder Δ-Σ-ADC besitzt eine Abtastfrequenz von 2,8 GHz und verarbeitet eine modulierte Trägerwelle, in der Daten in einem Band zwischen 1,9 GHz und 2,1 GHz geführt werden. In jedem Δ-Σ-ADC lieferte der DA-Umsetzer 28 zwei Rückkopplungsströme mit gleichen Verstärkungen, d.h. K₁ = K₂.
In 6A zigen die Graphen 50, 52, 54, 56, wie maximale Radien für NTF-Pole mit der Verstärkung K₁ des DA-Umsetzers 28 variieren. Die Graphen 50 und 52 entsprechen analogen Rückkopplungsssignalen des NRZ-Typs und analogen Rückkopplungsimpulsen des RZ-Typs mit einem Tastverhältnis von 0,5. Sowohl für analoge NRZ-Rückkopplungssignale als auch analoge RZ-Rückkopplungsimpulse mit einem Tastverhältnis von 0,5 produzieren alle Werte von K₁ einen NTF-Pol, dessen Radius größer als Eins ist. Δ-Σ-ADCs, die diese Arten von analogen Rückkopplungssignalen verwenden, können also Betriebsinstabilitäten aufweisen. Die Graphen 54 und 56 entsprechen analogen Rückkopplungsimpulsen des RZ-Typs mit Tastverhältnissen von 1/3 bzw. 1/4. Für jede dieser Arten von analogen Rückkopplungsimpulsen gibt es immer einen Bereich für die Verstärkung K₁, in dem alle NTF-Pole Radien von kleiner als Eins aufweisen. K₁-Werte in dem ungefähren Bereich [1,5, 4,1] produzieren keine NTF-Pole mit Radien von mehr als Eins für analoge RZ-Rückkopplungsimpulse mit Tastverhältnissen von 1/3. Ähnlich produzieren K₁-Werte in dem Bereich (0,48] keine NTF-Pole mit Radien von mehr als Eins für analoge RZ-Rückkopplungsimpulse mit Tastverhältnissen von 1/4.
Die Ergebnisse von 6A zeigen, daß mit analogen Bandpaß-Schleifenfiltern höherer Ordnung assoziierte Instabilitäten manchmal durch Verringern der Tastverhältnisse der analogen Rückkopplungssignale auf Werte von weniger als dem Kehrwert der Abtastfrequenz vermieden werden können. Zum Beispiel produzieren bei den simulierten beispielhaften Δ-Σ-ADCs analoge RZ-Rückkopplungsimpulse mit Tastverhältnissen von 1/3 oder weniger Regionen des stabilen Betriebs, obwohl die Δ-Σ-ADCs analoge Bandpaß-Schleifenfilter 20 vierter Ordnung aufweisen.
Bei einer Ausführungsform eines Δ-Σ-ADC ist es auch wünschenswert, ein hohes Ausgangs-SNR zu haben. Für einen Δ-Σ-ADC wird das Ausgangs-SNR gegeben durch:
Hierbei ist N die Anzahl der Bit des Quantisierers, f_s ist die Abtastfrequenz und H_in-band wird gegeben durch:
NTF(f) hängt von der Frequenz und den Rückkopplungsstromverstärkungen K₁ und K₂ ab. Die K₁- und K₂-Abhängigkeiten bewirken, daß das SNR mit der Verstärkung der aktiven Rückkopplungsschleife 24 variiert.
In 6B zeigen die Graphen 51, 53, 55 und 57 wie das Ausgangs-SNR mit der Stromverstärkung K₁ bei dem bereits mit Bezug auf 6B beschriebenen beispielhaften Δ-Σ-ADCs variiert. Die Graphen 51, 53, 55 und 57 zeigen Ausgangs-SNRs für Δ-Σ-ADCs, bei denen der DA-Umsetzer 28 analogen Rückkopplungsimpuls der NRZ-Form, der RZ-Form mit Tastverhältnis 1/2, der RZ-Form mit Tastverhältnis 1/3 bzw. der RZ-Form mit Tastverhältnis 1/4 produziert. Die Graphen 55 und 57 zeigen, daß analoge RZ-Rückkopplungsimpulse mit Tastverhältnissen von 1/3 und 1/4 Ausgangs-SNRs von mehr als 80 dB für Bereiche von K₁, die keine Betriebsstabilitäten verursachen, produzieren. Bei bevorzugten Ausführungsformen der Δ-Σ-ADCs von 2 werden die Werte von K₁ und K₂ so ausgewählt, daß sowohl Betriebsstabilität, d.h. Abwesenheit von NTF-Polen mit Radien von mehr als Eins als auch hohe Werte des Ausgangs-SNR sichergestellt wird.
Weitere Ausführungsformen der Erfindung werden Fachleuten im Hinblick auf die Spezifikation, Beschreibungen und Ansprüche der vorliegenden Anmeldung ersichtlich sein.

Claims

Vorrichtung, umfassend: einen Delta-Sigma-Analog/Digital-Umsetzer (11) zum Umsetzen eines analogen Eingangssignals, umfassend: ein analoges Bandpaß-Schleifenfilter (20), das dafür konfiguriert ist, ein aus dem analogen Eingangssignal abgeleitetes Analogsignal zu filtern wobei das Schleifenfilter eine Mitten-Bandpaßfrequenz aufweist; und einen Quantisierer (22), der dafür konfiguriert ist, durch Abtasten des gefilterten Analogsignals aus dem Schleifenfilter mit einer Abtastfrequenz eine Reihe von Digitalsignalen zu produzieren; und wobei die Reihe von Digitalsignalen ein Datenführungsfrequenzspektrum aufweist, das ein Spiegelbild des Datenführungsfrequenzspektrums des Analogsignals ist, wobei sich das Datenführungsspektrum der Reihe zwischen der Mitten-Bandpaßfrequenz und null befindet; dadurch gekennzeichnet, daß die Vorrichtung einen Digital/Analog-Umsetzer (28) enthält, der dafür konfiguriert ist, eine Reihe von analogen Rückkopplungssignalen mit der Abstastfrequenz zu erzeugen, dergestalt, daß jedes analoge Rückkopplungssignal ein Tastverhältnis von weniger als 0,5 aufweist und einem der Digitalsignale entspricht.
Vorrichtung nach Anspruch 1, wobei die Abstastfrequenz f_s beträgt, die Mitten- Bandpaßfrequenz des Schleifenfilters f_c beträgt und f_s = (4/3)f_c ± 10% ist.
Vorrichtung nach Anspruch 1, wobei das Schleifenfilter eine Ordnung von vier oder höher aufweist.
Vorrichtung nach Anspruch 1, ferner mit einem digitalen Demodulator (17), der so geschaltet ist, daß er die Digitalsignale empfängt, und dafür konfiguriert ist, Frequenzen oberhalb eines unteren Rands der Bandpaßfrequenz des Schleifenfilters zu entfernen.
Vorrichtung nach Anspruch 1, wobei das analoge Bandpaß-Schleifenfilter dafür konfiguriert ist, das aus dem analogen Eingangssignal abgeleitete Analogsignal zu filtern, indem die analogen Rückkopplungssignale sequentiell mit dem analogen Eingangssignal kombiniert werden.
Verfahren mit den folgenden Schritten: Senden eines analogen Eingangssignals mit einem Datenführungsband zu einem Delta-Sigma-Analog/Digital-Umsetzer (11), um das analoge Eingangssignal in eine Reihe von Digitalsignalen mit einem Datenführungsband umzusetzen; Filtern (44) eines Analogsignals mit einem Schleifen-Bandpaßfilter mit einer Mitten-Bandpaßfrequenz; und Abtasten (46) des gefilterten Analogsignals, um die Digitalsignale zu produzieren; und wobei die Reihe von Digitalsignalen ein Datenführungsfrequenzspektrum aufweist, das ein Spiegelbild des Datenführungsfrequenzspektrums des analogen Eingangssignals ist, wobei sich das Datenführungsspektrum der Reihe zwischen der Mitten-Bandpaßfrequenz und null befindet; dadurch gekennzeichnet, daß das Verfahren ferner die folgenden Schritte umfaßt: Durchführen von Digital/Analog-Umsetzungen (49) der digitalen Signale, um sequentiell analoge Rückkopplungssignale mit Tastverhältnissen von weniger als 0,5 zu produzieren; und Produzieren des Analogsignals, das das Schleifenfilter filtert, durch sequentielles Kombinieren der analogen Rückkopplungssignale mit dem analogen Eingangssignal (42).
Verfahren nach Anspruch 6, wobei das Schleifenfilter eine Ordnung von vier oder höher aufweist.