DE102013201647B4

DE102013201647B4 - Analog-digital-wandler, signalprozessor und verfahren für analog-digital-wandlung

Info

Publication number: DE102013201647B4
Application number: DE102013201647.6A
Authority: DE
Inventors: Rudolf Ritter; Markus Schimper; Werner Schelmbauer; Maurits Ortsmanns
Original assignee: Intel Deutschland GmbH
Current assignee: Intel Deutschland GmbH
Priority date: 2012-01-31
Filing date: 2013-01-31
Publication date: 2017-01-05
Anticipated expiration: 2033-02-01
Also published as: US8760330B2; DE102013201647B8; CN103227641A; DE102013201647A1; CN103227641B; US20130194114A1

Abstract

Analog-Digital-Wandler (400, 900) zur Umwandlung eines Eingangssignals, aufweisend: einen Sigma-Delta-Modulator (410, 310, 910), der für den Empfang eines analogen Modulatoreingangssignals (u1) und für die Bereitstellung eines digitalen Modulatorausgangssignals (v) konfiguriert ist; und eine Interferenzunterdrückungsschleife (420, 920), aufweisend: ein Digitalfilter (222, 922a), das für die relative Verstärkung des digitalen Modulatorausgangssignals (v) in einem Frequenzband, die Dämpfung des digitalen Modulatorausgangssignals (v) außerhalb des Frequenzbandes und eines das Frequenzband umgebenden Übergangsbandes sowie für die Bereitstellung eines gefilterten digitalen Rückführungssignals (v2) konfiguriert ist; einen Digital-Analog-Wandler (226), der für die Umwandlung des gefilterten digitalen Rückführungssignals (v2) in ein Unterdrückungssignal (v1) konfiguriert ist; und einen Signalkombinierer (228, 929), der für das Kombinieren des analogen Modulatoreingangssignals (u1) mit dem Unterdrückungssignal (v1) zu dem analogen Modulatoreingangssignal (u) konfiguriert ist, um Störsignalanteile im analogen Modulatoreingangssignal (u1) zumindest teilweise zu unterdrücken; gekennzeichnet dadurch, dass die Interferenzunterdrückungsschleife (420, 920) eine digitale Nachbildung (432, 932a) einer Signaltransferfunktion des Sigma-Delta-Modulators (410, 310, 910) aufweist, dass die digitale Nachbildung für den Empfang des gefilterten digitalen Rückführungssignals (v2) oder eines abgeleiteten gefilterten Signals und zur Bereitstellung einer Schätzantwort des Sigma-Delta-Modulators (410, 310, 910) auf das gefilterte digitale Rückführungssignal oder das abgeleitete gefilterte Signal konfiguriert ist, und dass die Schätzantwort mit dem digitalen Modulatorausgangssignal (v) oder einem abgeleiteten Modulatorausgangssignal kombiniert wird, um ein Ausgangssignal des Analog-Digital-Wandlers (400, 900) zu liefern.

Description

TECHNISCHES GEBIET
Die Ausführungsformen der vorliegenden Erfindung betreffen einen Analog-Digital-Wandler (ADC – analog-to-digital converter). Weitere Ausführungsformen der vorliegenden Erfindung betreffen eine Vorrichtung, die einen Analog-Digital-Wandler aufweist. Weitere Ausführungsformen der vorliegenden Erfindung betreffen einen Signalprozessor und eine Vorrichtung, die einen Signalprozessor aufweist. Weitere Ausführungsformen der vorliegenden Erfindung betreffen ein Verfahren für Analog-Digital-Wandlung oder ein Verfahren zur Verarbeitung eines Eingangssignals. Weitere Ausführungsformen der vorliegenden Erfindung betreffen ein computerlesbares digitales Speichermedium.
STAND DER TECHNIK
In heutigen mobilen Kommunikationsnetzwerken oder Zellularnetzen müssen Benutzer normalerweise die gleichen Frequenzen teilen, um multimediale Kommunikation mit hoher Geschwindigkeit zu erreichen. Aus der Sicht der Kommunikation zwischen einem einzelnen Benutzer und einer Basisübertragungsstation verursachen die anderen Benutzer und deren jeweilige Kommunikation mit der Basisübertragungsstation oder mit anderen Basisübertragungsstationen eine Störung der stattfindenden drahtlosen Kommunikation. Mit anderen Worten, Störsignale und unerwünschte Signalquellen können eine Störung verursachen. Zum Beispiel kann ein Funksender und -empfänger starke unerwünschte Signale empfangen, die außerhalb des gewünschten Signalbereichs liegen. Diese so genannten Blockiersignale müssen recht früh auf dem Empfängerpfad des Sende- und Empfangsgeräts herausgefiltert werden. In der Aufwärtsstrecke muss eine Basisübertragungsstation normalerweise viele asynchrone Benutzer gleichzeitig erkennen. In der Abwärtsstrecke werden die Benutzer (d. h. die Kommunikation zwischen Basisübertragungsstation und den verschiedenen Mobilstationen) zeitlich eingetaktet und weitgehend orthogonalisiert, doch muss die Mobilstation dennoch mit ein paar dominanten störenden Basisübertragungsstationen zu Rande kommen.
Auch in dem einer Analog-Digital-Wandlung unterzogenen Empfangssignal noch vorhandene Blockiersignale können zu Intermodulationsverzerrung und Aliasing führen. Zeitkontinuierliche Delta-Sigma-Modulatoren können als Analog-Digital-Wandler eines Empfängers eingesetzt werden. Durch den Einsatz von Delta-Sigma-Modulatoren entspannt sich die Anti-Alias-Filteranforderung, doch gerade bei diesen Modulatoren können starke Signale außerhalb des Bandes den Modulator instabil machen oder zumindest eine Verzerrung erzeugen.
US 2005/0275576 A1 zeigt ein System zur Analog-Digital-Wandlung, das einen Digital-Analog-Wandler verwendet, um ein oder mehrere Interferenzsignale im analogen Eingangssignal zumindest teilweise zu unterdrücken.
US 2008/0214135 A1 , US 7,218,904 B2 und US 2008/0129569 A1 zeigen ebenfalls Systeme, die mittels eines Feedbacksignals eine Unterdrückung von Störungen im Eingangssignal ermöglichen.
US 2011/0128178 A1 zeigt ein System mit einem Signalanalysemodul, das ein Basisbandsignal verarbeitet, um Signaleigenschaften des Basisbandsignals zu bestimmen. Ferner umfasst das System eine kognitive Entscheidungseinheit, die die Signaleigenschaften vom Signalanalysemodul empfängt und mindestens einen ersten adaptiven Parameter erzeugt. Das System umfasst weiter ein Verarbeitungsmodul, das das Basisbandsignal verarbeitet, um ein modifiziertes Signal zu erzeugen, das den Einfluss eines Störsignals auf die Empfangsqualität des Basisbandsignals reduziert.
ÜBERSICHT
Aufgabe der vorliegenden Erfindung ist es, die oben genannten Nachteile von Delta-Sigma-Modulatoren zu vermeiden. Diese Aufgabe wird durch die Gegenstände der unabhängigen Patentansprüche gelöst. Die Erfindung wird durch den Gegenstand der unabhängigen Patentansprüche definiert. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der abhängigen Patentansprüche.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Ausführungsformen der vorliegenden Erfindung werden anhand der beigefügten Figuren beschrieben, wobei:
1 zeigt ein Blockschaltbild einer standardmäßigen Topologie eines multimodalen zellulären Mehrbandempfängers;
2 zeigt ein Blockschaltbild der Topologie eines zeitkontinuierlichen Sigma-Delta-Analog-Digital-Wandlers, die auf der Filterung der Transferfunktion des analogen Signals (STF-Filterung) basiert;
3 zeigt die spektrale Leistungsdichte gemäß einer Prüfvorschrift für eine Prüfung, die ein Empfänger nach einer bestimmten Mobilkommunikationsnorm bestehen muss, um normkonform zu sein;
4 zeigt die spektrale Leistungsdichte gemäß einer Prüfvorschrift für den so genannten 3-MHz-Blocker-Testfall;
5 zeigt ein Blockschaltbild eines zeitkontinuierlichen Sigma-Delta-Modulators mit Digitalfilter im Rückführungspfad gemäß Ausführungsformen der in dieser Patentschrift offen gelegten Lehren;
6 zeigt den Frequenzgang des in 5 dargestellten digitalen Rückführungsfilters;
7 zeigt ein Blockschaltbild eines zeitkontinuierlichen Sigma-Delta-Modulators mit einer zusätzlichen Regelschleife gemäß Ausführungsformen der in dieser Patentschrift offen gelegten Lehren;
8 zeigt den Frequenzgang des in 7 dargestellten digitalen Regelfilters als Beispiel für ein ideales Filter einer digitalen Regelschleife;
9 zeigt ein Blockschaltbild eines linearen z-Domänenmodells eines Sigma-Delta-Modulators mit Regelschleife gemäß Ausführungsformen der in dieser Patentschrift offen gelegten Lehren;
10 zeigt ein Blockschaltbild eines Sigma-Delta-Modulators mit Steuerung und Korrekturschaltung gemäß Ausführungsformen der in dieser Patentschrift offen gelegten Lehren;
11 zeigt ein Blockschaltbild eines linearen z-Domänenmodells eines Sigma-Delta-Modulators mit Regelschleife gemäß Ausführungsformen zu den in dieser Patentschrift offen gelegten Lehren;
12 zeigt ein Blockschaltbild eines Sigma-Delta-Analog-Digital-Wandlers mit Regelschleife und die Auswirkungen verschiedener Reglerkenndaten auf den Eingang des Sigma-Delta-Analog-Digital-Wandlers;
13 zeigt ein Blockschaltbild eines Empfängers mit einem Hochfrequenz(HF)-Analog-Digital-Wandler mit einer digitalen Sendesignal-/Blockierunterdrückungs-Regelschleife;
14 zeigt ein Blockschaltbild eines Empfängers mit einem frequenzumsetzenden HF-Analog-Digital-Wandler mit einer digitalen Sendesignal-/Blockierunterdrückungs-Regelschleife;
15 zeigt rückführungslose Transferfunktionen des Sigma-Delta-Modulators, des Regelfilters und der Sendesignal-/Blockierunterdrückungs-Regelschleife;
16 zeigt einen Vergleich der Signaltransferfunktion des Kern-Sigma-Delta-Modulators mit der Signaltransferfunktion des Sigma-Delta-Modulators im Zusammenwirken mit der Sendesignal-/Blockierunterdrückungs-Regelschleife;
17 zeigt Frequenzkurven der Ausgangssignale eines ungeregelten Sigma-Delta-Modulators, eines geregelten und korrigierten Sigma-Delta-Modulators und eines geregelten Sigma-Delta-Modulators als Reaktion auf ein Eingangssignal mit einem Nutzsignal und Rauschen, aber ohne Blockiersignal;
18 ähnelt 17, jedoch weist das Eingangssignal weiterhin ein Blockiersignal auf;
19 ähnelt 17, jedoch weist das Eingangssignal weiterhin einen vom Sendesignal verursachten Nebensprechanteil auf;
20 zeigt die Wellenformen von drei verschiedenen Signalen zur Veranschaulichung des Ausgleichsverhaltens der digitalen Sendesignal-/Blockierunterdrückungs-Regelschleife;
21 zeigt eine grafische Darstellung des Störabstands in Abhängigkeit von der Eingangsamplitude;
22 zeigt ein Bode-Diagramm der Signaltransferfunktion des Sigma-Delta-Modulators ohne und mit Steuerung, die zwischen 70 und 90 MHz eine Bandsperre verursacht;
23 zeigt ein Bode-Diagramm der Signaltransferfunktion des Sigma-Delta-Modulators ohne und mit Steuerung, die zwischen 125 und 145 MHz eine Bandsperre verursacht;
24 zeigt ein Bode-Diagramm der Signaltransferfunktion bis zum Eingang des Sigma-Delta-Modulators;
25 zeigt ein Bode-Diagramm der Signaltransferfunktionen mit Steuerung bis zum Eingang und Ausgang des Sigma-Delta-Modulators;
26 zeigt ein Bode-Diagramm der Signaltransferfunktion ohne Steuerung, des Regelfilters und des geregelten Systems;
27 zeigt ein Blockschaltbild einer Versuchsanordnung mit drei Sigma-Delta-Modulatoren in unterschiedlichen Konfigurationen (ideal, nicht ideal ohne Steuerung und nicht ideal mit Steuerung);
28 zeigt ein Blockschaltbild des in der Versuchsanordnung von 27 dargestellten Sigma-Delta-Modulators;
29 zeigt ein Blockschaltbild der in der Versuchsanordnung von 27 dargestellten digitalen Steuerung;
30 zeigt ein Blockschaltbild des in der Versuchsanordnung von 27 dargestellten Digital-Analog-Wandlers (digitalen Sigma-Delta-Modulators);
31 zeigt ein Bode-Diagramm von sinusbasierten und kosinusbasierten Regelfiltern;
32 zeigt ein Bode-Diagramm von ungedämpften und gedämpften kosinusbasierten Regelfiltern; und
33 zeigt ein Blockschaltbild, das das Konzept kaskadierender Steuerungen mit Regeneration der Signaltransferfunktion veranschaulicht.
DETAILLIERTE BESCHREIBUNG
Bevor im Folgenden Ausführungsformen der vorliegenden Erfindung anhand der beigefügten Figuren ausführlich beschrieben werden, ist hervorzuheben, dass die gleichen Elemente oder Elemente mit der gleichen Funktionalität die gleichen oder ähnliche Bezugsnummern haben und dass auf eine wiederholte Beschreibung von Elementen mit der gleichen oder einer ähnlichen Bezugsnummer normalerweise verzichtet wurde. Daher sind Beschreibungen für Elemente mit gleichen oder ähnlichen Bezugsnummern gegeneinander austauschbar. In der folgenden Beschreibung wird eine Vielzahl von Einzelheiten angeführt, um eine gründlicherer Erläuterung der Ausführungsformen der vorliegenden Erfindung zu bieten. Es wird für den Fachmann jedoch offenkundig sein, dass Ausführungsformen der vorliegenden Erfindung auch ohne diese spezifischen Details umgesetzt werden können. In anderen Fällen werden wohlbekannte Bauformen und Vorrichtungen im Blockschaltbild statt im Detail dargestellt, um die Ausführungsformen der vorliegenden Erfindung nicht in den Hintergrund treten zu lassen. Außerdem können die im Folgenden beschriebenen Merkmale der verschiedenen Ausführungsformen sofern nicht anders angemerkt auch miteinander kombiniert werden.
Um das verfügbare Frequenzband effektiver zu nutzen, erfordern die derzeitigen Normen für die drahtlose Kommunikation eine dichte Anordnung von Übertragungskanälen im Frequenzbereich. Während es vor allem derzeitige digitale Signalverarbeitungsverfahren Empfängern ermöglichen, ein Nutzsignal aus einem relativ starken Grundrauschen (d. h. einem relativ geringen Störabstand) herauszufiltern, stellt ein so genanntes Blockiersignal, Störsignal oder Interferenzsignal auf einer nahe gelegenen Frequenz und mit einem dem Nutzsignal vergleichbaren oder sogar höheren Signalpegel für die Mehrzahl der Empfängerstrukturen eine Herausforderung dar. Insbesondere der Analog-Digital-Wandler des Empfängers muss das Blockiersignal und das Nutzsignal mit relativ hoher Wiedergabetreue verarbeiten, damit das Blockiersignal vom Nutzsignal durch Signalverarbeitungsverfahren getrennt wird, sobald das Digitalsignal vom Analog-Digital-Wandler angeholt wurde. Daher begrenzen starke Blocker die Leistung des Analog-Digital-Wandlers.
In 1 ist eine standardmäßige multimodale zelluläre Mehrbandempfängertechnologie in Form eines Blockschaltbilds dargestellt. Die Empfängertopologie weist ein HF-Empfangsteil (rauscharmer Verstärker, Mischer und Passivpol) und ein Basisbandfilter (1. Pol und Biquad), eine programmierbare Verstärkungsregelung (PGC – programmable gain control) und einen zeitkontinuierlichen Sigma-Delta-Modulator (CT-SD ADC – continuous-time sigma-delta modulator) auf. Das HF-Empfangsteil (Frontend) muss zur gleichen Zeit entgegengesetzte Anforderungen erfüllen. Einerseits muss es eine starke Verstärkung bieten, um den Beitrag der nachfolgenden Blöcke wie Basisbandfilter, PGC und ADC zur Gesamtrauschzahl zu reduzieren. Andererseits kann zu viel Verstärkung am Mischer und 1. Pol zu Aussteuerungs- und Linearitätsproblemen führen. Zusätzlich erfordert die 3GPP-Spezifikation (3rd Generation Partnership Project) neue Empfängermerkmale wie vier Kanäle in HSDPA (High-Speed Downlink Packet Access) und Trägeraggregation. Das Merkmal führt zu vier Empfängerpfaden mit I/Q-First-Poles, wobei jeder 1. Pol anders implementiert wird. Somit wird die First-Pole-Kapazität von angenommenen 200 pF 16 Mal angewendet, was zu einer Gesamtempfängerkapazität von 16 × 200 pF = 3,2 nF führt. Die Größe des 1. Pols wird hauptsächlich durch die minimale Sendesignal-/Blockierfrequenz, den Spitzenstrom des Mischers und die Versorgungsspannung bestimmt. Die Versorgungsspannung verringert sich bei CMOS-Technologien (CMOS: Complementary Metal Oxide Semiconductor) mit Strukturbreiten von 28 nm, 22 nm, 14 nm und darunter, die die Aussteuerungs- und Rauschproblematik verschärfen und zu einer weiteren Erhöhung der First-Pole-Kapazität führen. Für einen Empfänger, der GSM/EDGE unterstützt, ist der in 4 dargestellte 3 MHz-Blockertest entscheidend für die First-Pole-Kapazität. Wenn der Empfänger in einer Datenmodemanwendung wie einem UMTS/LTE-Stick (UMTS: „Universal Mobile Telecommunications System”, LTE: „Long-Term Evolution”), wird die First-Pole-Kapazität durch das in 3 dargestellte Referenzempfindlichkeits-LTE-10-Band 17 definiert.
2 zeigt ein Blockschaltbild einer Signalübertragungsfilterung (STF-Filterung) auf der Grundlage der CT-SD ADC-Technologie. Diese Topologie leidet ebenfalls unter der Aussteuerungsproblematik. Nur wird diese hier zum ersten Integrator verlagert. Daher kranken auf Analogfilterung basierende Technologien wie in 1 und 2 dargestellt an Kapazitätserhöhung auf dem kleiner werdenden Pfad (d. h. der Entwicklung zu CMOS-Technologien mit Strukturbreiten von 14 nm und darunter). Die in 1 und 2 dargestellten Technologien scheinen daher im Hinblick auf ihre Eignung für CMOS-Technologien im tiefen Submikrometerbereich begrenzt zu sein.
Eine aktuelle Lösung dieses Problems besteht in der Verringerung der Verstärkung im LNA-Mischer, um so weniger Mischerspitzenstrom zu erhalten, und in einer Erhöhung der Kapazität am ersten Pol oder ersten Integrator, um dem Umschwung zu niedrigeren Versorgungsspannungen gerecht zu werden. Diese Maßnahmen führen zu einer geringeren Empfängerempfindlichkeit und größeren Flächenansprüchen wegen der höheren Kapazitäten.
Der Ausschlag am Eingang des ersten Integrators im zeitkontinuierlichen Sigma-Delta-Modulator im HF-ADC-Empfänger wie in 2 dargestellt wird durch das Verhältnis zwischen Sende- und Blockiersignal unter einer Mehrzahl von möglicherweise auftretenden Betriebsbedingungen definiert. Nach einem Aspekt der in dieser Patentschrift offen gelegten Lehren kann der erste STF-Filterungspol auf höhere Frequenzen verlagert werden, um die Größe der Kapazität des ersten Integrators zu verringern. Die nun fehlende Empfängerselektivität wird durch ein zusätzliches Digitalfilter zwischen Quantisierer und einem Digital-Analog-Wandler (DAC – digital-to-analog converter), der zur Rückführungsschleife gehört, kompensiert. 5 zeigt ein Blockschaltbild eines Analog-Digital-Wandlers 100 gemäß Ausführungsformen der in dieser Patentschrift offen gelegten Lehren. Ein analoges Eingangssignal u wird am Eingang L0 des Schleifenfilters 112 eines Sigma-Delta-Modulators 110 empfangen. Das analoge Eingangssignal u wird mittels eines Signalkombinierers 128 im Schleifenfilter 112 mit einem Unterdrückungssignal kombiniert. An einem Ausgang des Schleifenfilters 112 wird eine gefilterte Version v des kombinierten Signals (d. h. des durch Kombinieren des analogen Eingangssignals u und des Unterdrückungssignals erhaltenen Signals) für einen Eingang des Quantisierers 114 bereitgestellt, der ebenfalls Teil des Sigma-Delta-Modulators 110 ist. Bei der in 5 dargestellten Ausführungsform ist der Quantisierer 114 ein Multi-Bit-Quantisierer. Ein durch den Quantisierer 114 eingebrachter Quantisierungsfehler wird durch ein Quantisierungsfehlersignal e angegeben, das einen weiteren (imaginären) Eingang des Quantisierers 114 bildet. Am Ausgang des Quantisierers 114 wird ein Multi-Bit-Signal v erhalten, das bei der in 5 dargestellten Ausführungsform das digitale Modulatorausgangssignal bildet.
Der in 5 dargestellte Analog-Digital-Wandler 100 weist weiterhin eine Interferenzunterdrückungsschleife 120 auf, die bei der dargestellten Ausführungsform mit der Rückführungsschleife des Sigma-Delta-Modulators 110 zusammenfällt. Der Sigma-Delta-Modulator 110 weist einen Digital-Analog-Wandler 116 auf. Ein Ausgang des Digital-Analog-Wandlers 116 ist mit dem Eingang L₁ des Schleifenfilters 112 verbunden. Da die Rückführungsschleife des Sigma-Delta-Modulators 110 und die Interferenzunterdrückungsschleife 120 bei der in 5 dargestellten Ausführungsform zusammenfallen, kann der Digital-Analog-Wandler 116 sowohl der Rückführungsschleife als auch der Interferenzunterdrückungsschleife 120 zugewiesen sein.
Der Digital-Analog-Wandler 116 empfängt ein gefiltertes Digitalsignal an seinem Eingang, das durch das Digitalfilter 122 als Teil der Interferenzunterdrückungsschleife 120 bereitgestellt wird. Das Digitalfilter 120 ist für die relative Verstärkung des Sigma-Delta-Ausgangssignals v in einem (bestimmten) Frequenzband konfiguriert. Außerhalb dieses Frequenzbandes und damit auch außerhalb eines das Frequenzband umgebenden Übergangsbandes ist das Digitalfilter 122 für die relative Dämpfung des Sigma-Delta-Ausgangssignals v konfiguriert. Die Ausdrücke „relative Verstärkung” und „relative Dämpfung” geben an, dass das Sigma-Delta-Ausgangssignal innerhalb des Frequenzbandes im Vergleich zum Bereich außerhalb des Frequenzbandes relativ (aber nicht unbedingt absolut) verstärkt wird. Bei dem erwähnten Frequenzband kann es sich um ein finites Frequenzband handeln, d. h. eine untere Grenze und eine obere Grenze des Frequenzbandes ist ungleich Null und auch ungleich unendlich. Diese Bedingung lässt sich als 0 < f_untere und < f_obere < ∞ ausdrücken. Daher kann das Digitalfilter 122 einen Frequenzgang wie ein Bandpassfilter aufweisen oder als digitales Bandpassfilter gemäß den geeigneten Konstruktionstechniken für digitale Bandpassfilter ausgeführt sein. Es ist zu beachten, dass ein solches digitales Bandpassfilter nicht unbedingt ein ideales Bandpassfilter ist, das die Signale außerhalb seines Durchlassbandes vollkommen unterdrückt. Das Digitalfilter 122 weist außerhalb des Durchlassbandes eher ein Nichtnull-Frequenzverhalten auf, denn nach mindestens einigen der in dieser Patentschrift offen gelegten Lehren ist eine vollkommene Unterdrückung des Signals außerhalb des Durchlassbandes weder notwendig noch wünschenswert. Eine genauere Bezeichnung der erforderlichen Filterfunktion wäre „Bandhervorhebung” oder „Bandanhebung”, d. h. eine (möglicherweise konstante) von Null verschiedene Transferfunktion außerhalb des Durchlassbandes und relativ dazu eine Hervorhebung innerhalb des Frequenzbandes (Durchlassbandes). Entsprechend kann das Digitalfilter 122 auch als Bandhervorhebungsfilter oder Bandanhebungsfilter angesehen werden.
Bei der in 5 dargestellten Ausführungsform kann der Signalkombinierer 128 sowohl der Rückführungsschleife des Sigma-Delta-Modulators 110 als auch der Interferenzunterdrückungsschleife 120 zugeordnet werden, da Rückführungsschleife und Interferenzunterdrückungsschleife in dieser Ausführungsform zusammenfallen.
6 zeigt die Digitalfilter-Kennlinie des in 5 dargestellten Digitalfilters 122. Die Digitalfilter-Kennlinie weist eine Verstärkung innerhalb des Durchlassbandes von 0 < dB und im Sendesignal-/Blockierfrequenzbereich eine Verstärkung von 10 dB auf. Diese Verstärkung von 10 dB führt zu einer erhöhten STF-Filterselektivität im Sendesignal-/Blockierfrequenzbereich. Die Signaltransferfunktion STF(z) und die Rauschübertragungsfunktion NTF(z) sind in den Gleichungen (1) und (2) angegeben.
In den Gleichungen (1) und (2) steht L₀ für die Transferfunktion des Schleifenfilters 112 zwischen dessen Eingang L₀ und dessen Ausgang und L₁ für die Transferfunktion des Schleifenfilters 112 zwischen dessen Eingang L₁ und dessen Ausgang. Das Symbol F_d bezeichnet die Signaltransferfunktion der Rückführungsschleife.
Das Digitalfilter 122 könnte einfach durch zwei Pole und zwei Nullen implementiert werden. Die STF-Filterkennlinie lässt sich mit dem zusätzlichen Digitalfilter digital verbessern, doch ist in diesem Fall normalerweise auch die Schleifenstabilität leicht herabgesetzt. Die numerischen Operationen im Digitalfilter führen zu einer erhöhten DAC-Anforderung von bis zu 20 Bits für den Mobilkommunikationsstandard LTE20.
Das Frequenzband des Digitalfilters 112 entspricht dem Frequenzanteil der Filterkennlinie in 6, bei dem die Verstärkung des digitalen Rückführungsfilters (zumindest annähernd) 10 dB beträgt. Das Übergangsband entspricht den beiden Abschnitten der Filterkennlinie links und rechts vom Frequenzband. Somit sinkt die Verstärkung im Übergangsband von 10 dB auf 0 dB. Das Frequenzband des Digitalfilters 122 liegt im Frequenzbereich eines erwarteten Störsignals oder einer Vielzahl von erwarteten Störsignalen gemäß 6. Alternativ dazu kann das Frequenzband des Digitalfilters 122 den/die Frequenzbereich(e) des erwarteten Störsignals bzw. der erwarteten Störsignale aufweisen oder überlappen.
Außerdem zeigt 6, dass das Digitalfilter 122 das Sigma-Delta-Ausgangssignal v im Frequenzbereich des Eingangssignals u innerhalb des Durchlassbandes dämpft und das Sigma-Delta-Ausgangssignal v im Frequenzbereich des Eingangssignals u außerhalb des Durchlassbandes relativ verstärkt.
Das in 5 dargestellte Blockschaltbild kann auch als Signalprozessor, der einen Vorwärtssignalverarbeitungspfad und einen Rückführungssignalverarbeitungspfad aufweist, angesehen werden. Der Vorwärtssignalverarbeitungspfad umfasst einen Sigma-Delta-Modulator 110. Der Rückführungssignalverarbeitungspfad 120 umfasst eine digitale Steuerung 122 zur Aufbereitung eines Modulatorausgangssignals v und zur Einspeisung des resultierenden Unterdrückungssignals in den Eingang L₁ des Vorwärtssignalverarbeitungspfads zur selektiven Unterdrückung von Signalanteilen des Eingangssignals u für den Signalprozessor 100. Die digitale Steuerung 122 verfüngt über eine (Frequenz)-Kennlinie zum Anheben eines Außerbandfrequenzbereichs, so dass die Einspeisung des resultierenden Unterdrückungssignals am Eingang L₁ des Sigma-Delta-Modulators 110 die Außerbandsignalanteile im Außerbandfrequenzbereich des Eingangssignals u für den Signalprozessor reduziert.
Der Sigma-Delta-Modulator 110 kann für den Empfang eines Modulatoreingangssignals u konfiguriert sein. Das Modulatorausgangssignal v kann ein digitales Signal sein.
Das in 5 dargestellte Blockschaltbild kann auch als ein Analog-Digital-Wandler 100 angesehen werden, der Folgendes aufweist:
ein Mittel 128 zum Kombinieren eines Eingangssignals u mit einem Unterdrückungssignal und zum Bereitstellen des entsprechenden Modulatoreingangssignals;
ein Mittel 110 zur Sigma-Delta-Modulation des Modulatoreingangssignals und zur Bereitstellung eines Sigma-Delta-Modulatorsignals v;
ein Mittel zum Filtern des Sigma-Delta-Modulatorsignals v in einem Frequenzband und zur relativen Dämpfung des Sigma-Delta-Ausgangssignals außerhalb des Frequenzbandes und eines das Frequenzband umgebenden Übergangsbandes für den Erhalt eines gefilterten Sigma-Delta-modulierten Signals; und
ein Mittel 116 zur Digital-Analog-Wandlung des gefilterten Sigma-Delta-modulierten Signals zum Erhalt des Unterdrückungssignals.
Fortgeschrittener ist die Idee des Baus einer digitalen Sendesignal-/Blockierunterdrückungsschleife um den Kern-Delta-Sigma-Modulator herum, die das Sendesignal-/Blockiersignal vor dem Kern-Delta-Sigma-Modulator subtrahiert. Dieses Herangehen ist in 7 dargestellt. Der im Blockschaltbild in 7 dargestellte Analog-Digital-Wandler 200 weist den Sigma-Delta-Modulator 210 und die Interferenzunterdrückungsschleife 220 auf. Der Sigma-Delta-Modulator 210 umfasst das Schleifenfilter 212, den Multi-Bit-Quantisierer 214 und den Digital-Analog-Wandler 216. Die Interferenzunterdrückung 220 umfasst das Digitalfilter 222, ein digitales Rauschfilter 225, einen (weiteren) Digital-Analog-Wandler 226 und einen Signalkombinierer 228. Der Analog-Digital-Wandler 200 empfängt das Eingangssignal u1, das dann vom Signalkombinierer 228 der Interferenzunterdrückungsschleife 220 mit dem Unterdrückungssignal v1 kombiniert wird. Der Signalkombinierer 228 ist in der in 7 dargestellten Ausführungsform als Subtrahierer implementiert. Die Kombination von Eingangssignal u1 und Unterdrückungssignal v1 ergibt ein analoges Modulatoreingangssignal u, das am Eingang L0 des Schleifenfilters 212 bereitgestellt wird. Der Sigma-Delta-Modulator 210 der in 7 dargestellten Ausführungsform gleicht im Wesentlichen dem in 5 dargestellten Analog-Digital-Wandler 100. Ein Unterschied liegt darin, dass die Rückführungsschleife des Sigma-Delta-Modulators 210 zwischen dem Quantisierer 214 und dem Digital-Analog-Wandler 216 kein Digitalfilter aufweist. Dennoch ist denkbar, dass die Rückführungsschleife des Sigma-Delta-Modulators 210 ein Digitalfilter in der Rückführungsschleife aufweist.
Wie bereits im Zusammenhang mit 5 angemerkt, bewirkt das Digitalfilter 222 eine relative Verstärkung des Sigma-Delta-Ausgangssignals v in einem (bestimmten) Frequenzband und eine relative Dämpfung des Sigma-Delta-Ausgangssignals v außerhalb dieses Frequenzbandes und eines mit dem Frequenzband assoziierten Übergangsbandes (d. h. das Frequenzband normalerweise umgebend und/oder an das Frequenzband angrenzend). Ein entsprechendes gefiltertes digitales Rückführungssignal wird am Ausgang des Digitalfilters 222 bereitgestellt.
Um das oben Gesagte zusammenzufassen: der Kern-Sigma-Delta-Modulator 210 umfasst das Digitalfilter 212, den Quantisierer 214 und den Rückführungs-DAC 216, während die digitale Regelschleife (Interferenzunterdrückungsschleife) 220 das digitale (Regel)-Filter 222, den Noise Shaper (Rauschformer, NS) 225 und einen zusätzlichen Sendesignal-/Blockierunterdrückungs-DAC 226 aufweist.
Die Kennlinie des digitalen Regelfilters weist wie in 8 dargestellt eine Verstärkung innerhalb des Durchlassbandes von –10 dB und im Sendesignal-/Blockierfrequenzbereich eine Verstärkung von +10 dB auf. Im Vergleich zum Digitalfilter 122 beim in 5 dargestellten Sigma-Delta-Schleifenansatz passiert das Nutzsignal u1 im Durchlassband den Signalkombinierer 228 wegen der Durchlassbandverstärkung von –10 dB in der Interferenzunterdrückungsschleife 220 im Wesentlichen unverändert und wird so zum Eingang L0 des Kern-Sigma-Delta-Modulators 210 weitergeleitet.
Im Gegensatz dazu werden alle Signale im Sendesignalfrequenzbereich durch die Wirkung der Regelfilterverstärkung von 10 dB im Sendesignal-/Blockierfrequenzbereich und des Signalkombinierers 228 unterdrückt.
Mit der Gleichung (3) wird die Wirkung des Regelfilters 222 auf die Gesamt-STF berechnet: STF_gesamt = STF / 1 + STF·H(z) (3) wobei H(z) für den Frequenzgang des Regelfilters 222 steht. Es zeigt sich, dass die Gesamtsignalübertragungsfunktion STF_gesamt bei den Frequenzbereichen, in denen H(z) klein ist, annähernd gleich der Signaltransferfunktion STF des Kern-Sigma-Delta-Modulators 210 ist. Andererseits ist in den Frequenzbereichen, in denen der Frequenzgang H(z) des Regelfilters 222 groß ist, der Nenner des Bruchs in Gleichung (3) größer als der Zähler, so dass die Gesamtsignalübertragungsfunktion STF_gesamt in diesem Frequenzbereich relativ klein wird. Der Sendesignalfrequenzbereich ist normalerweise in Frequenzduplexsystemen bekannt und hängt vom genutzten Band und den verwendeten Standards ab. Ein Beispiel für ein Sendesignal mit einem Frequenzbereich von 26 MHz bis 35 MHz im Vergleich zum gewünschten Empfangssignal ist in 3 dargestellt. Im Gegensatz dazu kann die Blockierfrequenz in Zeitduplexsystemen (TDD) wie DSM/EDGE in einem Frequenzbereich von 3 MHz bis 100 MHz liegen, doch ist die Frequenz unbekannt. In diesem Fall kann das Digitalfilter 222 an einen Frequenzbereich von 3 MHz bis zu 20 MHz angepasst werden, um die Dämpfungsanforderungen im ersten Integrator des Kern-Sigma-Delta-Modulators 210 zu entspannen. Dieses Nachlassen der Dämpfungsanforderungen im ersten Integrator reduziert die Kapazität, die für den ersten Integrator bereitgestellt werden muss. Bei dem erwähnten Digitalfilter kann es sich in einem einfachen Fall um einen digitalen Resonator handeln.
Eine wesentliche konstruktive Anforderung an das digitale Regelfilter ist die Stabilität der Regelschleife. Der Eingang des digitalen Regelfilters benötigt die gleiche Busbreite wie der Kern-Sigma-Delta-Modulator, aber der Ausgang des digitalen Regelfilters 222 muss wegen der durchgeführten Signalverarbeitung eine deutlich erhöhte Busbreite haben, um Abbrechfehler zu verhindern. Dies kann zum Beispiel beim Mobilkommunikationsstandard LTE20 zu DAC-Auflösungen von bis zu 20 Bit führen. Um dieses Problem zu lösen, kann ein digitaler Noise Shaper 225 eingebracht werden, der einen DAC 226 mit geringer Auflösung zur Sendesignal-/Blockierunterdrückung ermöglicht. Das vom Interferenzunterdrückungsschleifen-DAC 226 erzeugte hochfrequente geformte Quantisierungsrauschen wird zur Erhaltung der Leistung von der Modulator-STF gefiltert. Daher kann die Interferenzunterdrückungsschleife 220 den digitalen Noise Shaper 225 irgendwo zwischen dem Ausgang des Sigma-Delta-Modulators 210 und dem Digital-Analog-Wandler 226 aufweisen.
9 zeigt ein Blockschaltbild eines Analog-Digital-Wandlers nach den in dieser Patentschrift offen gelegten Lehren in einer verallgemeinerten Form. In 9 wird das analoge Eingangssignal mit u1 und das digitale Ausgangssignal mit v bezeichnet. Der Block 310 im Vorwärtssignalpfad des Analog-Digital-Wandlers entspricht einem Sigma-Delta-Modulator mit einer Signaltransferfunktion STF(z). Im Rückführungspfad weist der Analog-Digital-Wandler eine Digitalsteuerung oder ein Digitalfilter 320 mit der Transferfunktion H(z) auf. Somit zeigt 9 ein lineares z-Domänenmodell des Sigma-Delta-Modulators 310 mit der Regelschleife 320. Die Gesamtsignalübertragungsfunktion dieses linearen z-Domänenmodells wurde bereits weiter oben im Zusammenhang mit Gleichung (3) behandelt. Der Signalkombinierer 328, der das Eingangssignal u1 mit einer Ausgabe der Regelschleife 320 (d. h. einem Unterdrückungssignal) kombiniert, ist in dieser Ausführungsform als Subtrahierer implementiert. Da das Eingangssignal u1 ein analoges Signal ist, ist die Ausgabe der Regelschleife 320 normalerweise ebenfalls ein analoges Signal. Entsprechend handelt es sich bei dem Signalkombinierer 328 um einen Analogsignalkombinierer.
Eine oben behandelte Weiterbildung dieser Technik ist in 10 als eine weitere mögliche Ausführungsform eines Analog-Digital-Wandlers 400 nach den offen gelegten Lehren dargestellt. Der Analog-Digital-Wandler 400 weist einen zeitkontinuierlichen Sigma-Delta-Modulator 410 und eine digitale Sendesignal-/Blockierunterdrückungsschleife 420 auf. Außerdem umfasst der Analog-Digital-Wandler 400 eine digitale Nachbildung 432 der Signaltransferfunktion STF des Sigma-Delta-Modulators 410 zum Verarbeiten eines Ausgangssignals des digitalen Noise Shapers, d. h. eines Ausgangssignals des digitalen Noise Shapers 225. Die digitale Nachbildung 432 stellt ein STF-Nachbildungssignal bereit, das mit Hilfe eines digitalen Subtrahierers 434 mit dem Kern-Sigma-Delta-Ausgangssignal v zu einem Ausgangssignal w des gesamten Analog-Digital-Wandlers 400 kombiniert wird. Das STF-Nachbildungsausgangssignal entspricht im Wesentlichen dem Kern-Delta-Sigma-Ausgangssignal bzw. ähnelt diesem, ist jedoch negativ. Mit Hilfe des STF(z)-Nachbildungsblocks 432 wird das Verhalten des Kern-Sigma-Delta-Modulators 410 ohne die digitale Sendesignal-/Blockierunterdrückungsschleife 420 rekonstruiert. Somit braucht der Kern-Sigma-Delta-Modulator 410 das Sendesignal-/Blockiersignal nicht mehr zu verarbeiten, doch enthält das digitale Ausgangssignal w des Analog-Digital-Wandlers 400 trotzdem das rekonstruierte Sendesignal-/Blockiersignal. Daher muss die Busbreite für das digitale Ausgangssignal w im Gegensatz zur Busbreite der Ausgabe des Kern-Sigma-Delta-Modulators erhöht werden. Für einen Kern-Sigma-Delta-Modulator mit einer flachen Signaltransferfunktion STF im Durchlassband, kann die digitale STF(z)-Nachbildung 432 mit STF(z) = 1 angesetzt werden. In diesem Fall funktioniert jedoch die Kern-Sigma-Delta-STF-Rekonstruktion für den Außerbandfrequenzbereich nicht richtig. Dieses Herangehen ist bei Anwendungen einsetzbar, bei denen der Außerbandfrequenzbereich nicht von Interesse ist.
Nach der Darstellung in 10 weist die Interferenzunterdrückungsschleife 420 die digitale Nachbildung 432 der Signaltransferfunktion STF des Sigma-Delta-Modulators 410 auf. Die digitale Nachbildung 432 ist für den Empfang des gefilterten digitalen Rückführungssignals v2 oder eines abgeleiteten gefilterten Signals v3 und für die Bereitstellung einer Schätzantwort des Signal-Delta-Modulators 410 auf das gefilterte digitale Rückführungssignal v2 oder das abgeleitete gefilterte Signal v3 konfiguriert. Die geschätzte Antwort wird mit dem digitalen Modulatorausgangssignal v oder einem abgeleiteten Modulatorausgangssignal zu einem Ausgangssignal w des Analog-Digital-Wandlers 400 addiert oder kombiniert.
In alternativen Ausführungsformen kann die Interferenzunterdrückungsschleife 420 eine weitere digitale Nachbildung der Signaltransferfunktion STF des Sigma-Delta-Modulators 410 und ein weiteres Digitalfilter umfassen, wobei sich die weitere Nachbildung und das weitere Digitalfilter mit der digitalen Nachbildung 432 und dem Digitalfilter 222 in einer Kaskadenanordnung befinden, so dass eine von der weiteren Nachbildung bereitgestellte weitere Schätzantwort mit dem digitalen Modulatorausgangssignal v kombiniert (d. h. zu diesem addiert oder von diesem subtrahiert) wird und so das abgeleitete gefilterte Signal für das Digitalfilter ergibt. Weiterhin kann ein weiteres digitales Filtersignal von einem weiteren Digitalfilter bereitgestellt und dann mit dem digitalen Filtersignal kombiniert (d. h. zu diesem addiert oder von diesem subtrahiert) werden, um das Unterdrückungssignal v1 zu erhalten. Ein Beispiel für eine mögliche Kaskadenanordnung ist in 40 dargestellt und wird weiter unten ausführlich beschrieben. Die Interferenzunterdrückungsschleife kann eine Kaskadenanordnung von mindestens zwei Rückführungszweigen umfassen, wobei jeder Rückführungszweig ein Digitalfilter und einen Digital-Analog-Wandler aufweist.
Die Technik der digitalen STF-Nachbildung kann auch wie in 11 dargestellt zur Korrektur von Rundungsfehlern des Digitalfilters eingesetzt werden. Das in 11 dargestellte Blockschaltbild basiert auf dem in 9 dargestellten Blockschaltbild. Außerdem sind die STF-Nachbildung 432 und der Digitalsignalkombinierer 434 Teil des Analog-Digital-Wandlers. Die Rundungsfehler sind als Signal e dargestellt, das zu dem vom digitalen Regelfilter 320 erzeugten Signal mit dem (imaginären) Signalkombinierer 427 addiert wird. Die Transferfunktion der digitalen Nachbildung 432 kann nun als Faltung der (geschätzten) Signaltransferfunktion STF(z) des Sigma-Delta-Modulators 310 und des Terms (1 + ε(z)) modelliert werden, wobei ε(z) ein z-Domänenmodell des vom digitalen Regelfilter 320 verursachten relativen Fehlers e zwischen STF und STF-Nachbildung ist. Mit diesem neuartigen Verfahren wird der digitale Noise Shaper 225 nicht benötigt. Das vorgeschlagene Verfahren wird (nur) durch eine Nichtübereinstimmung zwischen der tatsächlichen Signaltransferfunktion STF(s) des Sigma-Delta-Modulators 310 und der digitalen STF(z)-Nachbildung 432 begrenzt. Weiterhin kann das vorgeschlagene Verfahren auch zur Korrektur von Nichtidealitäten im Interferenzunterdrückungs-DAC 226 genutzt werden.
Der digitale Noise Shaper 225 und das digitale Regelfilter 222 können als zwei verschiedene Schaltkreise ausgeführt werden. Als Alternative können diese beiden Schaltkreise zu einer Schaltung kombiniert werden. Die Grundidee besteht in der Nutzung der Topologie des digitalen Noise Shapers und im Auftragen eines Regelfilterverhaltens auf die Signaltransferfunktion des Noise Shapers. Die Verwendung von Regelfilterkoeffizienten im Noise Shaper dürfte zu einer Herabsetzung der Noise Shaper-Leistung führen. Eine solche reduzierte Noise Shaper-Leistung kann durch eine erhöhte digitale Auflösung (z. B. zusätzliche Bits) im Sendesignal-/Blockierunterdrückungs-DAC 226 ausgeglichen werden. Der Eingang der Digitalsteuerung-Noise Shaper-Kombination kann eine Quantisiererbusbreite von etwa 3 Bit/4 Bit haben und normalerweise gleichwertig mit der Busbreite des Sigma-Delta-Modulators sein. Die Busbreite des Ausgangs der digitalen Noise Shaper-Kombination und des Sendesignal-Blockierunterdrückungs-DAC 226 wird durch die geforderte Gesamtleistung, insbesondere durch einen bestimmten Störabstand (SNR), bestimmt. Ein Vorteil der Nutzung einer Deltastruktur im Vergleich zu einer Verzögerungsstruktur für die Digitalsteuerung-Noise Shaper-Kombination besteht darin, dass Rundungsfehler hier weniger verstärkt werden als in der Verzögerungsstruktur. Daher dürfte die Deltastruktur in der Implementierung zu geringeren Busbreiten führen.
Das vorgeschlagene Verfahren gestattet eine Optimierung des analogen Noise Shapers für den Störabstand und eine digitale Implementierung der Signaltransferfilterung. Das vorgeschlagene Verfahren für zu Kern-Sigma-Delta-Modulatoren niederer Ordnung mit geringerem Flächenbedarf und geringerer Verlustleistung. Die zusätzliche digitale Schaltung ist relativ unempfindlich für Variationen analoger Komponenten, d. h. die zusätzliche digitale Schaltung ist in dieser Hinsicht robust. Weiterhin kann die zusätzliche digitale Schaltung neu konfiguriert werden, d. h. die Signaltransferfunktion kann während des Betriebs digital anpassbar sein. Nach einer digitalen Korrektur kann eine rekonstruierte Signaltransferfunktion STF des Kern-Sigma-Delta-Modulators verwendet werden.
Gemäß der Mehrzahl der Ausführungsformen für die in dieser Patentschrift offen gelegten Lehren wird ein Sigma-Delta-Modulator in Bezug auf seine Signaltransferfunktion STF digital verbessert. Eine solche digitale Verbesserung kann ein Digitalfilter zwischen dem Quantisierer des Sigma-Delta-Modulators und einem oder mehreren für Rückführungszwecke genutzten Digital-Analog-Wandler(n) erfordern. Gemäß manchen Ausführungsformen kann für jeden Rückführungs-DAC ein separates Digitalfilter vorgesehen werden. Ein Analog-Digital-Wandler oder Signalprozessor nach den offen gelegten Lehren kann insbesondere einen Sendesignal-/Blockierunterdruckungs-DAC mit einem digitalen Regelfilter (der Ausdruck „Sendesignal-/Blockierunterdrückung” kann als „Sendesignal-(TX; TX steht für engl.: transmit = senden) und/oder Blockierunterdrückung” ausgelegt werden) aufweisen. Gemäß manchen Ausführungsformen kann es sich bei einem Spezialfilter um eine digitale STF-Rekonstruktion des Kern-Sigma-Delta-Modulators handeln. Mit Hilfe der digitalen STF-Rekonstruktion kann mehr als ein Digitalfilter kaskadiert werden. Das Digitalfilter in der Interferenzunterdrückungsschleife kann auf dem Filterdesign für einen digitalen Resonator beruhen, d. h. das Digitalfilter kann als digitaler Resonator konstruiert und/oder implementiert sein. Der Sendesignal-/Blockierunterdrückungsfrequenzbereich kann je nach Duplexerabstand neu konfiguriert werden.
12 zeigt die Wirkungen der Steuerung in einer Rückführungsschleife (Interferenzunterdrückungsschleife) auf den Eingang eines ADC auf Sigma-Delta-Modulator-Basis. Der in 12 dargestellte Analog-Digital-Wandler umfasst den Kern-Sigma-Delta-Modulator 510 und die Rückführungsschleife oder Interferenzunterdrückungsschleife 520. Die Interferenzunterdrückungsschleife 520 empfängt ein Ausgangssignal des Sigma-Delta-Modulators 510 als Eingang und stellt ein Ausgangssignal bereit, das vom Eingangssignal u1 für den Gesamt-Analog-Digital-Wandler mit Hilfe eines Signalkombinierers (Subtrahierers) 528 subtrahiert wird. Ein Ausgangssignal H des Signalkombinierers 528 wird am Eingang des Kern-Sigma-Delta-Modulators 510 bereitgestellt. Entsprechend ist das Signal H das an mehreren Stellen in dieser Beschreibung der Figuren und in den Ansprüchen erwähnte analoge Modulatoreingangssignal. Die Interferenzunterdrückungsschleife 520 umfasst ein Digitalfilter 522 mit einem Frequenzgang S. Weiterhin umfasst die Interferenzunterdrückungsschleife 520 einen Wandler 526 (z. B. einen Digital-Analog-Wandler).
Für das Eingangssignal u1 wird ein flaches Spektrum angenommen. Zum Zweck der Blockierunterdrückung wird der Frequenzgang S des Digitalfilters 522 wie der eines Bandpassfilters gewählt. Entsprechend weist der Ausgang des Digital-Analog-Wandlers 526 primär Signalanteile in dem Frequenzband auf, das dem Durchlassband des Digitalfilters 522 entspricht. Durch richtiges Einstellen einer Phasenverschiebung der Interferenzunterdrückung 520 unterdrückt der Ausgang des Digital-Analog-Wandlers 526 im Wesentlichen die entsprechenden Signalanteile im Eingangssignal u1, d. h. im Frequenzbereich des Digitalfilters 522. Dies wird in 12 durch die schematische Darstellung des Spektrums des analogen Modulatoreingangssignals H dargestellt.
Zum Vergleich ist im unteren Teil von 12 auch die Situation für Deltamodulation dargestellt. In diesem Fall ist der Frequenzgang S des Digitalfilters 522 ein Tiefpassfilter. Die Kombination des Eingangssignals u1 mit dem am Ausgang des Unterdrückung-DAC 526 bereitgestellten Unterdrückungssignal erzeugt ein analoges Modulatoreingangssignal H, in dem die Signalanteile im unteren Frequenzbereich unterdrückt sind.
13 zeigt ein Blockschaltbild eines Analog-Digital-Wandlers 600 und weitere Schaltungen, die gewöhnlich in einem Empfänger für drahtlose Anwendungen oder Mobilkommunikationsanwendungen zum Einsatz kommen. Anders ausgedrückt zeigt 13 ein Blockschaltbild eines HF-ADC-Empfängers mit einer Regelschleife zur digitalen Sendesignal-Blockierunterdrückung. Das in 13 dargestellte Blockschaltbild kann auch als Signalprozessor 600 und Zusatzschaltungen angesehen werden, wobei der Signalprozessor 600 einen Vorwärtssignalverarbeitungspfad und einen Rückführungssignalverarbeitungspfad aufweist.
Eine (nicht dargestellte) Antenne kann an das Anschlusspaar 601 angeschlossen werden. Dann kann ein Antennensignal von einem rauscharmen Verstärker (LNA) 602 verstärkt werden. Ein Mischer 603 setzt die Frequenz eines vom rauscharmen Verstärker 602 verstärkten Antennensignals mit Hilfe eines geeigneten lokalen Oszillatorsignals (in 13 nicht dargestellt) von einem Hochfrequenzbereich (HF) in einen Basisbandfrequenzbereich oder einen Zwischenfrequenzbereich (ZF) um. Ein Passivpolfilter 604 an einem Ausgang des Mischers 603 entfernt zum Beispiel die Intermodulationsprodukte aus dem Filterprozess. Das Durchlassband des Passivpolfilters 604 ist normalerweise ziemlich breit, so dass das an einem Ausgang des Passivpolfilters 604 bereitgestellte Signal noch beträchtliche Rauschanteile, Störsignalanteile und/oder Blockiersignalanteile außerhalb des Nutzfrequenzbereichs, in dem das Nutzsignal empfangen werden soll, enthalten kann. Der Ausgang des Passivpolfilters 604 ist mit einem Eingang des Analog-Digital-Wandlers 600 verbunden. Auf der Ausgangsseite des Analog-Digital-Wandlers 600 ist eine Schnittstelle 608 vorgesehen, die den ADC-Ausgang an das LVDS-Signalformat (LVDS: Low Voltage Differential Signal) anpasst. Das von der LVDS-Schnittstelle 608 gelieferte Signal wird dann zur weiteren Verarbeitung an einem Terminal 609 bereitgestellt.
Der Sigma-Delta-Modulator 610 umfasst das Schleifenfilter 612, den Quantisierer 614, eine nach Daten gewichtete Mittelwertschaltung 615 und drei Digital-Analog-Wandler 616. Das Schleifenfilter 612 umfasst drei Stufen, von denen jede ein funktionsfähiges verstärkerbasiertes Filter hat. Die Interferenzunterdrückungsschleife 620 umfasst das Digitalfilter 622 und den Digital-Analog-Wandler 626. Der Signalkombinierer 628 der Interferenzunterdrückungsschleife 620 ist als einfache Kreuzung elektrischer Leiter zwischen dem Passivpolfilter 604, dem Eingang des Schleifenfilters 612 und dem Ausgang des DAC 626 implementiert. Entsprechend tritt eine Kombination des vom DAC 626 bereitgestellten Unterdrückungssignals und des vom Ausgang des Passivpolfilters 604 bereitgestellten Eingangssignals durch Summierung der von den beiden Komponenten gelieferten elektrischen Ströme auf.
14 zeigt ein Blockschaltbild eines Empfängers mit einem frequenzumsetzenden Sigma-Delta-Modulator mit digitalem Regelfilter und Sendesignal-/Blockierunterdrückungs-HF-DAC. Die in 14 dargestellte Anordnung kann auch als frequenzumsetzender HF-ADC-Empfänger mit einer digitalen Sendesignal-/Blockierunterdrückungsregelschleife angesehen werden.
Der Analog-Digital-Wandler 700 weist einen Kern-Sigma-Delta-Modulator 610 auf, der dem Sigma-Delta-Modulator 610 der in 13 dargestellten Ausführungsform gleicht. Weiterhin weist der Analog-Digital-Wandler 700 eine Interferenzunterdrückungsschleife 720 auf. Die Interferenzunterdrückungsschleife 720 umfasst ein Digitalfilter 722, einen Digital-Analog-Wandler 726, einen Mischer 702 und einen Signalkombinierer 728. Der Mischer 702 empfängt ein vom Digital-Analog-Wandler 726 bereitgestelltes analoges Ausgangssignal und setzt dessen Frequenz in den HF-Frequenzbereich um. Der Signalkombinierer 728 ist zwischen dem rauscharmen Verstärker 602 und dem Mischer 703 des Hauptempfangspfades vorgesehen. Ein Störsignal, das eventuell im von der Antenne über das Terminal 601 empfangenen Empfangssignal vorhanden ist und vom rauscharmen Verstärker 602 verstärkt wird, kann durch ein in den Hauptempfangspfad zwischen dem Eingang des rauscharmen Verstärkers 602 und dem Eingang des Mischers 703 eingebrachtes Interferenzunterdrückungssignal deutlich reduziert werden. Auf diese Weise braucht der Mischer 703 an seinem Eingang keine maximale Amplitude zu unterstützen, die unter manchen Betriebsbedingungen durch ein Störsignal bestimmt wird, zum Beispiel durch ein Blockiersignal oder ein Nebensprechsignal von einem Sendepfad eines Mobilkommunikationsgeräts, das den in 14 schematisch dargestellten Empfänger aufweist.
Ein Analog-Digital-Wandler nach den in dieser Patentschrift offen gelegten Lehren kann in einem Empfänger zur Verbesserung der Selektivität an den Duplexerabständen, d. h. dem Abstand zwischen einer Übertragungsfrequenz und einer Empfangsfrequenz eines Funkempfängers (z. B. 190 MHz beim UMTS-Standard) eingesetzt werden. Nach einer möglichen, als Beispiel angeführten Implementierung läuft der Kern-Sigma-Delta-Modulator mit einer Abtastfrequenz von 900 MHz und einer Signalbandbreite von 9 MHz. Die Sendesignal-/Blockierunterdrückung ist zum Unterdrücken von Sende-/Blockiersignalen zwischen 30 MHz und 50 MHz um 10 dB ausgelegt.
In 15 sind die Signaltransferfunktion STF des Kern-Sigma-Delta-Modulators, die Transferfunktion des digitalen Regelfilters und die Transferfunktion der gesamten Sendesignal-/Blockierunterdrückungssteuerung dargestellt. Offenkundig unterdrückt die Signaltransferfunktion STF des Kern-Sigma-Delta-Modulator bereits bis zu einem gewissen Maße Signale zwischen 30 MHz und 50 MHz, nämlich um etwa 5 dB bis 15 dB. Das Regelfilter, d. h. das Digitalfilter 122, 222, 522, 622 oder 722 erreicht seine maximale Verstärkung in diesem Frequenzbereich. Außerhalb dieses Frequenzbereichs von 30 MHz und 50 MHz ist die Verstärkung des Regelfilters deutlich geringer. Die kombinierte Anordnung der Kern-Sigma-Delta-STF in Reihe mit dem digitalen Regelfilter hat eine Verstärkung von größer als 1 in diesem Nutzfrequenzbereich und eine Verstärkung von kleiner als 1 außerhalb dieses Bereichs. Als Faustregel beträgt die Unterdrückung im Nutzfrequenzbereich etwa 1/(1 + Verstärkung).
In 16 ist die Transferfunktion des Regelsystems dargestellt. Die voll durchgezogene Kurve (blau) ist die Signaltransferfunktion STF des Kern-Sigma-Delta-Modulators und die gestrichelte Kurve (grün) ist die Regelkreis-STF des digitalen Regelfilters mit der Kern-Sigma-Delta-STF, d. h. die Regelkreis-STF der Interferenzunterdrückungsschleife in Kombination mit dem Kern-Sigma-Delta-Modulator. Ein Vergleich der beiden Kurven zeigt, dass eine durch Anwendung des oben beschriebenen digitalen Korrekturverfahrens erhaltene Signaltransferfunktion der ursprünglichen Signaltransferfunktion ähnelt, mit Ausnahme des Nutzfrequenzbereichs für die Interferenzunterdrückung, d. h. 30 MHz bis 50 MHz. Eine weitere Signalunterdrückung von etwa 10 dB ist in diesem Frequenzbereich zu sehen. Weiterhin ist zu sehen, dass die Regelkreis-STF der Interferenzunterdrückungsschleife in Kombination mit dem Kern-Sigma-Delta-Modulator leicht über (d. h. sie hat eine größere Verstärkung als die Original-Signaltransferfunktion), die STF des Kern-Sigma-Delta-Modulators unter dem Nutzfrequenzbereich für die Interferenzunterdrückung liegt.
17, 18 und 19 zeigen Frequenzdiagramme eines digitalen Ausgangssignals eines Analog-Digital-Wandlers nach den in dieser Patentschrift offen gelegten Lehren. Das Eingangssignal zum Analog-Digital-Wandler weist ein gewünschtes Empfangssignal, einen Rauschanteil und im Fall von 18 und 19 ein störendes Blockiersignal bzw. ein von einem Sendesignal verursachtes Nebensprechen.
17 zeigt den Fall, in dem kein Interferenzsignal vorliegt, d. h. das Eingangssignal des Analog-Digital-Wandlers weist nur Nutzsignal und Rauschen auf. Das gewünschte Empfangssignal hat eine Frequenz von 3 MHz. 17 zeigt drei Kurven. Eine erste Kurve ist durch Rhomben gekennzeichnet und entspricht dem Frequenzverhalten eines Sigma-Delta-(SD)-Modulators ohne Interferenzunterdrückungsschleife („SD ungeregelt”). Eine zweite Kurve ist durch Quadrate gekennzeichnet und entspricht einem Sigma-Delta-Modulator mit einer Interferenzunterdrückungsschleife („SD geregelt”). Eine dritte Kurve ist durch Dreiecke gekennzeichnet und entspricht einem Sigma-Delta-Modulator mit Interferenzunterdrückungsschleife und einer zusätzlichen Korrekturschaltung zur Korrektur von durch die Interferenzunterdrückungsschleife eingebrachten Abweichungen von der ursprünglichen Signaltransferfunktion des Sigma-Delta-Modulators („SD geregelt + Korrektur”). Das Konzept dieser zusätzlichen Korrektur wird im Folgenden beschrieben.
Es ist zu sehen, dass die drei Kurven in den niedrigen Frequenzen bis zu 4 MHz im Wesentlichen ähnlich verlaufen, jedoch mit Ausnahme des gewünschten Empfangssignals um 3 MHz herum. Weiterhin ist der Frequenzbereich, in dem das gewünschte Empfangssignal vorliegt, bei 3 MHz deutlich stärker im Vergleich zu den umliegenden Frequenzen, so dass das gewünschte Empfangssignal das Grundrauschen um immerhin 80 dB übersteigt.
In einem Frequenzbereich von etwa 4 MHz bis etwa 100 MHz beginnt die Kurve für den Sigma-Delta-Modulator mit digitaler Regelung (d. h. Interferenzunterdrückungsschleife, aber keine Korrektur, gekennzeichnet durch Quadrate in 17) von der Originalkurve des ungeregelten Sigma-Delta-Modulators abzuweichen (Rhomben-Symbole). Die dem geregelten und unkorrigierten Sigma-Delta-Modulator entsprechende Kurve (Quadrat-Symbole) zeigt ebenfalls, dass das Ausgangssignal des Analog-Digital-Wandlers im Frequenzbereich von etwa 30 MHz bis etwa 50 MHz um ungefähr 10 dB gedämpft ist, was dem Verhalten der Gesamtsignaltransferfunktion eines in 16 dargestellten Sigma-Delta-Modulators mit digitaler Steuerung entspricht (gestrichelte Linie). Im Gegensatz dazu ist die dem Sigma-Delta-Modulator mit digitaler Regelung und zusätzlicher Korrektur entsprechende Kurve (Dreiecksymbole in 17) im Wesentlichen mit der dem Original-Sigma-Delta-Modulator entsprechenden Kurve (Rhomben-Symbole in 17) identisch. Entsprechend reproduziert der geregelte und korrigierte Sigma-Delta-Modulator auch das Bandsperrverhalten der Rauschübertragungsfunktion (NTF) für eine Frequenz von etwa 8 MHz.
18 zeigt ein Frequenzdiagramm, das im Wesentlichen dem in 17 dargestellten ähnelt. Der Unterschied zwischen 17 und 18 besteht darin, dass bei 35 MHz ein Blockiersignal im Eingangssignal für den Analog-Digital-Wandler vorhanden ist. Das Blockiersignal hat im Vergleich zum gewünschten Empfangssignal eine relativ große Amplitude, so dass das Blockiersignal ebenfalls im Ausgangssignal des Analog-Digital-Wandlers auftritt. Insbesondere hat das Blockiersignal einen Pegel von –11,86 dB im Ausgangssignal des ursprünglichen Sigma-Delta-Modulators. Das bedeutet, dass das Blockiersignal etwa 8 dB größer als das gewünschte Empfangssignal am Ausgang des ungeregelten Sigma-Delta-Modulators ist. Im Ausgangssignal des geregelten Sigma-Delta-Modulators (Quadratsymbole) hat das Blockiersignal lediglich einen Pegel von –21,12 dB. Somit hat das Blockiersignal in etwa den Pegel des gewünschten Empfangssignals. Durch digitales Filtern, zum Beispiel mit einem Digitalsignalprozessor (DSP) kann das störende Blockiersignal bei 35 MHz weiter unterdrückt werden, so dass das gewünschte Empfangssignal bei 3 MHz unter normalen Umständen zuverlässig beurteilt werden kann. Die durch Dreiecke gekennzeichnete Kurve für den geregelten und korrigierten Sigma-Delta-Modulator zeigt, dass das Blockiersignal im Ausgangssignal ebenfalls mit einem Pegel von etwa –11.86 dB erscheint. Jedoch kommt das Blockiersignal im Ausgangssignal infolge der Korrektur vor, d. h. durch eine Rekonstruktion des Blockiersignals mit einer digitalen Nachbildung wie in 11 dargestellt. Daher muss der Sigma-Delta-Modulator das Blockiersignal nicht verarbeiten. Der Nutzen einer digitalen Regelung und Korrektur besteht darin, dass der Kern-Sigma-Delta-Modulator einen großen Teil des Blockiersignals (im Hinblick auf die Amplitude des Blockiersignals) nicht zu verarbeiten braucht.
19 zeigt die Frequenzspektren des Ausgangssignals für einen ungeregelten Sigma-Delta-Modulator, einen geregelten Sigma-Delta-Modulator und einen geregelten und korrigierten Sigma-Delta-Modulator, wenn das Eingangssignal ein Störsignal aufgrund von Nebensprechen auf dem Sendesignal im Frequenzbereich von 30 MHz bis 50 MHz. Es ist zu sehen, dass der geregelte Sigma-Delta-Modulator im Vergleich zum ungeregelten Sigma-Delta-Modulator zur Unterdrückung des TX-Nebensprechens bis etwa 10 dB fähig ist. Der geregelte und korrigierte Sigma-Delta-Modulator (die Kurve mit den Dreiecksymbolen) reproduziert das Verhalten des ungeregelten Sigma-Delta-Modulators (Kurve mit Rhomben-Symbolen), so dass das Nebensprechen auf dem Sendesignal auch im Ausgangssignal des geregelten und korrigierten Sigma-Delta-Modulators mit einem Pegel von ungefähr –40 dB vorliegt. Dennoch besteht der Nutzen des geregelten und korrigierten Sigma-Delta-Modulators darin, dass der Kern-Sigma-Delta-Modulator nicht die ganze Amplitude oder den ganzen Spannungsausschlag des TX-Nebensprechsignals zu verarbeiten braucht. Somit kann der Kern-Sigma-Delta-Modulator kleiner und einfacher konfiguriert sein, insbesondere in Bezug auf die Kapazität des Schleifenfilters.
Die Beobachtungen im Zusammenhang mit 17 bis 19 lassen sich wie folgt zusammenfassen. Das Spektrum des Ausgangssignals des geregelten und korrigierten Sigma-Delta-Modulators ist nahezu identisch mit dem des ungeregelten Sigma-Delta-Modulators. Das Spektrum des geregelten Sigma-Delta-Modulators (Quadratsymbole) zeigt eine Reduzierung des Sendesignals/Blockiersignals um etwa 10 dB. Das In-Band-Rauschen des Ausgangsspektrums des geregelten Sigma-Delta-Modulators ist höher als in den beiden anderen Fällen, d. h. des ungeregelten Sigma-Delta-Modulators und des geregelten und korrigierten Sigma-Delta-Modulators. Das liegt am Rundungsrauschen der Digitalschaltung, die in höhere Frequenzen geformt werden kann. Die digitale Korrekturschaltung entfernt diese zusätzliche Rundung.
20 zeigt ein paar zeitliche Signale zur Veranschaulichung der Wellenform des Sendesignal-/Blockierunterdrückungs-DAC. Das Signal „Eingangssignal u_in” ist das Eingangssignal bei einer Frequenz von 40 MHz, die aufgrund der digitalen Regelschleife nach den in dieser Patentschrift offen gelegten Lehren um 10 dB unterdrückt werden sollte. Das Signal „Rückführungssignal u_ctr” ist das Rückführungssignal der Digitalschaltung (d. h. der Interferenzunterdrückungsschleife). Das Signal „u_in – u_ctr” stellt die Differenz beider Signale dar. Das Differenzsignal u_in – u_ctr hat eine reduzierte Amplitude im Vergleich zum Eingangssignal u_in. 20 zeigt auch das Einpegeln der Regelschleife wegen des Anlaufs, insbesondere in der ersten Halbwelle des Eingangssignals u_in.
21 ist eine grafische Darstellung des Störabstands mit Verzerrungen (SNDR) als Funktion der sich ändernden Eingangsamplitude. Die durch die Rhomben-Symbole gekennzeichnete Kurve entspricht dem SNDR des Originalmodulators, d. h. eines Sigma-Delta-Modulators ohne digitale Regelung oder Interferenzunterdrückungsschleife. Es ist erkennbar, dass der Original-Sigma-Delta-Modulator bis zu einer Störsignalamplitude des 2,6fachen des Vollbereichs einen Störabstand von ungefähr 60 dB beibehalten kann. Mit steigender Amplitude des Störsignals beginnt sich der SNDR des Original-Sigma-Delta-Modulators zu verschlechtern und wird bei einer Störsignalamplitude von etwa dem 3,8fachen des Vollbereichs kleiner als 0 dB, wodurch der Modulator instabil werden kann. Bei noch höheren Amplituden pegelt sich der Störabstand mit Verzerrungen bei etwa –60 dB ein, d. h. das Nutzsignal wird vom Blockiersignal überflutet und kann normalerweise nicht mehr extrahiert werden.
Die durch Kreissymbole gekennzeichnete Kurve zeigt die mit dem Analog-Digital-Wandler nach den in dieser Patentschrift offen gelegten Lehren erzielte Verbesserung. Der SNDR von etwa 60 dB kann bei Störsignalamplituden bis zum 6fachen des Vollbereichs des Quantisierers des Sigma-Delta-Modulators aufrecht erhalten werden. Der neue Grenzwert wird mit dem etwa 5,6fachen des Vollbereichs angenommen. Im Vergleich zum Original-Sigma-Delta-Modulator ohne digitale Regelung oder Interferenzunterdrückungsschleife kann das Störsignal bei einem Analog-Digital-Wandler nach den in dieser Patentschrift offen gelegten Lehren somit 7 dB größer sein.
Der Digital-Analog-Wandler für die Rückführung sollte andererseits einen dynamischen Bereich von etwa dem 7fachen des Vollbereichs des Quantisierers aufweisen, um ausreichend große Unterdrückungssignale für den Signalkombinierer erzeugen zu können. Der Rückführungs-DAC braucht jedoch eventuell keine so feine Auflösung wie der Kern-Sigma-Delta-Modulator, denn sein Zweck besteht in der Reduzierung der großen Amplituden eines Störsignals, das im Eingangssignal zum Analog-Digital-Wandler enthalten ist.
22 zeigt ein Bode-Diagramm der Regelschleifen-Signaltransferfunktion des Kern-Sigma-Delta-Modulators (STF) und des Kern-Sigma-Delta-Modulators in Kombination mit der digitalen Steuerung (STF + Steuerung) für den Fall einer Bandsperre im Frequenzbereich von 70 bis 90 MHz und einer Unterdrückung von 10 dB in diesem Frequenzbereich.
23 zeigt ein dem in 22 dargestellten Bode-Diagramm ähnliches Bode-Diagramm für eine Bandsperre im Frequenzbereich von 125 bis 145 MHz statt 70 bis 90 MHz.
24 zeigt ein Bode-Diagramm der Signaltransferfunktion zum Eingang des Sigma-Delta-Modulators; Es ist zu erkennen, dass im Frequenzbereich von 30 MHz bis 50 MHz eine Bandsperre mit einer Unterdrückung von mindestens 10 dB erzielt werden konnte. Aber in der direkten Nähe dieses Frequenzbereichs von [30 MHz ... 50 MHz] zeigt das Bode-Diagramm ein Verstärkungsverhalten der Signaltransferfunktion von etwa 5 dB. Insbesondere kann bei etwa 18 MHz ein lokales Maximum und ein weiteres lokales Maximum bei etwa 65 MHz beobachtet werden. Unter normalen Umständen ist es jedoch höchst unwahrscheinlich, dass zwei Blockiersignale im Frequenzbereich so nahe beieinander liegen. Daher kann normalerweise davon ausgegangen werden, dass in dem an einen erwarteten Frequenzbereich angrenzenden Frequenzbereich eines möglichen Blockiersignals oder Nebensprechsignals keine weiteren starken Blockier- oder Nebensprechsignale vorhanden sind, zumindest solange der Analog-Digital-Wandler oder Signalprozessor nach den in dieser Patentschrift offen gelegten Lehren in einer normkonformen Umgebung betrieben wird.
25 zeigt ein weiteres Bode-Diagramm einer Signaltransferfunktion zum Eingang des Sigma-Delta-Modulators und einer weiteren Signaltransferfunktion zum Ausgang des Sigma-Delta-Modulators für eine Bandsperre in einem Frequenzbereich von 70 MHz bis 90 MHz. Wie bei dem Bode-Diagramm in 24 ist zu erkennen, dass die Signaltransferfunktion bis zum Eingang des Sigma-Delta-Modulators lokale Maxima bei etwa 60 MHz und 100 MHz aufweist. Bei der Signaltransferfunktion zum Ausgang des Sigma-Delta-Modulators sind diese lokalen Maxima jedoch kaum zu bemerken. Wie erläutert, kann normalerweise davon ausgegangen werden, dass keine wesentliche Unterdrückung im direkt an den erwarteten Frequenzbereich des Blockiersignals oder Sende-Nebensprechsignals angrenzenden Bereich erforderlich ist.
26 zeigt ein weiteres Bode-Diagramm für den Bandsperrefall von 70 bis 90 MHz. Das Bode-Diagramm enthält drei Signaltransferfunktionen, und zwar die Signaltransferfunktion des Sigma-Delta-Modulators ohne Steuerung (für Referenzzwecke), die Signaltransferfunktion des Regelfilters und die Signaltransferfunktion der Regelschleife. Durch Vergleich der Signaltransferfunktion des Regelfilters mit der Signaltransferfunktion der Regelschleife kann beobachtet werden, dass die Regelschleife im Frequenzbereich von 70 MHz bis 90 MHz weniger Verstärkung aufweist als das Regelfilter allein. Weiterhin bringt die Regelschleife eine zusätzliche Dämpfung für höhere Frequenzen, d. h. höher als 90 MHz, ein. Diese zusätzliche Dämpfung kann unter anderem durch die analogen Rekonstruktions-Tiefpassfilter bereitgestellt werden, um das von den Digital-Analog-Wandlern in den digitalen Steuerungen erzeugte Quantisierungsrauschen zu unterdrücken.
27 zeigt ein Blockschaltbild einer Versuchsanordnung, die in einer Simulationssoftware für Digitalsignalverarbeitung implementiert ist. Ein erster Signalgenerator 882 erzeugt ein Eingangssignal, das das gewünschte Empfangssignal eines Empfängers mit einem Analog-Digital-Wandler nach den in dieser Patentschrift offen gelegten Lehren repräsentiert. Ein zweiter Signalgenerator 884 erzeugt ein Störsignal zur Modellierung des typischen, von einer Antenne des Empfängers aufgefangenen Hintergrundrauschens. Ein dritter Signalgenerator 886 erzeugt ein Blockiersignal, das als Sinussignal mit einer gegebenen Blockierfrequenz angenommen wird. Die von den drei Signalgeneratoren 882, 884 und 886 erzeugten Signale werden mit einem Addierer 887 summiert.
Zu Vergleichszwecken weist die Versuchsanordnung drei Modulatoren auf, die parallel am gleichen, am Ausgang des Addierers 887 bereitgestellten Eingangssignal arbeiten. Bei den drei Sigma-Delta-Modulatoren handelt es sich um: einen idealen Sigma-Delta-Modulator 810a, einen nichtidealen Sigma-Delta-Modulator 810b, der nicht an einer Steuerung angeschlossen ist, und einen nichtidealen Sigma-Delta-Modulator 810c, der mit einer Kaskadenanordnung von zwei Digitalsteuerungen 822, 823 und einem Signalkombinierer 828 verbunden ist. Eine Kaskadenanordnung von zwei Digitalsteuerungen ist auch in 33 dargestellt, wobei die Prinzipien einer solchen Kaskadenanordnung im Zusammenhang mit der Beschreibung zu 33 erläutert werden.
Die Versuchsanordnung weist ferner drei Multiplexer 872, 874 und 875 zur Signalerfassung und für Diagnosezwecke auf. Ein erster Multiplexer 872 ist an die Ausgänge mit der Beschriftung „out I1” der drei Sigma-Delta-Modulatoren 810a, 810b, 810c angeschlossen. Ein zweiter Multiplexer 874 ist an die Ausgänge mit der Beschriftung „out I2” der drei Sigma-Delta-Modulatoren 810a, 810b, 810c angeschlossen. Ein dritter Multiplexer 874 ist an die Ausgänge mit der Beschriftung „digital out” der drei Sigma-Delta-Modulatoren 810a, 810b, 810c sowie an den Ausgang mit der Beschriftung „Modulatorausgang” der zweiten digitalen Steuerung 823 angeschlossen. Die Ausgänge der drei Multiplexer 872, 874, 875 sind mit einem Scope Block 892 (scope = engl. für Bereich) für Visualisierungszwecke und mit den entsprechenden Arbeitsräumen „simout” 894, „I1” (Bezugszeichen 896) und „2” (Bezugszeichen 898) verbunden.
Ein Analog-Digital-Wandler nach den in dieser Patentschrift offen gelegten Lehren wird insbesondere durch den Sigma-Delta-Modulator 810c und eine Interferenzunterdrückungsschleife mit den digitalen Steuerungen 822, 823 und dem Signalkombinierer 828 modelliert. Die anderen beiden Sigma-Delta-Modulatoren 810a und 810b werden für Referenz- und Vergleichszwecke bereitgestellt.
28 zeigt ein Blockschaltbild der in der Versuchsanordnung von 27 dargestellten nichtidealen Sigma-Delta-Modulatoren 810b, 810c. Der Sigma-Delta-Modulator 810b, 810c weist einen analogen Eingang 8102 und einen digitalen Ausgang 8104 auf. Zu Visualisierungszwecken weist der Sigma-Delta-Modulator 810b, 810c weiterhin zwei analoge Ausgänge 8106 und 8108 auf, die den Ausgängen „out I1” bzw. „out I2” entsprechen. Ein Schleifenfilter des Sigma-Delta-Modulators 810b, 810c weist eine Mehrzahl von skalaren Multiplikationseinheiten 8112, 8114, 8116, 8152, und 8154 auf. Die skalaren Multiplikationselemente 8112, 8114, 8116 empfangen das analoge Modulatoreingangssignal vom analogen Eingang 8102 und stellen an einem aus einer Mehrzahl von Signalkombinierern 8122, 8124 und 8126 ein entsprechendes Ausgangssignal bereit. Die skalaren Multiplikationselemente 8152 und 8154 empfangen das digitale Modulatoreingangssignal vom digitalen Ausgang 8104 des Sigma-Delta-Modulators 810b, 810c und stellen an den Signalkombinierern 8122 bzw. 8124 ein entsprechendes skalar multipliziertes Signal bereit. Die von den Signalkombinierern 8122 und 8124 erzeugten Ausgangssignale werden mit einem Integrator 8132 bzw. einem Integrator 8134 integriert. Ein Ausgang des Integrators 8134 ist mit dem Signalkombinierer 8124 und einem Eingang eines Abtast- und Halteelements nullter Ordnung 8182 verbunden, dessen einer Ausgang mit dem Ausgangsterminal 8106 des Sigma-Delta-Modulators 810b, 810c verbunden ist. Ein Ausgang des Integrators 8134 ist mit dem Signalkombinierer 8126 und einem Eingang eines weiteren Abtast- und Halteelements nullter Ordnung 8184 verbunden, dessen einer Ausgang mit dem Ausgangsterminal 8108 des Sigma-Delta-Modulators 810b, 810c verbunden ist. Wegen der beiden Integratoren 8132, 8134 ist der Sigma-Delta-Modulator 810b, 810c eine Komponente zweiter Ordnung.
Ein Ausgangssignal H des Signalkombinierers 8126 wird am Eingang des Quantisierers 8140 bereitgestellt. Ein Ausgang des Quantisierers 8140 ist über ein weiteres Abtast- und Halteelements nullter Ordnung 8166 mit dem digitalen Ausgang 8104 des Sigma-Delta-Modulators 810b, 810c verbunden.
Die Skalarfaktoren für die skalaren Multiplikationselemente 8112, 8114, 8116 können zum Beispiel durch einen Vektor b = [0,2164 0 0] gegeben sein. Die Skalarfaktoren für die skalaren Multiplikationselemente 8152 und 8154 können zum Beispiel durch einen Vektor b = [0,2164 0,6667] gegeben sein.
29 zeigt ein Blockschaltbild der in der Versuchsanordnung von 27 dargestellten digitalen Steuerung 822 oder digitalen Steuerung 823. Die digitale Steuerung 822, 823 weist einen Steuerungseingang 8202, einen Modulatorausgang 8204 und einen Rückführungsausgang 8206 auf. Weiterhin weist die digitale Steuerung ein Phasenentzerrfilter 8221, ein Blocker-Sperrfilter 8222, ein Schleifenverstärkungselement 8224 und einen 1-Bit Sigma-Delta-Modulator 8226 in einer Signalverarbeitungskette zwischen Steuerungseingang 8202 und dem Rückführungsausgang 8206 auf. Das Phasenentzerrfilter 8221, das Blocker-Sperrfilter 8222 und das Schleifenverstärkungselement 8224 bilden das digitale Regelfilter 8220 (als gestrichelte Linie dargestellter Kasten in 29). Die digitale Steuerung 822, 823 weist weiterhin eine STF + Filter-Näherung 8232 und einen Signalkombinierer 8234 auf. Die STF + Filter-Näherung 8232 empfängt das vom 1-Bit Sigma-Delta-Modulator 8226 erzeugte analoge Rückführungssignal, und ein Ausgangssignal der STF + Filter-Näherung 8232 wird an einem der beiden Eingänge des Signalkombinierers 8234 bereitgestellt. Die andere Eingabe für den Signalkombinierer 8234 wird vom Steuerungseingang 8202 bereitgestellt. Ein Ausgang des Signalkombinierers 8234 ist mit dem Modulatorausgang 8204 der digitalen Steuerung 822, 823 verbunden.
Die STF + Filter-Näherung 8232 kann als digitale Nachbildung der Signaltransferfunktion des in 27 dargestellten Kern-Sigma-Delta-Modulators 810c verstanden werden. Diese digitale Nachbildung ist für den Empfang des gefilterten digitalen Rückführungssignals und zur Bereitstellung einer Schätzantwort des Sigma-Delta-Modulators 810c auf das digitale Rückführungssignal konfiguriert. Die Schätzantwort wird dann mit dem Signalkombinierer 8234 zum digitalen Modulatorausgangssignal oder einem abgeleiteten Modulatorausgangssignal addiert, um ein Ausgangssignal des Analog-Digital-Wandlers zu liefern.
30 zeigt ein Blockschaltbild des in der Versuchsanordnung von 29 dargestellten digitalen Sigma-Delta-Modulators 8226. Der 1-Bit Sigma-Delta-Modulator 8226 weist einen digitalen Eingang 8302 und einen analogen Ausgang 82304 auf. Der digitale Eingang 8302 ist mit den beiden skalaren Multiplikationselementen 8312 und 8314 sowie mit einem Signalkombinierer 8336 verbunden. Der analoge Ausgang 8304 ist mit einem Ausgang des Quantisierers 8340 verbunden. Der Ausgang des Quantisierers 8340 ist auch mit den beiden weiteren skalaren Multiplikationselementen 8316, 8318 verbunden. Die Ausgänge der beiden skalaren Multiplikationselemente 8312 und 8316 werden mit dem Signalkombinierer 8332 kombiniert. Ein Ausgang des Signalkombinierers 8332 wird an einem Integrator 8322 bereitgestellt. Der Ausgang des Integrators 8322 wird mit den Ausgängen der beiden skalaren Multiplikationselemente 8314 und 8318 kombiniert, um ein Eingangssignal für einen zweiten Integrator 8324 bereitzustellen. Ein Ausgang des zweiten Integrators 8324 wird mit Hilfe des bereits erwähnten Signalkombinierers 8336 mit dem digitalen Eingangssignal kombiniert, um das Eingangssignal für den Quantisierer 8340 zu erzeugen.
31 zeigt ein Bode-Diagramm der Signaltransferfunktion des Blocker-Sperrfilters 8222 (29). Die mit „sin” bezeichnete Kurve entspricht der folgenden Formel:
Die mit „cos” bezeichnete Kurve entspricht der folgenden Formel:
Um eine gewünschte Phasenverschiebung zu erhalten, können das sinusbasierte und das kosinusbasierte Filter wie folgt kombiniert werden: P(z, a, b, T, β):e^–akT cos(bkT + β) ⇒ cos(β)C(z, a, b, T) – sin(β)S(z, a, b, T)
31 zeigt eine solche Kombination für 30° (mit „sin bei 30°” bezeichnete Kurve). Das sinusbasierte und das kosinusbasierte Filter stellen verschiedene Resonatoren dar und können als verschiedene Digitalfilter implementiert werden. In einer solchen Konfiguration benötigen die Resonatoren normalerweise verschiedene Phasengänge, die sich nach der STF zur Schleifenstabilisierung richten.
32 zeigt ein weiteres Bode-Diagramm, in dem die Signaltransferfunktion des kosinusbasierten Regelfilters oder Blocker-Sperrfilters und der Signaltransferfunktion eines gedämpften kosinusbasierten Filters dargestellt sind. In 32 ist zu erkennen, dass ein Resonator mit geringerer Qualität (geringerer Güte) einen glatteren Phasengang aufweist, was normalerweise zu einer stabileren Schleife führt.
33 zeigt ein Blockschaltbild eines Analog-Digital-Wandlers gemäß manchen Ausführungsformen der in dieser Patentschrift offen gelegten Lehren. Der Analog-Digital-Wandler 900 weist einen Sigma-Delta-Modulator 910 und eine Interferenzunterdrückungsschleife 920 auf. Die Interferenzunterdrückungsschleife 920 weist unter anderem zwei Signalkombinierer 928, 929 auf, mit denen von der Interferenzunterdrückungsschleife 920 erzeugte Unterdrückungssignale in das Eingangssignal eingebracht werden, das dann in den Analog-Digital-Wandler oder Signalprozessor 900 eingespeist wird. Die Interferenzunterdrückungsschleife stellt eine Kaskadenanordnung von mindestens zwei Rückführungszweigen 920a und 920b dar. Jeder Rückführungszweig umfasst ein Digitalfilter 922a, 922b und einen Digital-Analog-Wandler (in 33 nicht dargestellt). Weiterhin weist jeder Rückführungszweig 920a, 920b eine digitale Nachbildung 932a, 932b des Sigma-Delta-Modulators 910 auf.
Das Digitalfilter 922b kann als Hauptdigitalfilter und die digitale Nachbildung 932b als digitale Hauptnachbildung angesehen werden. Andererseits können das Digitalfilter 922a und die digitale Nachbildung 932a als ein weiteres Digitalfilter bzw. eine weitere digitale Nachbildung angesehen werden. Eine weitere von der weiteren digitalen Nachbildung 932a bereitgestellte Schätzantwort wird mit dem Signalkombinierer 972 zum digitalen Modulatorausgangssignal des Sigma-Delta-Modulators 910 addiert. Ein abgeleitetes Filtersignal für das Digitalfilter 922b wird an einem Ausgang des Signalkombinierers 972 bereitgestellt. Ein weiteres von dem weiteren Digitalfilter 922a bereitgestelltes gefiltertes Digitalsignal wird zum gefilterten Digitalsignal, das das (Haupt)-Digitalfilter 922b bereitgestellt hat, addiert, um das Unterdrückungssignal zu liefern. Nach der in 33 dargestellten Ausführungsform wird das Unterdrückungssignal in zwei Anteilen in das analoge Eingangssignal eingebracht, und zwar als ein vom Digitalfilter 922b am Signalkombinierer 928 bereitgestellter erster Anteil und als ein von einem weiteren Digitalfilter 922a an einem weiteren Signalkombinierer 929 bereitgestellter zweiter Anteil. Jedoch ist auch eine andere Anordnung der Signalkombinierer 928 und 929 möglich.
Nach den in dieser Patentschrift offen gelegten Lehren ist das Einbringen eines Signals und der Eingang eines Sigma-Delta-Modulators möglich und kann zur Interferenzunterdrückung verwendet werden. Weiterhin kann eine digitale Rekonstruktion des Sigma-Delta-Modulators zur Korrektur von beim Einbringen des Unterdrückungssignals erzeugten Fehlern verwendet werden. Es können mit mehreren Oszillatoren und/oder Kaskadensteuerung Steuerungschaltungen zur Blockierunterdrückung konstruiert werden. Ein so konstruierter Kaskadenregler kann dann mit einem Regelfilter kombiniert werden.
Jedoch erfordert diese Art von Regler eine Kompensation der Pole des Sigma-Delta-Modulators. Dies führt normalerweise zu einer guten Signalunterdrückung, doch wird das Quantisierungsrauschen des Modulators verstärkt.
Außerdem kann normalerweise neben der Bandsperre in der Signaltransferfunktion von einem Eingang des Analog-Digital-Wandlers oder Signalprozessors bis zu einem Eingang des Kern-Sigma-Delta-Modulators ein Amplitudenanstieg beobachtet werden.
Die Steuerung erfordert normalerweise eine recht hohe Ordnung.
Ein weiterer möglicher Ansatz wäre eine MASH-Struktur (Multi-Stage Noise Shaping) zur Beseitigung des Quantisierungsrauschens von der Digitalsteuerung/dem Digitalfilter. Es kann auch möglich sein, anstelle einer Regelschleife eine Echokompensation mit einem Kalman-Filter durchzuführen.
Zu weiteren Möglichkeiten für den Analog-Digital-Wandler oder den Signalprozessor zählen nach den in dieser Patentschrift offen gelegten Lehren:

• Offset-Unterdrückung mit integrierter Steuerung
• Beseitigung von Störungen mit einer MASH-Struktur
• Erkennen von schmalbandigen Blockern und adaptiver Resonator
• Alternative Steuerarchitekturen
• Verwendung von Einspeisungspfaden für die Regelschleife
• Verwendung einer komplexen Steuerung
• Verwendung einer Kaskadierung ohne Korrektur

Insgesamt betreffen die in dieser Patentschrift offen gelegten Lehren die Störungsunterdrückung in Sigma-Delta-Modulatoren mit Frequenzumsetzung und/oder Subsampling. In Bezug auf Blockierunterdrückung betreffen die in dieser Patentschrift offen gelegten Lehren ein Steuerungskonzept zur Unterdrückung von Blockern. Die Unterdrückung von mehreren breitbandigen Blockern erscheint (eventuell bis zu einer beliebigen Zahlengröße) als im Prinzip möglich. Das vorgeschlagene Konzept ist im Prinzip auch bei hochfrequenten Blockern (größer als 50 MHz) anwendbar, obwohl dann eventuell ein paar besondere Vorkehrungen zu treffen sind.
Die in dieser Patentschrift offen gelegten Lehren lassen sich insbesondere bei einer Vorrichtung anwenden, die einen Basisbandprozessor, eine Antenne und einen hier offenbarten Analog-Digital-Wandler umfassen. Eine solche Vorrichtung kann Teil eines Mobilkommunikationsgeräts oder eines anderen Geräts für drahtlose Kommunikation sein. Insbesondere lassen sich die in dieser Patentschrift offen gelegten Lehren in Mobilgeräten anwenden, zum Beispiel in Mobiltelefonen, Smartphones, Tablet-Computern usw. Weiterhin lassen sich die in dieser Patentschrift offen gelegten Lehren auch in Netzwerktechnik oder der Infrastruktur von Mobilkommunikationsnetzen oder Funknetzen wie Basisübertragungsstationen, WLAN-Routern und/oder Verstärkern usw. einsetzen.
Wiewohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, ist klar, dass diese Aspekte ebenso gut die Beschreibung eines entsprechenden Verfahrens, in dem ein Block oder eine Vorrichtung einem Verfahrensschritt oder einem Merkmal eines Verfahrensschritts entsprechen können. Analog können im Zusammenhang mit einem Verfahrensschritt beschriebene Aspekte eine Beschreibung eines entsprechenden Blocks oder Artikels oder Merkmals einer entsprechende Vorrichtung darstellen. Manche oder alle Verfahrensschritte können von (oder mit) einer Hardware-Vorrichtung wie zum Beispiel einem Mikroprozessor, einem programmierbaren Computer oder einer elektronischen Schaltung ausgeführt werden. Bei manchen Ausführungsformen können einer oder mehrere der wichtigsten Verfahrensschritte von einer solchen Vorrichtung ausgeführt werden.
Je nach bestimmten Implementierungsanforderungen können Ausführungsformen der Erfindung in Form von Hardware oder Software ausgeführt werden. Die Implementierung kann mit Hilfe eines digitalen Speichermediums, zum Beispiel einer Floppy Disk, einer DVD, einer CD, einem ROM-, PROM-, EPROM- oder EEPROM- oder einem Flash-Speicher erfolgen, auf denen elektronische Signale gespeichert sind, die mit einem programmierbaren Computersystem so zusammenwirken, dass das entsprechende Verfahren ausgeführt wird. Daher kann das digitale Speichermedium computerlesbar sein.
Manche erfindungsgemäßen Ausführungsformen weisen einen Datenträger mit elektronisch lesbaren Steuersignalen auf, die mit einem programmierbaren Computersystem so zusammenwirken können, dass eines der in dieser Patentschrift beschriebenen Verfahren ausgeführt wird.
Im Allgemeinen lassen sich Ausführungsformen der vorliegenden Erfindung als Computerprogrammprodukt mit einem Programmcode ausführen, wobei der Programmcode zur Durchführung eines der Verfahren in der Lage ist, wenn das Computerprogramm auf einem Computer ausgeführt wird. Der Programmcode kann zum Beispiel auf einem maschinenlesbaren Träger gespeichert sein.
Andere Ausführungsformen umfassen das auf einem maschinenlesbaren Träger gespeicherte Computerprogramm zur Ausführung eines der in dieser Patentschrift beschriebenen Verfahren.
Mit anderen Worten ist eine Ausführungsform des erfindungsgemäßen Verfahrens ein Computerprogramm mit einem Programmcode zur Durchführung eines der in dieser Patentschrift beschriebenen Verfahren, wenn das Programm auf einem Computer ausgeführt wird.
Eine weitere Ausführungsform des erfindungsgemäßen Verfahrens ist daher ein Datenträger (oder ein digitales Speichermedium oder ein computerlesbares Speichermedium), das – auf ihm gespeichert – das Computerprogramm zur Durchführung eines der in dieser Patentschrift beschriebenen Verfahren aufweist. Der Datenträger, das digitale Speichermedium oder das aufgezeichnete Medium sind normalerweise dinglich und/oder nicht unbeständig.
Eine weitere Ausführungsform des erfindungsgemäßen Verfahrens ist daher ein Datenstrom oder eine Datenfolge, der/die das Computerprogramm zur Durchführung eines der in dieser Patentschrift beschriebenen Verfahren darstellt. Der Datenstrom oder die Folge von Signalen kann zum Beispiel zur Übertragung über eine Datenkommunikationsverbindung, zum Beispiel über das Internet, ausgelegt sein.
Eine weitere Ausführungsform umfasst ein Verfahrensmittel, zum Beispiel einen Computer oder eine programmierbare Schaltvorrichtung, die für die Durchführung eines der in dieser Patentschrift beschriebenen Verfahren konfiguriert oder angepasst ist.
Eine weitere Ausführungsform umfasst einen Computer, auf dem das Computerprogramm zur Durchführung eines der in dieser Patentschrift beschriebenen Verfahren installiert ist.
Eine weitere erfindungsgemäße Ausführungsform umfasst eine Vorrichtung oder ein System, das für die (beispielsweise elektronischen oder optischen) Übertragung eines Computerprogramms zur Durchführung eines der in dieser Patentschrift beschriebenen Verfahren ausgelegt ist. Bei dem Empfänger kann es sich zum Beispiel um einen Computer, ein Mobilgerät, eine Speichervorrichtung oder ähnliches handeln. Die Vorrichtung oder das System kann zum Beispiel einen Dateiserver zur Übertragung des Computerprogramms an den Empfänger aufweisen.
Bei manchen Ausführungsformen kann eine programmierbare Logikanordnung (zum Beispiel ein feldprogrammierbares Gate-Array) zur Ausführung mancher oder aller Funktionen der in dieser Patentschrift beschriebenen Verfahren verwendet werden. Bei manchen Ausführungsformen kann das feldprogrammierbare Gate-Array zur Durchführung eines der in dieser Patentschrift beschriebenen Verfahren mit einem Mikroprozessor zusammenwirken. Im Allgemeinen werden die Verfahren vorzugsweise durch eine Hardware-Vorrichtung ausgeführt.
Die oben beschriebenen Ausführungsformen dienen lediglich der Veranschaulichung der Prinzipien der vorliegenden Erfindung. Es versteht sich, dass Modifizierungen und Variationen der in dieser Patentschrift beschriebenen Anordnungen und Details für den Fachmann offenkundig sind. Daher soll die Erfindung lediglich durch die unmittelbar folgenden Patentansprüche und nicht durch spezifische Einzelheiten in der hierin enthaltenen Beschreibung oder Erläuterung von Ausführungsformen eingeschränkt werden.

Claims

Analog-Digital-Wandler (400, 900) zur Umwandlung eines Eingangssignals, aufweisend: einen Sigma-Delta-Modulator (410, 310, 910), der für den Empfang eines analogen Modulatoreingangssignals (u1) und für die Bereitstellung eines digitalen Modulatorausgangssignals (v) konfiguriert ist; und eine Interferenzunterdrückungsschleife (420, 920), aufweisend: ein Digitalfilter (222, 922a), das für die relative Verstärkung des digitalen Modulatorausgangssignals (v) in einem Frequenzband, die Dämpfung des digitalen Modulatorausgangssignals (v) außerhalb des Frequenzbandes und eines das Frequenzband umgebenden Übergangsbandes sowie für die Bereitstellung eines gefilterten digitalen Rückführungssignals (v2) konfiguriert ist; einen Digital-Analog-Wandler (226), der für die Umwandlung des gefilterten digitalen Rückführungssignals (v2) in ein Unterdrückungssignal (v1) konfiguriert ist; und einen Signalkombinierer (228, 929), der für das Kombinieren des analogen Modulatoreingangssignals (u1) mit dem Unterdrückungssignal (v1) zu dem analogen Modulatoreingangssignal (u) konfiguriert ist, um Störsignalanteile im analogen Modulatoreingangssignal (u1) zumindest teilweise zu unterdrücken; gekennzeichnet dadurch, dass die Interferenzunterdrückungsschleife (420, 920) eine digitale Nachbildung (432, 932a) einer Signaltransferfunktion des Sigma-Delta-Modulators (410, 310, 910) aufweist, dass die digitale Nachbildung für den Empfang des gefilterten digitalen Rückführungssignals (v2) oder eines abgeleiteten gefilterten Signals und zur Bereitstellung einer Schätzantwort des Sigma-Delta-Modulators (410, 310, 910) auf das gefilterte digitale Rückführungssignal oder das abgeleitete gefilterte Signal konfiguriert ist, und dass die Schätzantwort mit dem digitalen Modulatorausgangssignal (v) oder einem abgeleiteten Modulatorausgangssignal kombiniert wird, um ein Ausgangssignal des Analog-Digital-Wandlers (400, 900) zu liefern.
Analog-Digital-Wandler (400, 900) gemäß Anspruch 1, bei dem das Frequenzband des Digitalfilters (222, 922a) den Frequenzbereich eines erwarteten Störsignals aufweist, überlappt oder in demselben liegt.
Analog-Digital-Wandler (400, 900) gemäß Anspruch 1 oder 2, bei dem das Digitalfilter (222, 922a) für die Dämpfung des digitalen Modulatorausgangssignals (v) in einem Inbandfrequenzbereich des analogen Modulatoreingangssignals (u1) und die relative Verstärkung des digitalen Modulatorausgangssignals (v) in einem Außerbandfrequenzbereich des analogen Modulatoreingangssignals (u1) konfiguriert ist.
Analog-Digital-Wandler (400, 900) gemäß einem der Ansprüche 1 bis 3, bei dem das Digitalfilter (222, 922a) einen digitalen Resonator aufweist.
Analog-Digital-Wandler (400, 900) gemäß einem der Ansprüche 1 bis 4, bei dem die Interferenzunterdrückungsschleife (420, 920) zwischen einem Ausgang des Sigma-Delta-Modulators (410, 310, 910) und dem Digital-Analog-Wandler (226) weiterhin einen digitalen Noise Shaper (225) aufweist.
Analog-Digital-Wandler (400, 900) gemäß einem der Ansprüche 1 bis 5, bei dem die Interferenzunterdrückungsschleife (920) eine Kaskadenanordnung von mindestens zwei Rückführungszweigen aufweist, wobei jeder Rückführungszweig ein Digitalfilter (922a, 922b) und einen Digital-Analog-Wandler (226) aufweist.
Analog-Digital-Wandler gemäß Anspruch 1, bei dem die Interferenzunterdrückungsschleife (920) eine weitere digitale Nachbildung der Signaltransferfunktion (932b) des Sigma-Delta-Modulators (910) und ein weiteres Digitalfilter (922b) aufweist, wobei sich die weitere Nachbildung (932b) und das weitere Digitalfilter (922b) mit der digitalen Nachbildung (923a) und dem Digitalfilter (222, 922a) in einer Kaskadenanordnung befinden, so dass eine von der weiteren Nachbildung (932b) bereitgestellte weitere Schätzantwort mit dem digitalen Modulatorausgangssignal (v) kombiniert wird und so das abgeleitete gefilterte Signal für das Digitalfilter (922a) ergibt, und dass ein vom weiteren Digitalfilter (922b) bereitgestelltes weiteres gefiltertes digitales Signal mit dem gefilterten digitalen Signal kombiniert wird, um das Unterdrückungssignal (v1) bereitzustellen.
Analog-Digital-Wandler (400, 900) gemäß einem der Ansprüche 1 bis 7 bei dem das Digitalfilter (222, 922a) ein adaptives Filter ist.
Analog-Digital-Wandler (400, 900) gemäß einem der Ansprüche 1 bis 8, bei dem die Interferenzunterdrückungsschleife (420, 920) im Wesentlichen linear zwischen einem Ausgang des Sigma-Delta-Modulators (410, 310, 910) und einem Eingang des Digital-Analog-Wandlers (226) angeordnet ist.
Vorrichtung, aufweisend: einen Basisbandprozessor; einen Antennenanschluss; und einen für die Umwandlung eines Eingangssignals konfigurierten Analog-Digital-Wandler (400, 900) gemäß einem der Ansprüche 1 bis 9, der mit dem Basisbandprozessor und dem Antennenanschluss gekoppelt ist.
Signalprozessor, aufweisend: einen Vorwärtssignalverarbeitungspfad, aufweisend einen Sigma-Delta-Modulator (410, 310, 910) und einen Rückführungssignalverarbeitungspfad, aufweisend eine digitale Steuerung (222, 922a) zur Aufbereitung eines Modulatorausgangssignals (v) vom Sigma-Delta-Modulator (410, 310, 910) und Einspeisung eines resultierenden Unterdrückungssignals (v1) in einen Eingang des Vorwärtsverarbeitungspfads zur selektiven Unterdrückung von Signalanteilen eines Eingangssignals (u) des Signalprozessors, wobei die digitale Steuerung (222, 922a) zur Anhebung eines Außerbandfrequenzbereichs konfiguriert ist, so dass die Einspeisung des resultierenden Unterdrückungssignals (v1) in den Eingang des Vorwärtsverarbeitungspfads Außerbandsignalanteile im Außerbandfrequenzbereich des Eingangssignals des Signalprozessors reduziert; gekennzeichnet dadurch, dass der Rückführungssignalverarbeitungspfad eine Nachbildung (432, 932a) einer Signaltransferfunktion des Vorwärtsverarbeitungspfads aufweist, dass die digitale Nachbildung (432, 932a) für den Empfang eines Steuerungsausgangssignals von der digitalen Steuerung (222) oder eines vom Steuerungsausgangssignal abgeleiteten Signals und zur Bereitstellung einer Schätzantwort des Vorwärtsverarbeitungspfads auf das Steuerungsausgangssignal konfiguriert ist, dass die Schätzantwort mit einem vom Vorwärtsverarbeitungspfad bereitgestellten Ausgangssignal (v) kombiniert wird, um ein Ausgangssignal des Signalprozessors zu liefern.
Signalprozessor gemäß Anspruch 11, bei dem der Sigma-Delta-Modulator (410, 310, 910) für den Empfang eines analogen Modulatoreingangssignals (u1) konfiguriert und das Modulatorausgangssignal (v) ein digitales Signal ist.
Signalprozessor gemäß Anspruch 11 oder 12, bei dem die digitale Steuerung (222, 922a) einen digitalen Resonator aufweist.
Signalprozessor gemäß einem der Ansprüche 11 bis 13, bei dem der Rückführungssignalverarbeitungspfad weiterhin einen digitalen Noise Shaper (225) aufweist.
Signalprozessor gemäß einem der Ansprüche 11 bis 14, bei dem die digitale Steuerung (222, 922a) einen digitalen Noise Shaper (225) aufweist.
Signalprozessor gemäß einem der Ansprüche 11 bis 15, bei dem der Rückführungssignalverarbeitungspfad eine Kaskadenanordnung von mindestens zwei Rückführungszweigen aufweist, wobei jeder Rückführungszweig eine digitale Steuerung (922a, 922b) aufweist.
Signalprozessor gemäß Anspruch 11, bei dem der Rückführungssignalverarbeitungspfad eine weitere digitale Nachbildung (932b) der Signaltransferfunktion des Vorwärtsverarbeitungspfads und eine weitere digitale Steuerung (922b) aufweist, wobei sich die weitere Nachbildung und die weitere digitale Steuerung (922b) mit der digitalen Nachbildung (932a) und der digitalen Steuerung (922a) in einer Kaskadenanordnung befinden, so dass eine von der weiteren Nachbildung (932b) bereitgestellte weitere Schätzantwort mit dem Ausgangssignal (v) des Vorwärtsverarbeitungspfads kombiniert wird und so das vom Steuerungsausgangssignal abgeleitete gefilterte Signal für die digitale Steuerung (922a) bereitstellt, und dass ein von der weiteren digitalen Steuerung (922b) bereitgestelltes weiteres Steuerungsausgangssignal mit dem Steuerungsausgangssignal kombiniert wird, um das Unterdrückungssignal (v1) zu liefern.
Signalprozessor gemäß einem der Ansprüche 11 bis 17, bei dem die digitale Steuerung (222, 922a) eine adaptive Steuerung aufweist.
Vorrichtung, aufweisend: einen Basisbandprozessor; einen Antennenanschluss; und einen mit dem Basisbandprozessor und dem Antennenanschluss gekoppelten Signalprozessor nach einem der Ansprüche 11 bis 18.
Verfahren zur Analog-Digital-Wandlung, aufweisend: Empfangen eines analogen Modulatoreingangssignals (u1); Kombinieren des analogen Modulatoreingangssignals (u1) mit einem Unterdrückungssignal (v1), woraus ein analoges Modulatoreingangssignal resultiert; Sigma-Delta-Modulieren des analogen Modulatoreingangssignals (u1), woraus ein digitales Modulatorausgangssignal resultiert; Bereitstellen eines Ausgangssignals des Verfahrens zur Analog-Digital-Wandlung auf der Basis des digitalen Modulatorausgangssignals (v); Filtern des digitalen Modulatorausgangssignals (v) oder eines abgeleiteten digitalen Modulatorausgangssignals (v) in einem Tiefpassfilterbereich; und Digital-Analog-Wandlung eines gefilterten Signals, die zum Unterdrückungssignal (v1), dem auf der Filterung basierenden gefilterten Signal führt, so dass das Unterdrückungssignal (v1) zumindest teilweise Störsignalanteile des analogen Modulatoreingangssignals (u1), die im Frequenzbereich des Durchlassbandes liegen, unterdrückt; gekennzeichnet durch digitales Schätzen unter Verwendung der digitalen Nachbildung einer Signaltransferfunktion des Vorgangs der Sigma-Delta-Modulation, eine Reaktion des Vorgangs der Sigma-Delta-Modulation auf die digitale Darstellung des Unterdrückungssignals (v1); und Kombinieren der Schätzantwort mit dem Modulatorausgangssignal zum Erhalt eines Ausgangssignals des Verfahrens der Analog-Digital-Wandlung.
Verfahren gemäß Anspruch 20, bei dem das Durchlassband den Frequenzbereich eines erwarteten Störsignals aufweist, überlappt, oder in demselben liegt.
Verfahren gemäß Anspruch 20 oder 21, bei dem die Filterung das digitale Modulatorausgangssignal in einem Inbandfrequenzbereich des Eingangssignals dämpft und das digitale Modulatorausgangssignal in einem Außerbandfrequenzbereich des Eingangssignals relativ verstärkt.
Verfahren nach einem der Ansprüche 20 bis 22, das weiterhin folgende Schritte aufweist: digitales Noise Shaping des digitalen Modulatorausgangssignals (v) oder des gefilterten Signals.