CN103227641B - 模数转换器、信号处理器、以及用于模数转换的方法 - Google Patents

模数转换器、信号处理器、以及用于模数转换的方法 Download PDF

Info

Publication number
CN103227641B
CN103227641B CN201310038255.2A CN201310038255A CN103227641B CN 103227641 B CN103227641 B CN 103227641B CN 201310038255 A CN201310038255 A CN 201310038255A CN 103227641 B CN103227641 B CN 103227641B
Authority
CN
China
Prior art keywords
signal
digital
analog
sigma
modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310038255.2A
Other languages
English (en)
Other versions
CN103227641A (zh
Inventor
R.里特
M.申佩尔
W.舍尔姆鲍尔
M.奥特曼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103227641A publication Critical patent/CN103227641A/zh
Application granted granted Critical
Publication of CN103227641B publication Critical patent/CN103227641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H04B1/1036—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal with automatic suppression of narrow band noise or interference, e.g. by using tuneable notch filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了模数转换器、信号处理器、以及用于模数转换的方法。一种用于转换输入信号的模数转换器包括用于接收模拟调制器输入信号和用于提供数字调制器输出信号的Σ‑Δ调制器以及干扰消除回路。所述干扰消除回路包括数字滤波器、数模转换器和信号组合器。所述数字滤波器被配置成：在频带中放大Σ‑Δ输出信号，在所述频带和围绕所述频带的过渡带外衰减Σ‑Δ输出信号，并提供经滤波的数字反馈信号。所述数模转换器被配置成将经滤波的数字信号转换为消除信号。所述信号组合器被配置成组合所述输入信号与所述消除信号，从而产生所述调制器输入信号，以便至少部分地消除所述输入信号内的干扰信号部分。

Description

模数转换器、信号处理器、以及用于模数转换的方法
技术领域
本发明的实施例涉及模数转换器。本发明的另外的实施例涉及包括模数转换器的设备。本发明的另外的实施例涉及信号处理器和包括信号处理器的设备。本发明的另外的实施例涉及用于模数转换的方法或者用于处理输入信号的方法。本发明的另外的实施例涉及计算机可读数字存储介质。
背景技术
在当前移动通信网络或蜂窝网络中，许多用户典型地需要共享频谱以实现高速率多媒体通信。从单个用户与基站收发台之间的通信的角度来看，其他用户以及他们与该基站收发台或与其他基站收发台的相应通信导致对现有的无线通信的干扰。换言之，噪声和不想要的信号源可能导致干扰。例如，无线电收发机可能接收在期望信号范围外强的不想要的信号。这些所谓的阻塞（blocker）信号应当在收发机的接收机路径中早期地从接收到的信号中被滤出。在上行链路的情况下，基站收发台典型地需要同时检测许多异步用户。在下行链路的情况下，将对用户（即基站收发台与不同移动台之间的通信）进行调度和很大程度的正交化，但是移动台仍将需要应付少数主导干扰基站收发台。
在经受模数转换的接收到的信号中仍然存在的阻塞信号可以导致互调失真和混叠。连续时间Δ-Σ调制器可以被用作接收机的模数转换器。对Δ-Σ调制器的使用放松了抗混叠滤波要求，但是即使利用这些调制器，强的带外信号也可能使调制器不稳定或者至少造成失真。
发明内容
本发明的实施例提供一种用于转换输入信号的模数转换器。所述模数转换器包括Σ-Δ调制器和干扰消除回路。所述Σ-Δ调制器被配置成用于接收模拟调制器输入信号和用于提供数字调制器输出信号。所述干扰消除回路包括数字滤波器、数模转换器和信号组合器。所述数字滤波器被配置成：用于在频带中相对地放大所述数字调制器输出信号；用于在所述频带和围绕所述频带的过渡带外相对地衰减所述调制器输出信号；以及用于提供经滤波的数字反馈信号。所述数模转换器被配置成用于将经滤波的数字信号转换为消除信号。所述信号组合器被配置成用于组合所述输入信号与所述消除信号，从而产生调制器输入信号，以便至少部分地消除输入信号内的干扰信号部分。
本发明的另外的实施例提供一种包括前向信号处理路径和反馈信号处理路径的信号处理器。所述前向信号处理路径包括Σ-Δ调制器。所述反馈信号处理路径包括数字控制器，所述数字控制器用于调节调制器输出信号，并将所得到的消除信号馈送至所述前向信号处理路径的输入以用于所述信号处理器的输入信号的信号部分的选择性消除。所述数字控制器具有用于强调带外频率范围的特性，使得将所得到的消除信号馈送至Σ-Δ调制器的输入减小了所述信号处理器的输入信号的带外频率范围内的带外信号部分。
附图说明
将使用附图来描述本发明的实施例，在附图中：
图1示出标准多模式多频带蜂窝接收机拓扑的示意框图；
图2示出基于模拟信号传递函数滤波（STF滤波）的连续时间Σ-Δ模数转换器拓扑的示意框图；
图3示出根据接收机必须在特定移动通信标准下通过以便服从标准的测试的测试规范的功率谱密度；
图4示出根据所谓的3 MHz阻塞测试情况的测试规范的功率谱密度；
图5示出根据本文公开的教导的实施例的在反馈路径中具有数字滤波器的连续时间Σ-Δ调制器的示意图；
图6示出图5中的数字反馈滤波器的频率响应；
图7示出根据本文公开的教导的实施例的具有附加控制回路的连续时间Σ-Δ调制器的示意框图；
图8示出作为理想数字控制回路滤波器的实例的图7中的数字控制滤波器的频率响应；
图9以示意框图的形式示出根据本文公开的教导的实施例的具有控制回路的Σ-Δ调制器的线性z域模型；
图10示出根据本文公开的教导的实施例的具有控制器和校正逻辑的Σ-Δ调制器的示意框图；
图11以示意框图的形式示出具有数字控制回路的Σ-Δ调制器的线性z域模型；
图12示出具有控制回路的Σ-Δ模数转换器的示意框图以及不同控制器特性对Σ-Δ模数转换器的输入的效果；
图13示出具有带有数字传送信号/阻塞消除控制回路的射频（RF）模数转换器的接收机的示意框图；
图14示出具有带有数字传送信号/阻塞消除控制回路的变频RF模数转换器的接收机的示意框图；
图15示出控制滤波器的和传送信号/阻塞消除控制回路的Σ-Δ调制器的开环传递函数；
图16示出核心Σ-Δ调制器的信号传递函数与Σ-Δ调制器连同传送信号/阻塞消除回路一起的信号传递函数的比较；
图17示出响应于包括期望信号和噪声但不包括阻塞信号的输入信号的、不受控的Σ-Δ调制器、受控的且经校正的Σ-Δ调制器、以及受控的Σ-Δ调制器的输出信号的频率曲线图；
图18类似于图17，除了输入信号还包括阻塞信号之外；
图19类似于图17，除了输入信号还包括由传送信号导致的串扰部分之外；
图20示出三个不同信号的波形以说明数字传送信号/阻塞消除回路的瞬态行为；
图21用图形示出依赖于输入振幅的信噪比；
图22示出导致70和90 MHz之间的带阻的、不具有和具有控制器的Σ-Δ调制器的信号传递函数的伯德图；
图23示出导致125和145 MHz之间的带阻的、不具有和具有控制器的Σ-Δ调制器的信号传递函数的伯德图；
图24示出直至Σ-Δ调制器的输入的信号传递函数的伯德图；
图25示出直至Σ-Δ调制器的输入和输出的、在具有控制器的情况下信号传递函数的伯德图；
图26示出控制滤波器的和受控的系统的、在不具有控制器的情况下信号传递函数的伯德图；
图27示出具有处于不同配置的（理想的、在不具有控制器的情况下非理想的、以及在具有控制器的情况下非理想的）三个Σ-Δ调制器的测试设置的示意框图；
图28示出在图27的测试设置中使用的Σ-Δ调制器的示意框图；
图29示出在图27的测试设置中使用的数字控制器的示意框图；
图30示出图27的测试设置的数模转换器（数字Σ-Δ调制器）的示意框图；
图31示出基于正弦的和基于余弦的控制滤波器的伯德图；
图32示出无阻尼的和阻尼的基于余弦的控制滤波器的伯德图；以及
图33示出说明具有信号传递函数再生的级联控制器的概念的示意框图。
具体实施方式
在下文中将使用附图来详细描述本发明的实施例之前，应当指出，相同的元件或者具有相同功能的元件具备相同或相似附图标记，并且典型地省略对具备相同或相似附图标记的元件的重复描述。因此，针对具有相同或相似附图标记的元件而提供的描述是可互换的。在下列描述中，阐述了多个细节以提供对本发明的实施例的更透彻的解释。然而，对本领域技术人员来说下述将是显而易见的：将在没有这些特定细节的情况下实践本发明的实施例。在其他实例中，以框图的形式而不是详细地示出公知的结构和设备，以便避免模糊本发明的实施例。另外，可以将以下描述的不同实施例的特征彼此组合，除非另有专门说明。
为了更高效地利用可用的频谱，当前无线通信标准要求传输信道在频域中的紧凑布置。尽管特别地，当前数字信号处理技术使接收机能够从相对较强的本底噪声（noisefloor）（即相对较低的信噪比（SNR））、所谓的阻塞信号、干扰源信号、或者处于附近频率处并具有可与期望信号相比或甚至高于期望信号的信号电平的干扰信号中滤出期望信号，但是对大多数接收机结构提出挑战。特别地，接收机的模数转换器需要处理阻塞信号和具有相对较高保真度的期望信号，使得一旦已经从模数转换器中获得数字信号，就可以通过数字处理技术将阻塞信号与期望信号分离。因此，强的阻塞正在限制模数转换器的性能。
在图1中，以示意框图的形式示出标准多模式多频带蜂窝接收机技术。接收机拓扑包括RF前端（低噪声放大器、混频器和无源极点（pole））和基带滤波器（1阶极点和双二阶）、可编程增益控制（PGC）、以及连续时间Σ-Δ调制器（CT-SD ADC）。RF前端必须同时满足对立的要求。一方面，它必须提供高增益以减小连续块（例如基带滤波器、PGC和ADC）对总噪声系数的贡献。另一方面，太多的增益可能导致混频器和1阶极点中的余量（headroom）和线性问题。另外，3GPP（第3代合作伙伴计划）规范在HSDPA（高速下行链路分组接入）和载波聚合中需要新接收机特征，例如四个信道。该特征导致具有I/Q 1阶极点的四个接收机路径，并且每个1阶极点被不同地实施。因此，假定的200pF的1阶极点电容被应用16次，这导致16 ×200pF = 3.2nF的总接收机电容。1阶极点的大小主要由最小传送信号/阻塞频率、混频器峰值电流和电源电压确定。电源电压在28nm、22nm、14nm和更小CMOS（互补金属氧化物半导体）技术中降低，这加紧了余量/噪声问题并导致1阶极点电容进一步增大。对于支持GSM/EDGE的接收机而言，图4中所示的3MHz阻塞测试情况对1阶极点电容来说是决定性的。如果在诸如UMTS/LTE棒（UMTS：“通用移动电信系统”，LTE：“长期演进”）之类的数据调制解调器应用中使用接收机，则1阶极点电容由图3中所描绘的参考灵敏度LTE 10频带17来定义。
图2示出基于信号传递函数滤波（STF滤波）的CT-SD ADC拓扑的示意框图。该拓扑也遭受余量问题。它仅被移位至第一积分器。因此，如图1和图2中所描绘的基于模拟滤波的技术正在遭受收缩路径（即向14nm CMOS技术和更小CMOS技术的演进）上的电容增大。因此，图1和2中所示的技术相对于其针对深亚微米CMOS技术的适合性而显得受限。
该问题的当前解决方案在于：减小LNA混频器中的增益以达到更小的混频器峰值电流，以及增大在第一极点或第一积分器处的电容以便调整摆动以降低电源电压。由于更大的电容，这些措施导致更小的接收机灵敏度且更大的面积要求。
在多个可能出现的操作条件中，在图2中所示的RF-ADC接收机拓扑中的连续时间Σ-Δ调制器中的第一积分器的输入处的摆动由传送信号/阻塞信号来定义。根据本文公开的教导的一个方面，可以将第一STF滤波极点移位至更高频率以便减小第一积分器电容的大小。现在失去的接收机选择性由量化器与作为反馈回路的一部分的数模转换器（DAC）之间的附加数字滤波器来补偿。图5示出根据本文公开的教导的实施例的模数转换器100的示意框图。在Σ-Δ调制器110的环路滤波器112的输入L0处接收模拟输入u。通过环路滤波器112内的信号组合器128来组合模拟输入信号u与消除信号。在环路滤波器112的输出处，将组合信号（即通过组合模拟输入信号u和消除信号而获得的信号）的经滤波版本v提供给也作为Σ-Δ调制器110的一部分的量化器114的输入。在图5所示的实施例中，量化器114是多比特量化器。由量化器114引入的量化误差由形成量化器114的另一（虚）输入的量化误差信号e指示。在图5所示的实施例中，在量化器114的输出处，获得形成数字调制器输出信号的多比特数字信号v。
图5中所示的模数转换器100还包括干扰消除回路120，干扰消除回路120在所描绘的实施例中与Σ-Δ调制器110的反馈回路一致。Σ-Δ调制器110包括数模转换器116。数模转换器116的输出被连接至环路滤波器112的输入L1。由于在图5所示的实施例中，Σ-Δ调制器110的反馈回路和干扰消除回路120一致，因此数模转换器116可以被分配给反馈回路和干扰消除回路120这二者。
数模转换器116在其输入处接收由数字滤波器122提供的经滤波的数字信号，数字滤波器122是干扰消除回路120的一部分。数字滤波器120被配置成用于在（特定）频带中相对地放大Σ-Δ输出信号v。在该频带外以及还在围绕该频带的过渡带外，数字滤波器122被配置成用于相对地衰减Σ-Δ输出信号v。表述“相对地放大”和“相对地衰减”指示：与在频带外相比，在该频带内相对地放大Σ-Δ输出信号（但不必绝对地放大）。所述频带可以是有限频带，即该频带的下限和上限不等于零并且也不等于无穷大。该条件可以被表达为0<flower且<fupper<∞。因此，数字滤波器122可以具有带通状的频率响应，或者根据用于数字带通滤波器的适当设计技术，可以将其实施为数字带通滤波器。注意，这种数字带通滤波器不必是理想带通，理想带通将完全抑制在其通带外的信号。相反，数字滤波器122可以具有通带外的非零频率行为，因为至少在本文公开的教导的一些实施例中，对通带外的信号的完全抑制可能既不必要又不期望。对所需的滤波器函数的更精确描述可以被称为“频带增强”或“频带强调”，即通带外的（可能恒定的）非零传递函数以及频带（通带）内相对于其的增强。因此，数字滤波器122还可以被视为频带增强滤波器或频带强调滤波器。
在图5所示的实施例中，由于在该实施例中一致的反馈回路与干扰消除回路，信号组合器128可以归于Σ-Δ调制器110的反馈回路以及干扰消除回路120这二者。
在图6中，示出图5中的数字滤波器122的数字滤波器特性。数字滤波器特性具有0< dB的带内增益，并在传送信号/阻塞频率范围内具有10 dB的增益。该10 dB增益导致在传送信号/阻塞频率范围内提高的STF滤波选择性。在等式（1）和（2）中给出信号传递函数STF(z)和噪声传递函数NTF(z)。
（1）
（2）。
在等式（1）和（2）中，L0是指其输入L0与其输出之间的环路滤波器112的传递函数，以及L1是指其输入L1与其输出之间的环路滤波器112的传递函数。符号Fd表示反馈回路的信号传递函数。
数字滤波器122可以简单地由两个极点和两个零点来实施。STF滤波特性可以利用附加数字滤波器来在数字上改进，但是在这种情况下，环路稳定性典型地也稍微降级。数字滤波器中的数值运算导致针对移动通信标准LTE20的高达20比特的提高的DAC要求。
数字滤波器122的频带对应于图6中的滤波器特性中数字反馈滤波器的增益（至少近似地）等于10dB的频率部分。过渡带对应于该频带左侧和右侧的滤波器特性的两个部分。因此，增益在过渡带内从10 dB减小至0 dB。数字滤波器122的频带处于根据图6的预期干扰信号或多个预期干扰信号的频率范围内。在可替换方案中，数字滤波器122的频带可以包括或重叠（一个或多个）预期干扰信号的（一个或多个）频率范围。
此外，图6示出数字滤波器122在输入信号u的带内频率范围内相对地衰减Σ-Δ输出信号v并在输入信号的带外频率范围内相对地放大Σ-Δ输出信号v。
图5的示意框图还可以被视为包括前向信号处理路径和反馈信号处理路径的信号处理器。前向信号处理路径包括Σ-Δ调制器110。反馈信号处理路径120包括数字控制器122，数字控制器122用于调节调制器输出信号v并将所得到的消除信号馈送至前向信号处理路径的输入L1，以用于信号处理器100的输入信号u的信号部分的选择性消除。数字控制器122具有用于强调带外频率范围的（频率）特性，使得将所得到的消除信号馈送至Σ-Δ调制器110的输入L1减小了信号处理器的输入信号u的带外频率范围内的带外信号部分。
Σ-Δ调制器110可以被配置成用于接收模拟调制器输入信号u。调制器输出信号v可以是数字信号。
图5的示意框图还可以被视为模数转换器100，模数转换器100包括：
用于组合输入信号u与消除信号以及用于提供对应调制器输入信号的装置128；
用于对调制器输入信号进行Σ-Δ调制以及用于提供Σ-Δ调制器信号v的装置110；
用于在频带中对Σ-Δ调制器信号v进行滤波以及用于在该频带和围绕该频带的过渡带外相对地衰减Σ-Δ输出信号以获得经滤波的Σ-Δ调制信号的装置；以及
用于对经滤波的Σ-Δ调制信号进行数模转换以获得消除信号的装置116。
更高级的思想是在核心Σ-Δ调制器周围建立数字传送信号/阻塞消除回路，其在核心Σ-Δ调制器之前减去传送信号/阻塞信号。该方法被描绘在图7中。在图7中以示意框图的形式示出的模数转换器200包括Σ-Δ调制器210和干扰消除回路220。Σ-Δ调制器210包括环路滤波器212、多比特量化器214和数模转换器216。干扰消除220包括数字滤波器222、数字噪声滤波器225、（另一）数模转换器226和信号组合器228。模数转换器200接收输入信号u1，输入信号u1然后通过干扰消除回路220的信号组合器228与消除信号v1相组合。在图7所示的实施例中，信号组合器228被实施为减法器。输入信号u1和消除信号v1的组合产生模拟调制器输入信号u，模拟调制器输入信号u被提供给环路滤波器212的输入L0。图7中所示的实施例的Σ-Δ调制器210在很大程度上类似于图5中所示的模数转换器100。差异在于：Σ-Δ调制器210的反馈回路在量化器214与数模转换器216之间不包括数字滤波器。然而，可以想到，Σ-Δ调制器210的反馈回路在反馈回路中的确包括数字滤波器。
如上面在图5的上下文中所述，数字滤波器222在（特定）频带中相对地放大Σ-Δ输出信号v，并在该频带和与该频带相关联（即典型地围绕该频带和/或与该频带相邻）的过渡带外相对地衰减Σ-Δ输出信号v。在数字滤波器222的输出处提供对应的经滤波的数字反馈信号。
综上所述，核心Σ-Δ调制器210包括环路滤波器212、量化器214和反馈DAC 216，而数字控制回路（干扰消除回路）220包括数字（控制）滤波器222、噪声整形器（NS）225和附加传送信号/阻塞消除DAC 226。
数字控制滤波器具有-10 dB的带内增益，并在传送信号/阻塞频率范围内具有+10dB的增益，如图8中所示。与图5中所示的Σ-Δ回路方法中的数字滤波器122相比，期望的带内信号u1由于干扰消除回路220中的-10 dB带内增益而基本上不变地通过信号组合器228，并且因此被转发至核心Σ-Δ调制器210的输入L0。
相比之下，传送信号频率范围内的所有信号受传送信号/阻塞频率范围内的10 dB控制滤波增益和信号组合器228的动作抑制。
在等式（3）中，计算控制回路滤波器222对总STF的影响：
（3）
其中H(z)是控制回路滤波器222的频率响应。可见，对于其中H(z)为小的频率范围，总信号传递函数STFoverall近似地等于核心Σ-Δ调制器210的信号传递函数STF。另一方面，在其中控制回路滤波器222的频率响应H(z)为大的频率范围内，等式（3）中的分数的分母大于分子，使得总信号传递函数STFoverall将在该频率范围内变得相对较小。传送信号频率范围在频分双工系统中典型地是公知的，并且它取决于所使用的频带和标准。在图3中描绘了具有从26 MHz至35 MHz的频率范围的传送信号相对于期望接收信号的实例。相比之下，在诸如DSM/EDGE之类的时分双工（TDD）系统中，阻塞频率可以处于从3 MHz至100 MHz的频率范围内，但是频率是未知的。在这种情况下，可以将数字滤波器222调整至从3 MHz一直到20 MHz的频率范围，以放松核心Σ-Δ调制器210的第一积分器中的衰减要求。第一积分器中的衰减要求的这种放松减小了要针对第一积分器而提供的所需电容。在简单的情况下，所述数字滤波器可以是数字谐振器。
主要的数字控制滤波器设计要求是控制回路稳定性。数字控制滤波器输入要求与核心Σ-Δ调制器输出相同的总线宽度，但是，由于要执行的信号处理，数字控制滤波器222的输出需要具有显著增大的总线宽度，以便避免截断误差。例如，这可能导致移动通信标准LTE20中高达20比特的DAC分辨率。为了解决该问题，可以引入数字噪声整形器225以针对传送信号/阻塞消除来实现低分辨率DAC 226。由干扰消除回路DAC 226产生的高频整形量化噪声由调制器STF滤波以维持性能。因此，干扰消除回路220可以在Σ-Δ调制器210的输出与数模转换器226之间的某处包括数字噪声整形器225。
图9以概括的形式示出根据本文公开的教导的模数转换器的示意框图。在图9中，模拟输入信号由u1表示，并且数字输出信号由v表示。模数转换器的前向信号路径中的框310对应于具有信号传递函数STF(z)的Σ-Δ调制器。在反馈路径中，模数转换器包括具有传递函数H(z)的数字控制器或数字滤波器320。因此，图9示出具有控制回路320的Σ-Δ调制器310的线性z域模型。上面已在等式（3）的上下文中讨论了该线性z域模型的总信号传递函数。在该实施例中，组合输入信号u1与控制回路320的输出（即消除信号）的信号组合器328被实施为减法器。由于输入信号u1是模拟信号，因此控制回路320的输出典型地也是模拟信号。因此，信号组合器328典型地是模拟信号组合器。
在图10中示出上面讨论的技术的增强以作为根据所公开的教导的模数转换器400的另一可能实施例。模数转换器400包括连续时间Σ-Δ调制器410和数字传送信号/阻塞消除控制回路420。另外，模数转换器400包括用于处理数字噪声整形器输出信号（即数字噪声整形器225的输出信号）的Σ-Δ调制器410的信号传递函数STF的数字副本（replica）432。数字副本432提供STF副本信号，该STF副本信号通过数字减法器434与核心Σ-Δ输出信号v进行组合，以产生总模数转换器400的输出信号w。STF副本输出信号基本上与核心Σ-Δ输出信号相匹配或类似，但它是负的。借助于STF(z)副本块432，重构不具有数字传送信号/阻塞消除控制回路420的核心Σ-Δ调制器410的行为。因此，核心Σ-Δ调制器410不必再处理传送信号/阻塞信号，但是，尽管如此，模数转换器400的数字输出信号w包含经重构的传送信号/阻塞信号。因此，与核心Σ-Δ调制器输出的总线宽度形成对比，必须针对数字输出信号w增大总线宽度。对于具有平坦带内信号传递函数STF的核心Σ-Δ调制器，可以将数字STF(z)副本432设置为STF(z) = 1。然而，在这种情况下，核心Σ-Δ STF重构并不针对带外频率范围正确地工作。该方法可以被用于带外频率范围不受关注的应用。
根据图10中所示的内容，干扰消除回路420包括Σ-Δ调制器410的信号传递函数STF的数字副本432。数字副本432被配置成接收经滤波的数字反馈信号v2或所导出的经滤波信号v3，并响应于经滤波的数字反馈信号v2或所导出的经滤波信号v3而提供Σ-Δ调制器410的估计器响应。将经估计的响应与数字调制器输出信号v或所导出的调制器输出信号相加或进行组合，以提供模数转换器400的输出信号w。
在可替换实施例中，干扰消除回路420可以包括Σ-Δ调制器410的信号传递函数STF的另一数字副本以及另一数字滤波器，其中，该另一数字副本和该另一数字滤波器与数字副本432和数字滤波器222被布置成级联布置，从而将由该另一数字副本提供的另一估计器响应与数字调制器输出信号v进行组合（例如将由该另一数字副本提供的另一估计器响应与数字调制器输出信号v相加或从数字调制器输出信号v中减去由该另一数字副本提供的另一估计器响应），以提供数字滤波器的所导出的经滤波信号。此外，该另一数字滤波器可以提供另一数字滤波器信号，然后，可以将该另一数字滤波器信号与数字滤波器信号进行组合（例如将该另一数字滤波器信号与数字滤波器信号相加或者从数字滤波器信号中减去该另一数字滤波器信号）以提供消除信号v1。在图33中示出可能的级联布置的实例，并且下面更详细地描述该实例。干扰消除回路可以包括至少两个反馈支路的级联布置，每个反馈支路包括数字滤波器和数模转换器。
还可以使用数字STF副本技术来校正如图11中所描绘的数字滤波器的舍入误差。图11中所示的示意框图是基于图9的示意框图。另外，STF副本432和数字信号组合器434是模数转换器的一部分。舍入误差被表示为信号e，通过（虚）信号组合器427将信号e与由数字控制滤波器320生成的信号相加。现在，可以将数字副本432的传递函数建模为Σ-Δ调制器310的（经估计的）信号传递函数STF(z)和项(1+ε(z))的卷积，其中ε(z)是由数字控制滤波器320导致的STF和STF副本之间的相对误差e的z域模型。利用该新技术，不需要数字噪声整形器225。所提出的技术（仅）受Σ-Δ调制器310的实际信号传递函数STF(s)与数字STF(z)副本432之间的失配限制。此外，所提出的技术还可以被用来校正干扰消除DAC 226中的非理想性。
数字噪声整形器225和数字控制滤波器222可以被实现为两个不同电路。在可替换方案中，可以在一个单电路中组合这两个电路。基本思想是使用数字噪声整形器拓扑并在噪声整形器的信号传递函数上映射数字控制滤波器行为。在噪声整形器中使用控制滤波器系数可以预期导致降低的噪声整形性能，这种降低的噪声整形性能可以由传送信号/阻塞消除DAC 226中的提高的数字分辨率（即附加比特）来补偿。组合的数字控制噪声整形器的输入可以具有约3比特/4比特的量化器总线宽度，并且可以典型地等于核心Σ-Δ调制器总线宽度。组合的数字噪声整形器和传送信号/阻塞消除DAC 226的输出的总线宽度由总性能要求（特别是所需的信噪比（SNR））来定义。与延迟结构相比，将Δ结构用于数字组合控制噪声整形器的益处是：比在延迟结构中更少地放大舍入误差。因此，在实施中，Δ结构可以预期导致更小的总线宽度。
所提出的技术允许针对信噪比优化模拟噪声整形器以及在数字上实施信号传递滤波。所提出的技术导致具有更低面积使用率和功率耗散的更低阶核心Σ-Δ调制器。附加数字电路对模拟分量变化相对不敏感，即附加数字电路在该方面是鲁棒的。此外，附加数字电路可以是可再配置的，即在操作期间信号传递函数可以是可数字适配的。在数字校正之后，可以使用核心Σ-Δ调制器的经重构信号传递函数STF。
根据本文公开的教导的大多数实施例，Σ-Δ调制器相对于其信号传递函数STF被数字地改进。这种数字改进可能涉及Σ-Δ调制器的量化器与用于反馈目的的一个或多个数模转换器之间的数字滤波器。根据一些实施例，可以针对每个反馈DAC提供分离的数字滤波器。特别地，根据所公开的教导的模数转换器或信号处理器可以包括具有数字控制滤波器的传送信号/阻塞消除DAC（表述“传送信号/阻塞消除”可以被解释为“传送（TX）信号和/或阻塞消除”）。根据一些实施例，特殊滤波器可以是对核心Σ-Δ调制器的数字STF重构。借助于数字STF重构，可以级联多于一个数字滤波器。干扰消除回路中的数字滤波器可以基于用于数字谐振器的滤波器设计，即数字滤波器可以被设计和/或实施为数字谐振器。可以取决于双工器距离来再配置传送信号/阻塞频率范围。
图12示出反馈回路（干扰消除回路）中的控制器对基于Σ-Δ调制器的ADC的输入的效果。图12中所示的模数转换器包括核心Σ-Δ调制器510和反馈回路或干扰消除回路520。干扰消除回路520接收Σ-Δ调制器510的输出信号以作为输入，以及提供输出信号，通过信号组合器（减法器）528，从用于总模数转换器的输入信号u1中减去该输出信号。将信号组合器528的输出H提供给核心Σ-Δ调制器510的输入。因此，信号H是贯穿附图的描述和权利要求各处提及的模拟调制器输入信号。干扰消除回路520包括具有频率响应S的数字滤波器522。此外，干扰消除回路520包括转换器526（例如数模转换器）。
假定输入信号u1具有平坦频谱。出于阻塞消除的目的，将数字滤波器522的频率响应S选择为带通状。因此，数模转换器526的输出主要包括与数字滤波器522的通带相对应的频带中的信号部分。通过正确地调整干扰消除520的相移，数模转换器526的输出基本上消除了输入信号u1中（即数字滤波器522的频率范围内）的对应信号部分。这在图12中由模拟调制器输入信号H的频谱的示意表示来示出。
为了比较，图12还示出图12的下部分中的Δ调制的情形。在这种情况下，数字滤波器522的频率响应S是低通滤波器。输入信号u1与在消除DAC 526的输出处提供的消除信号的组合产生其中更低频率范围内的信号部分被抑制的模拟调制器输入信号H。
图13示出模数转换器600和在接收机中典型地针对无线应用或移动通信应用而采用的附加电路的示意框图。换句话说，图13示出具有数字传送信号/阻塞消除控制回路的RF-ADC接收机的示意框图。图13中所示的示意框图还可以被视为信号处理器600和附加电路，其中信号处理器600包括前向信号处理路径和反馈信号处理路径。
天线（未示出）可以被连接至一对端子601。然后，低噪声放大器（LNA）602可以放大天线信号。混频器603通过合适的本地振荡器信号（图13中未示出）将由低噪声放大器602提供的经放大的天线信号从射频（RF）范围变频至基带频率范围或中频（IF）范围。例如，在混频器603的输出处的无源极点滤波器604去除滤波过程的互调产物。典型地，无源极点滤波器604的通带相对较宽，使得在无源极点滤波器604的输出处提供的信号可以典型地仍包含显著的噪声部分、干扰信号部分、和/或其中存在要接收的期望信号的期望频率范围外的阻塞信号部分。无源极点滤波器604的输出被连接至模数转换器600的输入。在模数转换器600的输出侧处，提供了接口608，接口608将ADC输出适配至低电压差分信号（LVDS）格式。然后，使由LVDS接口608提供的信号在端子609处可用以供进一步处理。
Σ-Δ调制器610包括环路滤波器612、量化器614、数据加权平均615和三个数模转换器616。环路滤波器612包括三个级，每个级具有基于运算放大器的滤波器。干扰消除回路620包括数字滤波器622和数模转换器626。干扰消除回路620的信号组合器628被实施为在无源极点滤波器604、环路滤波器612的输入和DAC 626的输出之间的电导体的简单结。因此，由DAC 626提供的消除信号和由无源极点滤波器604的输出提供的输入信号的组合通过将由这两个部件提供的电流进行求和而进行。
图14示出具有数字控制滤波器和传送信号/阻塞消除RF-DAC的变频Σ-Δ调制器的示意框图。图14中所示的布置还可以被视为具有数字传送信号/阻塞消除控制回路的变频（FT）RF-ADC接收机。
模数转换器700包括与图13中所示的实施例的Σ-Δ调制器610类似的核心Σ-Δ调制器610。此外，模数转换器700包括干扰消除回路720。干扰消除回路720包括数字滤波器722、数模转换器726、混频器702和信号组合器728。混频器702接收由数模转换器726提供的模拟输出信号并将其变频至RF频率范围。信号组合器728被互连在低噪声放大器602与主接收路径的混频器703之间。可存在于经由端子601从天线接收并由低噪声放大器602放大的接收信号中的干扰信号可以通过对低噪声放大器602的输出与混频器703的输入之间的主接收路径注入的干扰消除信号而被大大减小。以这种方式，不需要混频器703来在其输入处支持在一些操作条件下主要可由干扰信号（例如来自包括图14中示意性地示出的接收机的移动通信设备的传送路径的阻塞信号或串扰信号）确定的最大振幅。
可以在接收机应用中使用根据本文公开的教导的模数转换器以改进在双工器距离（即无线电收发机的传送频率和接收频率之间的间隙（例如UMTS标准中的190 MHz））处的选择性。根据作为实例而提供的一个可能实施，核心Σ-Δ调制器以900 MHz的采样率和9MHz的信号带宽运行。传送信号/阻塞消除被设计成将30 MHz与50 MHz之间的传送/阻塞信号抑制10 dB。
在图15中，描绘了核心Σ-Δ调制器的信号传递函数STF、数字控制滤波器的传递函数和整个传送信号/阻塞消除控制的传递函数。显然，核心Σ-Δ调制器的信号传递函数STF已在某种程度上抑制30 MHz与50 MHz之间的信号（即近似5 dB至15 dB）。控制滤波器（即数字滤波器122、222、522、622或722）在该频率范围内具有其最大增益。在30 MHz和50MHz的该频率范围外，控制滤波器的增益显著地更小。核心Σ-Δ STF与数字控制滤波器串联的组合在该期望频率范围内具有大于1的增益，并在外部具有小于1的增益。根据经验，在期望频率范围内，抑制将近似为1/(1+增益)。
在图16中，示出闭环系统的传递函数。全程曲线（蓝色）是核心Σ-Δ调制器的信号传递函数STF，并且虚线曲线（绿色）是具有核心Σ-Δ STF的数字控制滤波器的闭环STF，即与核心Σ-Δ调制器组合的干扰消除回路的闭环STF。这两个曲线的比较显示出：除用于干扰消除的期望频率范围（即30 MHz至50 MHz）外，通过使用上述的数字校正方法而获得的信号传递函数与原始信号传递函数近似类似。可以在该频率范围内看到约10 dB的附加信号抑制。此外可见，与核心Σ-Δ调制器组合的干扰消除回路的闭环STF稍高于用于干扰消除的期望频率范围之下的核心Σ-Δ调制器STF（即具有比原始信号传递函数更高的增益）。
图17、18和19示出根据本文公开的教导的模数转换器的数字输出信号的频率曲线图。模数转换器的输入信号包括期望接收信号、噪声部分、以及在图18和19的情况下分别包括干扰阻塞信号和由传送信号导致的串扰。
图17示出不存在干扰信号的情况，即模数转换器的输入信号仅包括期望接收信号和噪声。期望接收信号具有3 MHz的频率。图17示出三个曲线。第一曲线由菱形标识并且对应于不具有干扰消除回路的Σ-Δ（SD）调制器（“SD不受控的”）的频率行为。第二曲线由正方形标识并且对应于具有干扰消除回路的Σ-Δ调制器（“SD受控的”）。第三曲线由三角形标识并且对应于具有干扰消除回路的Σ-Δ调制器以及用于校正由干扰消除回路引入的、与Σ-Δ调制器的原始信号传递函数的偏差的附加校正电路（“SD受控的+校正”）。下面将描述该附加校正的概念。
可见，对于包括3 MHz周围的期望接收信号的频率范围的高达近似4 MHz的低频，这三个曲线基本上彼此类似。此外，与周围的频率相比，在3 MHz处存在期望接收信号的频率范围显著更强，使得期望接收信号超过本底噪声多达80 dB。
在从约4 MHz至约100 MHz的频率范围内，与具有数字控制（即干扰消除回路，但没有校正，由图17中的正方形指示）的Σ-Δ调制器相对应的曲线开始与原始不受控的Σ-Δ调制器的曲线（菱形符号）偏离。与受控的且未校正的Σ-Δ调制器相对应的曲线（正方形符号）还揭示出：在与图16中（虚线）所示的具有数字控制器的Σ-Δ调制器的总信号传递函数的行为相对应的、从近似30 MHz至近似50 MHz的频率范围内，模数转换器的输出信号被衰减近似10 dB。相比之下，与具有数字控制和附加校正的Σ-Δ调制器相对应的曲线（图17中的三角形符号）基本上同与原始Σ-Δ调制器相对应的曲线（图17中的菱形符号）相同。因此，受控的且经校正的Σ-Δ调制器还再现了针对近似8 MHz的频率的噪声传递函数（NTF）的带阻行为。
图18示出与图17中所示的频率曲线图基本上类似的频率曲线图。图17与图18之间的差异在于：在模数转换器的输入信号内存在35 MHz处的阻塞信号。与期望接收信号相比，阻塞信号具有相对较大的振幅，使得阻塞信号还出现在模数转换器的输出信号中。特别地，在原始Σ-Δ调制器的输出信号内，阻塞信号具有-11.86 dB的电平。这意味着：阻塞信号比在不受控的Σ-Δ调制器的输出处的期望接收信号大近似8 dB。在受控的Σ-Δ调制器（正方形符号）的输出信号中，阻塞信号仅具有-21.12 dB的电平。因此，阻塞信号近似处于期望接收信号的电平处。通过使用由例如数字信号处理器（DSP）提供的数字滤波，可以进一步抑制在35 MHz处的干扰阻塞信号，使得可以在正常情况下可靠地评估在3 MHz处的期望接收信号。由三角形标识的受控的且经校正的Σ-Δ调制器的曲线显示出：阻塞信号出现在输出信号中，也具有近似-11.86 dB的电平。然而，阻塞信号在输出信号中的出现是由于校正（即通过如图11中所示的数字副本而对阻塞信号的重构）而引起的。因此，不需要Σ-Δ调制器来处理阻塞信号。数字控制和校正的益处在于：核心Σ-Δ调制器不必处理阻塞信号的大的部分（在阻塞信号的振幅方面）。
图19示出当输入信号包括由传送串扰导致的处于从30 MHz至50 MHz的频率范围内的干扰信号时不受控的Σ-Δ调制器、受控的Σ-Δ调制器和受控的且经校正的Σ-Δ调制器的输出信号的频谱。可见，与不受控的Σ-Δ调制器相比，受控的Σ-Δ调制器能够将TX串扰抑制近似10 dB。受控的且经校正的Σ-Δ调制器（具有三角形符号的曲线）再现不受控的Σ-Δ调制器（具有菱形符号的曲线）的行为，使得传送信号串扰还存在于具有近似-40dB的电平的受控的且经校正的Σ-Δ调制器的输出信号中。然而，受控的且经校正的Σ-Δ调制器的益处在于：核心Σ-Δ调制器不必处理TX串扰信号的整个振幅或电压摆动。因此，核心Σ-Δ调制器可以具有更小且更简单的配置，特别是相对于例如环路滤波器的电容。
可以将可结合图17至19进行的观察总结如下。受控的且经校正的Σ-Δ调制器的输出信号的频谱与未校正的Σ-Δ调制器几乎相同。受控的Σ-Δ调制器（正方形符号）的频谱显示了传送信号/阻塞信号减小近似10 dB。受控的Σ-Δ调制器的输出频谱中的带内噪声比在两种其他情况（即不受控的Σ-Δ调制器和受控的+经校正的Σ-Δ调制器）下更高。原因在于数字电路的舍入噪声，该舍入噪声可以被整形至更高频率。数字校正电路去除该附加舍入。
图20示出一些时间信号以便说明传送信号/阻塞消除DAC后的波形。信号“输入信号uin”是在40 MHz频率处的输入信号，由于根据本文公开的教导的数字控制回路，应当将该输入信号抑制10 dB。信号“反馈信号uctr”是数字电路的（即干扰消除回路的）反馈信号。信号“uin-uctr”是二者之差。差信号uin-uctr具有相对于输入信号uin减小的振幅。图20还示出由于启动（特别是在输入信号uin的前一半时段期间）而对控制回路的稳定。
图21示出说明作为改变的输入振幅的函数的信号噪声失真比（SNDR）的曲线图。由菱形符号标识的曲线对应于原始调制器（即不具有数字控制或干扰消除回路的Σ-Δ调制器）的SNDR。可见，高达2.6倍全尺度的干扰信号振幅，原始Σ-Δ调制器可以维持近似60 dB的信噪比。随着干扰信号的振幅增大，原始Σ-Δ调制器的SNDR开始降级，并针对近似3.8倍全尺度的干扰信号振幅而变为小于0 dB，这甚至可能导致调制器变得不稳定。对于甚至更高的振幅，信号噪声失真比稳定在近似-60 dB处，即期望信号被阻塞信号淹没并且典型地不再能够被提取。
由圆形符号标识的曲线示出利用根据本文公开的教导的模数转换器实现的改进。可以针对高达Σ-Δ调制器的量化器的全尺度6倍的干扰信号振幅维持近似60 dB的SNDR。将所预期的新极限假定为处于近似5.6倍的全尺度处。因此，与不具有数字控制或干扰消除回路的原始Σ-Δ调制器相比，对于根据本文公开的教导的模数转换器，干扰信号可以大7dB。
另一方面，反馈数模转换器应当具有与量化器的近似7倍全尺度相对应的动态范围，以便能够产生足够大的消除信号以提供给信号组合器。然而，可能不需要反馈DAC来提供与核心Σ-Δ调制器一样精细的分辨率，这是因为其目的在于减小模数转换器的输入信号内包含的干扰信号的大的振幅。
图22示出针对从70至90 MHz的频率范围内的带阻和该频率范围内的10 dB的抑制的情况、核心Σ-Δ调制器（STF）以及与数字控制器组合的核心Σ-Δ调制器（STF+控制器）的闭环信号传递函数的伯德图。
图23示出针对从125至145 MHz而不是70至90 MHz的频率范围内的带阻、与图22中所示的伯德图类似的伯德图。
图24示出至Σ-Δ调制器的输入的信号传递函数的伯德图。可见，在从30 MHz至50MHz的频率范围内，可以实现具有至少10 dB的抑制的带阻。然而，在该频率范围[30 MHz…50 MHz]的直接邻近处，伯德图揭示了信号传递函数的近似5 dB的增大行为。特别地，可以在近似18 MHz处观察到局部最大值，并且可以在近似65 MHz处观察到另一局部最大值。然而，在正常情况下，非常不可能的是，两个阻塞信号将是在频域中彼此接近的阻塞信号。因此，可以典型地假定，在与可能的阻塞信号或串扰信号的预期频率范围相邻的频率范围内，不存在另外的强阻塞或串扰信号，至少只要根据本文公开的教导的模数转换器或信号处理器操作于服从标准的环境中即可。
图25示出针对从70 MHz至90 MHz的频率范围内的带阻、至Σ-Δ调制器的输入的信号传递函数和至Σ-Δ调制器的输出的另一信号传递函数的另一伯德图。如同图24中的伯德图那样，可见，直至Σ-Δ调制器的输入的信号传递函数在近似60 MHz和100 MHz处具有局部最大值。然而，在至Σ-Δ调制器的输出的信号传递函数中，这些局部最大值几乎不能觉察到。如所解释的那样，可以典型地假定，没有显著的抑制有必要与阻塞信号或传送串扰信号的预期频率范围直接相邻。
图26示出针对70至90 MHz带阻情况的另一伯德图。该伯德图包含三个信号传递函数，即不具有控制器的Σ-Δ调制器的信号传递函数（出于参考目的）、控制滤波器的信号传递函数和控制回路的信号传递函数。通过将控制滤波器的信号传递函数与控制回路的信号传递函数进行比较，可以观察到，控制回路在70 MHz至90 MHz的频率范围内比单独的控制滤波器具有更小的放大。此外，控制回路针对更高频率（即大于90 MHz）引入附加衰减。该附加衰减可以尤其由模拟重构低通滤波器来提供，以便抑制由数字控制器内的数模转换器造成的量化噪声。
图27示出在用于数字信号处理的仿真软件中实施的测试设置的示意框图。第一信号发生器882产生表示包括根据本文公开的教导的模数转换器的接收机的期望接收信号的输入信号。第二信号发生器884产生噪声信号，以便对由接收机的天线拾取的典型背景噪声进行建模。第三信号发生器886以给定的阻塞频率产生被假定为正弦信号的阻塞信号。通过加法器887来对由这三个信号发生器882、884、886产生的信号求和。
为了比较，测试设置包括对在加法器887的输出处提供的相同输入信号并行操作的三个调制器。这三个Σ-Δ调制器是：理想Σ-Δ调制器810a、没有连接到控制器的非理想Σ-Δ调制器810b、以及连接到两个数字控制器822、823和信号组合器828的级联布置的非理想Σ-Δ调制器810c。在图33中也示出两个数字控制器的级联布置，并且下面在图33的描述的上下文中解释这种级联布置的原理。
该测试设置还包括用于信号采集和诊断目的的三个复用器872、874和875。第一复用器872被连接至三个Σ-Δ调制器810a、810b、810c的标记为“输出I1”的输出。第二复用器874被连接至Σ-Δ调制器810a、810b、810c的标记为“输出I2”的输出。第三复用器874被连接至三个Σ-Δ调制器810a、810b、810c的标记为“数字输出”的输出以及第二数字控制器823的标记为“调制器输出”的输出。三个复用器872、874、875的输出被连接至用于可视化目的的显示器块892以及对应的工作空间“simout”894、“I1”（附图标记896）和“I2”（附图标记898）。
特别地，根据本文公开的教导的模数转换器由Σ-Δ调制器810c以及包括数字控制器822、823和信号组合器828的干扰消除回路来建模。其他两个Σ-Δ调制器810a和810b是为了参考和比较而提供的。
图28示出在图27中所示的测试设置中使用的非理想Σ-Δ调制器810b、810c的示意框图。Σ-Δ调制器810b、810c包括模拟输入8102和数字输出8104。出于可视化目的，Σ-Δ调制器810b、810c还包括两个模拟输出8106和8108，分别对应于输出“输出I1”和“输出I2”。Σ-Δ调制器810b、810c的环路滤波器包括多个标量乘法单元8112、8114、8116、8152和8154。标量乘法元件8112、8114、8116从模拟输入8102接收模拟调制器输入信号，并将对应的输出信号提供给多个信号组合器8122、8124和8126之一。标量乘法元件8152和8154从Σ-Δ调制器810b、810c的数字输出8104接收数字输出信号，并将对应的经标量乘法的信号分别提供给信号组合器8122和8124。分别通过积分器8132和积分器8134来对由信号组合器8122和8124生成的输出信号进行积分。积分器8134的输出被连接至信号组合器8124以及零阶采样和保持元件8182的输入，该零阶采样和保持元件8182的输出被连接至Σ-Δ调制器810b、810c的输出端子8106。积分器8134的输出被连接至信号组合器8126的输入和另一零阶采样和保持元件8184的输入，该另一零阶采样和保持元件8184的输出被连接至Σ-Δ调制器810b、810c的输出端子8108。由于这两个积分器8132、8134，Σ-Δ调制器810b、810c是二阶的。
信号组合器8126的输出被连接至量化器8140的输入。量化器8140的输出经由另一零阶采样和保持元件8186被连接至Σ-Δ调制器810b、810c的数字输出8104。
标量乘法元件8112、8114、8116的标量因子可以例如由向量b = [0.2164 0 0]给出。标量乘法元件8152和8154的标量因子可以例如由向量a = [0.2164 0.6667]给出。
图29示出在图27的测试设置中使用的数字控制器822或数字控制器823的示意框图。数字控制器822、823包括控制输入8202、调制器输出8204和反馈输出8206。此外，数字控制器在控制输入8202与反馈输出8206之间的信号处理链中包括相位均衡器滤波器8221、阻塞抑制滤波器8222、环路增益元件8224和1比特Σ-Δ调制器8226。相位均衡器滤波器8221、阻塞抑制滤波器8222和环路增益元件8224形成数字控制滤波器8220（在图29中以虚线绘制的框）。数字控制器822、823还包括STF＋滤波器近似8232和信号组合器8234。STF＋滤波器近似8232接收由1比特Σ-Δ调制器8226产生的模拟反馈信号，并且提供STF＋滤波器近似8232的输出信号以作为信号组合器8234的两个输入之一。信号组合器8234的另一输入由控制输入8202提供。信号组合器8234的输出被连接至数字控制器822、823的调制器输出8204。
STF＋滤波器近似8232可以被理解为图27中所示的核心Σ-Δ调制器810c的信号传递函数的数字副本。该数字副本被配置成接收经滤波的数字反馈信号，并响应于该数字反馈信号而提供Σ-Δ调制器810c的经估计的响应。然后，通过信号组合器8234将经估计的响应与数字调制器输出信号或所导出的调制器输出信号相加，以提供模数转换器的输出信号。
图30示出图29中的数字Σ-Δ调制器8226的示意框图。1比特Σ-Δ调制器8226包括数字输入8302和模拟输出8304。数字输入8302被连接至两个标量乘法元件8312和8314，并且还被连接至信号组合器8336。模拟输出8304被连接至量化器8340的输出。量化器8340的输出还被连接至两个另外的标量乘法元件8316、8318。通过信号组合器8332来组合两个标量乘法元件8312和8316的输出。将信号组合器8332的输出提供给积分器8322。将积分器8322的输出与两个标量乘法元件8314和8318的输出进行组合，以提供第二积分器8324的输入信号。通过已提及的信号组合器8336将第二积分器8324的输出与数字输入信号进行组合，以便生成量化器8340的输入信号。
图31示出阻塞抑制滤波器8222（图29）的信号传递函数的伯德图。标记为“sin”的曲线对应于下列公式：
标记为“cos”的曲线对应于公式：
为了获得期望的相移，可以如下组合基于正弦的滤波器和基于余弦的滤波器：
。
图31示出针对30°的这种组合（标记为“sin@30°”的曲线）。基于正弦的滤波器和基于余弦的滤波器表示不同的谐振器并且可以被实施为不同的数字滤波器。在这种配置中，谐振器典型地需要不同的相位响应，这取决于用于稳定回路的STF。
图32示出另一伯德图，其中示出基于余弦的控制滤波器或阻塞抑制滤波器的信号传递函数和阻尼的基于余弦的滤波器的信号传递函数。在图32中可见，具有更低质量（更低质量因子）的谐振器具有更平滑的相位响应，这典型地导致更稳定的回路。
图33示出根据本文公开的教导的一些实施例的模数转换器的示意框图。模数转换器900包括核心Σ-Δ调制器910和干扰消除回路920。干扰消除回路920尤其包括两个信号组合器928、929，通过这两个信号组合器928、929，将由干扰消除回路920生成的消除信号注入到被馈送至模数转换器或信号处理器900的输入信号中。干扰消除回路包括至少两个反馈支路920a和920b的级联布置。每个反馈支路包括数字滤波器922a、922b和数模转换器（图33中未示出）。此外，每个反馈支路920a、920b包括Σ-Δ调制器910的数字副本932a、932b。
数字滤波器922b可以被视为主数字滤波器，并且数字副本932b可以被视为主数字副本。另一方面，数字滤波器922a和数字副本932a分别可以被视为另一数字滤波器和另一数字副本。通过信号组合器972将由该另一数字副本932a提供的另一估计器响应与由Σ-Δ调制器910提供的数字调制器输出信号相加。在信号组合器972的输出处提供数字滤波器922b的所导出的滤波器信号。将由该另一数字滤波器922a提供的另一数字滤波的信号与由（主）数字滤波器922b提供的数字滤波的信号相加，以提供消除信号。根据图33中所示的实施例，将消除信号以两个部分注入到模拟输入信号中，即在信号组合器928处由数字滤波器922b提供的第一部分和在另一信号组合器929处由该另一数字滤波器922a提供的第二部分。然而，信号组合器928和929的不同布置也是可能的。
根据本文公开的教导，信号的注入和Σ-Δ调制器的输入是可能的，并且可以用于干扰消除。此外，可以使用Σ-Δ调制器的数字重构以便校正由消除信号的注入引入的误差。控制器可以被设计成用于通过几个振荡器和/或级联控制进行阻塞抑制。然后，可以将如此设计的级联控制器与控制滤波器进行组合。
然而，控制器需要Σ-Δ调制器的极点的补偿。这典型地导致良好的信号抑制，然而调制器的量化噪声被放大。
此外，在从模数转换器或信号处理器的输入直至核心Σ-Δ调制器的输入的信号传递函数中，可以紧接着带阻典型地观察到振幅上升。
控制器典型地需要相对较高阶。
另一可能方法可以是：使用MASH（多级噪声整形）结构以便从数字控制器/数字滤波器中去除量化噪声。还会有可能的是，通过卡尔曼滤波器而不是控制回路来执行回波补偿。
根据本文公开的教导的模数转换器或信号处理器的另外的选项是：
· 利用积分控制器进行的偏移消除
· 利用MASH结构来消除噪声问题
· 检测窄带阻塞和自适应谐振器
· 可替换的控制架构
· 针对控制回路使用馈入路径
· 使用复合控制器
· 在没有校正的情况下使用级联。
总之，本文公开的教导涉及在变频和/或子采样Σ-Δ调制器中的干扰消除。关于阻塞抑制，本文公开的教导涉及用于抑制阻塞的控制器概念。几个宽带阻塞（可能高达任意数目）的抑制在原则上显得可能。所提出的概念在原则上也适用于高频阻塞（大于50 MHz），尽管可能需要一些特殊的预防措施。
本文公开的教导可以被特别用在如本文公开的包括基带处理器、天线和模数转换器的设备中。这种设备可以是移动通信设备或用于无线通信的另一设备的一部分。特别地，所公开的教导可以被用在移动设备（例如移动电话、蜂窝电话、智能电话、平板计算机等等）中。此外，本文公开的教导还可以被用在移动通信网络或无线网络的网络设备或基础设施（例如基站收发台、WLAN路由器和/或转发器等等）中。
尽管已经在设备的上下文中描述了一些方面，但是显然，这些方面还表示对应方法的描述，其中块或设备对应于方法步骤或方法步骤的特征。类似地，在方法步骤的上下文中描述的方面还表示对应块或项目或者对应设备的特征的描述。一些或所有方法步骤可以由（或使用）硬件设备（举例来说，例如微处理器、可编程计算机或电子电路）执行。在一些实施例中，最重要的方法步骤中的某一个或多个可以由这种设备执行。
取决于特定实施要求，本发明的实施例可以以硬件或以软件来实施。该实施可以是使用其上存储有电子可读控制信号的数字存储介质（例如软盘、DVD、蓝光、CD、ROM、PROM、EPROM、EEPROM或FLASH存储器）来执行的，所述电子可读控制信号与可编程计算机系统协作（或能够与其协作），从而执行相应方法。因此，数字存储介质可以是计算机可读的。
根据本发明的一些实施例包括具有电子可读控制信号的数据载体，所述电子可读控制信号能够与可编程计算机系统协作，从而执行本文描述的方法之一。
一般地，本发明的实施例可以被实施为具有程序代码的计算机程序产品，该程序代码操作以用于当计算机程序产品在计算机上运行时执行这些方法之一。该程序代码可以例如被存储在机器可读载体上。
其他实施例包括在机器可读载体上存储的、用于执行本文描述的方法之一的计算机程序。
换言之，本发明的方法的实施例因此是具有程序代码的计算机程序，该程序代码用于当计算机程序在计算机上运行时执行本文描述的方法之一。
本发明的方法的另一实施例因此是包括其上记录的用于执行本文描述的方法之一的计算机程序的数据载体（或数字存储介质、或计算机可读介质）。该数据载体、数字存储介质或所记录的介质典型地是有形的和/或非瞬变的。
本发明的方法的另一实施例因此是表示用于执行本文描述的方法之一的计算机程序的数据流或信号序列。该数据流或信号序列可以例如被配置成经由数据通信连接（例如经由因特网）而传送。
另一实施例包括处理装置（例如计算机或可编程逻辑器件），该处理装置被配置成或适于执行本文描述的方法之一。
另一实施例包括其上安装有用于执行本文描述的方法之一的计算机程序的计算机。
根据本发明的另一实施例包括下述设备或系统，该设备或系统被配置成将用于执行本文描述的方法之一的计算机程序传送（例如电子地或光学地）至接收机。该接收机可以是例如计算机、移动设备、存储器设备等等。该设备或系统可以例如包括用于将计算机程序传送至接收机的文件服务器。
在一些实施例中，可编程逻辑器件（例如现场可编程门阵列）可以被用来执行本文描述的方法的一些或所有功能。在一些实施例中，现场可编程门阵列可以与微处理器协作以便执行本文描述的方法之一。一般地，这些方法优选地由任何硬件设备执行。
上述的实施例仅仅用于说明本发明的原理。不用说，本文描述的布置和细节的修改和变化对本领域技术人员来说将是显而易见的。因此，意图是仅由即将来临的专利权利要求的范围来限定，而不受通过对本文的实施例的描述和解释而给出的特定细节限制。

Claims (23)

1.一种用于转换输入信号的模数转换器，所述模数转换器包括：
Σ-Δ调制器，其被配置成接收模拟调制器输入信号并提供数字调制器输出信号；以及
干扰消除回路，其包括：
数字滤波器，其被配置成：在频带中放大所述数字调制器输出信号；在所述频带和围绕所述频带的过渡带外衰减所述数字调制器输出信号；以及提供经滤波的数字反馈信号；
数模转换器，其被配置成将所述经滤波的数字反馈信号转换为消除信号；以及
信号组合器，其被配置成组合所述模拟调制器输入信号与所述消除信号，从而产生所述模拟调制器输入信号，以便至少部分地消除所述模拟调制器输入信号内的干扰信号部分，
其中，所述干扰消除回路包括所述Σ-Δ调制器的信号传递函数的数字副本，其中所述数字副本被配置成接收所述经滤波的数字反馈信号或所导出的经滤波信号，并响应于数字滤波反馈信号或所导出的经滤波信号而提供所述Σ-Δ调制器的经估计的响应，其中将所述经估计的响应与所述数字调制器输出信号或所导出的调制器输出信号进行组合以提供所述模数转换器的输出信号。
2.根据权利要求1所述的模数转换器，其中，所述数字滤波器的所述频带包括预期干扰信号的频率范围、与预期干扰信号的频率范围重叠、或处于预期干扰信号的频率范围内。
3.根据权利要求1所述的模数转换器，其中，所述数字滤波器被配置成在所述模拟调制器输入信号的带内频率范围内衰减所述数字调制器输出信号，并在所述模拟调制器输入信号的带外频率范围内放大所述数字调制器输出信号。
4.根据权利要求1所述的模数转换器，其中，所述数字滤波器包括数字谐振器。
5.根据权利要求1所述的模数转换器，其中，所述干扰消除回路还在所述Σ-Δ调制器的输出与所述数模转换器之间包括数字噪声整形器。
6.根据权利要求1所述的模数转换器，其中，所述干扰消除回路包括所述Σ-Δ调制器的信号传递函数的另一数字副本以及另一数字滤波器，其中所述另一数字副本和所述另一数字滤波器与所述数字副本和所述数字滤波器被布置成级联布置，从而将由所述另一数字副本提供的另一经估计的响应与所述数字调制器输出信号进行组合以提供用于所述数字滤波器的所导出的经滤波信号，并将由所述另一数字滤波器提供的另一经滤波的数字反馈信号与所述经滤波的数字反馈信号进行组合以提供所述消除信号。
7.根据权利要求1所述的模数转换器，其中，所述数字滤波器是自适应滤波器。
8.根据权利要求1所述的模数转换器，其中，所述干扰消除回路在所述Σ-Δ调制器的输出与所述数模转换器的输入之间基本上是线性的。
9.一种用于转换输入信号的模数转换器，所述模数转换器包括：
Σ-Δ调制器，其被配置成接收模拟调制器输入信号并提供数字调制器输出信号；以及
干扰消除回路，其包括：
数字滤波器，其被配置成：在频带中放大所述数字调制器输出信号；在所述频带和围绕所述频带的过渡带外衰减所述数字调制器输出信号；以及提供经滤波的数字反馈信号；
数模转换器，其被配置成将所述经滤波的数字反馈信号转换为消除信号；以及
信号组合器，其被配置成组合所述模拟调制器输入信号与所述消除信号，从而产生所述模拟调制器输入信号，以便至少部分地消除所述模拟调制器输入信号内的干扰信号部分，其中，所述干扰消除回路包括至少两个反馈支路的级联布置，每个反馈支路包括数字滤波器和数模转换器。
10.一种用于无线通信的设备，包括：
基带处理器；
天线端口；以及
模数转换器，其被配置成转换输入信号，所述模数转换器被耦合至所述基带处理器和所述天线端口，并包括：
Σ-Δ调制器，其被配置成接收模拟调制器输入信号并提供数字调制器输出信号；以及
干扰消除回路，其包括：
数字滤波器，其被配置成：在频带中放大所述数字调制器输出信号；在所述频带和围绕所述频带的过渡带外衰减所述数字调制器输出信号；以及提供经滤波的数字反馈信号；
数模转换器，其被配置成将所述经滤波的数字反馈信号转换为消除信号；以及
信号组合器，其被配置成组合所述模拟调制器输入信号与所述消除信号，从而产生所述模拟调制器输入信号，以便至少部分地消除所述模拟调制器输入信号内的干扰信号部分，
其中，所述干扰消除回路包括所述Σ-Δ调制器的信号传递函数的数字副本，其中所述数字副本被配置成接收所述经滤波的数字反馈信号或所导出的经滤波信号，并响应于数字滤波反馈信号或所导出的经滤波信号而提供所述Σ-Δ调制器的经估计的响应，其中将所述经估计的响应与所述数字调制器输出信号或所导出的调制器输出信号进行组合以提供所述模数转换器的输出信号。
11.一种信号处理器，包括：
前向信号处理路径，其包括Σ-Δ调制器；以及
反馈信号处理路径，其包括数字控制器，所述数字控制器被配置成调节来自所述Σ-Δ调制器的调制器输出信号，并将所得到的消除信号馈送至所述前向信号处理路径的输入以用于所述信号处理器的输入信号的信号部分的选择性消除，其中所述数字控制器被配置成强调带外频率范围，使得将所得到的消除信号馈送至所述前向信号处理路径的输入减小了所述信号处理器的输入信号的带外频率范围内的带外信号部分，
其中，所述反馈信号处理路径包括至少两个反馈支路的级联布置，每个反馈支路包括数字控制器。
12.一种信号处理器，包括：
前向信号处理路径，其包括Σ-Δ调制器；以及
反馈信号处理路径，其包括数字控制器，所述数字控制器被配置成调节来自所述Σ-Δ调制器的调制器输出信号，并将所得到的消除信号馈送至所述前向信号处理路径的输入以用于所述信号处理器的输入信号的信号部分的选择性消除，其中所述数字控制器被配置成强调带外频率范围，使得将所得到的消除信号馈送至所述前向信号处理路径的输入减小了所述信号处理器的输入信号的带外频率范围内的带外信号部分，
其中，所述反馈信号处理路径包括所述前向信号处理路径的信号传递函数的数字副本，其中所述数字副本被配置成接收来自所述数字控制器的控制器输出信号或从所述控制器输出信号导出的信号，并响应于所述控制器输出信号而提供所述前向信号处理路径的经估计的响应，其中将所述经估计的响应与由前向信号路径提供的前向路径输出信号进行组合以提供所述信号处理器的输出信号。
13.根据权利要求12所述的信号处理器，其中，所述Σ-Δ调制器被配置成接收模拟调制器输入信号，并且其中所述调制器输出信号是数字信号。
14.根据权利要求12所述的信号处理器，其中，所述数字控制器包括数字谐振器。
15.根据权利要求12所述的信号处理器，其中，所述反馈信号处理路径还包括数字噪声整形器。
16.根据权利要求12所述的信号处理器，其中，所述数字控制器包括数字噪声整形器。
17.根据权利要求12所述的信号处理器，其中，所述反馈信号处理路径包括所述前向信号处理路径的信号传递函数的另一数字副本以及另一数字控制器，其中所述另一数字副本和所述另一数字控制器与所述数字副本和所述数字控制器被布置成级联布置，从而将由所述另一数字副本提供的另一经估计的响应与前向路径输出信号进行组合以将从所述控制器输出信号导出的信号提供给所述数字控制器，并将由所述另一数字控制器提供的另一控制器输出信号与所述控制器输出信号进行组合以提供所述消除信号。
18.根据权利要求12所述的信号处理器，其中，所述数字控制器包括自适应控制器。
19.一种用于无线通信的设备，包括：
基带处理器；
天线端口；以及
信号处理器，其被耦合至所述基带处理器和所述天线端口，并包括：
前向信号处理路径，其包括Σ-Δ调制器；以及
反馈信号处理路径，其包括数字控制器，所述数字控制器被配置成调节调制器输出信号，并将所得到的消除信号馈送至所述前向信号处理路径的输入以用于所述信号处理器的输入信号的信号部分的选择性消除，其中所述数字控制器被配置成强调带外频率范围，使得将所得到的消除信号馈送至所述前向信号处理路径的输入减小了所述信号处理器的输入信号的带外频率范围内的带外信号部分，
其中，所述反馈信号处理路径包括所述前向信号处理路径的信号传递函数的数字副本，其中所述数字副本被配置成接收来自所述数字控制器的控制器输出信号或从所述控制器输出信号导出的信号，并响应于所述控制器输出信号而提供所述前向信号处理路径的经估计的响应，其中将所述经估计的响应与由前向信号路径提供的前向路径输出信号进行组合以提供所述信号处理器的输出信号。
20.一种用于转换输入信号的模数转换器，所述模数转换器包括：
用于组合所述输入信号与消除信号以及用于提供对应调制器输入信号的装置；
用于对所述调制器输入信号进行Σ-Δ调制以及用于提供Σ-Δ调制信号的装置；
用于在频带中对所述Σ-Δ调制信号进行滤波以及用于在所述频带和围绕所述频带的过渡带外衰减所述Σ-Δ调制信号以获得经滤波的Σ-Δ调制信号的装置；
用于对所述经滤波的Σ-Δ调制信号进行数模转换以获得所述消除信号的装置；以及
用于数字复制所述用于对所述调制器输入信号进行Σ-Δ调制的装置的信号传递函数并用于接收所述经滤波的数字反馈信号或所导出的经滤波信号，以及用于响应于所述经滤波的Σ-Δ调制信号或所导出的经滤波信号而提供所述用于进行Σ-Δ调制的装置的经估计的响应的装置，其中将所述经估计的响应与所述Σ-Δ调制信号或所导出的经调制的输出信号进行组合以提供用于模数转换器的装置的输出信号。
21.一种用于模数转换的方法，包括：
接收模拟调制器输入信号；
组合所述模拟调制器输入信号与消除信号，从而产生模拟调制器输入信号；
对所述模拟调制器输入信号进行Σ-Δ调制，从而产生数字调制器输出信号；
基于所述数字调制器输出信号来提供用于模数转换的所述方法的输出信号；
在通带频率范围内对所述数字调制器输出信号或所导出的数字调制器输出信号进行滤波；以及
对经滤波信号进行数模转换，从而产生所述消除信号，使得所述消除信号至少部分地消除所述模拟调制器输入信号的处于所述通带频率范围内的干扰信号部分，所述经滤波信号基于所述滤波，
使用Σ-Δ调制的动作的信号传递函数的数字副本，数字地估计Σ-Δ调制的动作对所述消除信号的数字表示的响应；以及
将经估计的响应与所述调制器输出信号进行组合以获得模数转换的所述方法的输出信号。
22.根据权利要求21所述的方法，其中，滤波在输入信号的带内频率范围内衰减所述数字调制器输出信号，并在输入信号的带外频率范围内相对地放大所述数字调制器输出信号。
23.根据权利要求21所述的方法，还包括：
对所述数字调制器输出信号或所述经滤波信号进行数字噪声整形。
CN201310038255.2A 2012-01-31 2013-01-31 模数转换器、信号处理器、以及用于模数转换的方法 Active CN103227641B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/362,565 US8760330B2 (en) 2012-01-31 2012-01-31 Analog-to-digital converter, signal processor, and method for analog-to-digital conversion
US13/362565 2012-01-31
US13/362,565 2012-01-31

Publications (2)

Publication Number Publication Date
CN103227641A CN103227641A (zh) 2013-07-31
CN103227641B true CN103227641B (zh) 2016-09-28

Family

ID=48783959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310038255.2A Active CN103227641B (zh) 2012-01-31 2013-01-31 模数转换器、信号处理器、以及用于模数转换的方法

Country Status (3)

Country Link
US (1) US8760330B2 (zh)
CN (1) CN103227641B (zh)
DE (1) DE102013201647B8 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8249540B1 (en) 2008-08-07 2012-08-21 Hypres, Inc. Two stage radio frequency interference cancellation system and method
US10964306B2 (en) 2013-08-12 2021-03-30 Analog Devices, Inc. Systems and methods for noise canceling
US9780942B2 (en) * 2014-06-20 2017-10-03 GM Global Technology Operations LLC Optimized data converter design using mixed semiconductor technology for cellular communications
US9622173B2 (en) * 2014-06-20 2017-04-11 GM Global Technology Operations LLC Power efficient, variable sampling rate delta-sigma data converters for cellular communications systems
US9692458B2 (en) 2014-06-20 2017-06-27 GM Global Technology Operations LLC Software programmable cellular radio architecture for telematics and infotainment
US9160356B1 (en) * 2014-07-17 2015-10-13 Analog Devices Global Analog to digital convertor and a method of calibrating same
US9319062B2 (en) * 2014-09-02 2016-04-19 Nokia Technologies Oy Dynamic range reduction for analog-to-digital converters
WO2016073925A1 (en) * 2014-11-06 2016-05-12 GM Global Technology Operations LLC Software programmable cellular radio architecture for wide bandwidth radio systems including telematics and infotainment systems
US9985809B2 (en) * 2014-11-06 2018-05-29 GM Global Technology Operations LLC Dynamic range of wideband RF front end using delta sigma converters with envelope tracking and injected digitally equalized transmit signal
US9622181B2 (en) * 2014-11-06 2017-04-11 GM Global Technology Operations LLC Power efficient, variable sampling rate delta-sigma data converters for flexible radio communication systems
WO2016073928A1 (en) 2014-11-06 2016-05-12 GM Global Technology Operations LLC Software programmable, multi-segment capture bandwidth, delta-sigma modulators for flexible radio communication systems
US9698845B2 (en) 2014-11-06 2017-07-04 GM Global Technology Operations LLC High oversampling ratio dynamic element matching scheme for high dynamic range digital to RF data conversion for radio communication systems
WO2016073934A1 (en) * 2014-11-06 2016-05-12 GM Global Technology Operations LLC Optimized data converter design using mixed semiconductor technology for flexible radio communication systems
US9768797B2 (en) * 2015-03-12 2017-09-19 Nokia Technologies Oy Receiver for simultaneous signals in carrier aggregation
JP6454596B2 (ja) * 2015-05-13 2019-01-16 株式会社日立製作所 無線機
US9344107B1 (en) * 2015-06-12 2016-05-17 Commissariat A L'energie Atomique Continuous time ADC and filter
KR20170017138A (ko) * 2015-08-05 2017-02-15 삼성전기주식회사 델타 시그마 아날로그-디지털 변환기
WO2017037744A2 (en) * 2015-09-03 2017-03-09 Indian Institute Of Technology Madras A delta sigma modulator with noise attenuating feedback filters
WO2017084067A1 (zh) * 2015-11-19 2017-05-26 上海萌芯电子科技有限公司 X-0级联式噪声整形结构的连续时间δ-∑调制器
US9742426B2 (en) * 2015-12-15 2017-08-22 Analog Devices, Inc. Signal transfer function equalization in multi-stage delta-sigma analog-to-digital converters
US9838031B2 (en) * 2015-12-16 2017-12-05 Analog Devices Global Dither injection for continuous-time MASH ADCS
US9768793B2 (en) 2015-12-17 2017-09-19 Analog Devices Global Adaptive digital quantization noise cancellation filters for mash ADCs
CN106982078A (zh) * 2016-01-18 2017-07-25 株式会社Ntt都科摩 无线通信系统的信号传输方法、基站和用户终端
US9685967B1 (en) * 2016-09-08 2017-06-20 Infineon Technologies Ag Chopper stabilized sigma delta ADC
US10327659B2 (en) * 2016-11-13 2019-06-25 Analog Devices, Inc. Quantization noise cancellation in a feedback loop
US10979030B2 (en) * 2017-08-25 2021-04-13 Mediatek Inc. System improving signal handling
CN111181566B (zh) * 2018-11-09 2023-04-07 瑞昱半导体股份有限公司 三角积分调制器及相关的信号处理方法
DE102018219828B4 (de) 2018-11-20 2022-03-10 Ford Global Technologies, Llc Rotierbare Befestigung einer Invertersteuerung mit einem Getriebe
US10680715B1 (en) * 2019-07-22 2020-06-09 Semtech Corporation Digital implementation of closed loop optical modulation amplitude controller for laser diode
DE102019128876A1 (de) * 2019-10-25 2021-04-29 Technische Universität Berlin Sigma-Delta-Analog-Digital-Wandler mit gmC-VDAC
DE102021200904A1 (de) 2021-02-01 2022-08-04 Robert Bosch Gesellschaft mit beschränkter Haftung Delta-Sigma-Modulator, Delta-Sigma-Digital-Analog-Wandler und Verfahren zum Betreiben eines Delta-Sigma-Modulators und eines Delta-Sigma-Digital-Analog-Wandlers
US11502699B1 (en) * 2021-06-24 2022-11-15 Nxp B.V. System and method of calibration of sigma-delta converter using injected signal correlation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040121732A1 (en) * 2000-10-11 2004-06-24 Kerth Donald A. Apparatus and methods for reducing interference in radio-frequency apparatus
US7218904B2 (en) * 2001-10-26 2007-05-15 Texas Instruments Incorporated Removing close-in interferers through a feedback loop
US7295813B2 (en) * 2003-07-30 2007-11-13 Motorola Inc. Current reduction by dynamic receiver adjustment in a communication device
US7091894B2 (en) * 2004-06-12 2006-08-15 L-3 Integrated Systems Company Systems and methods for analog to digital conversion
CN101069352A (zh) * 2004-11-16 2007-11-07 皇家飞利浦电子股份有限公司 具有抗干扰保护的非浸入性滤波器的连续时间∑△模拟数字转换器
US8098779B2 (en) * 2006-08-08 2012-01-17 Qualcomm Incorporated Interference detection and mitigation
US7852247B2 (en) * 2006-12-05 2010-12-14 Texas Instruments Incorporated Mixed-signal filter
US20080214135A1 (en) * 2007-03-01 2008-09-04 Khurram Muhammad Methods and apparatus to perform noise cancellation in radios
US8081946B2 (en) * 2008-12-23 2011-12-20 L-3 Communications Integrated Systems L.P. Interference cancellation for reconfigurable direct RF bandpass sampling interference cancellation
US8515335B2 (en) * 2009-11-30 2013-08-20 The Aerospace Corporation Cognitive anti-jam receiver systems and associated methods

Also Published As

Publication number Publication date
DE102013201647B4 (de) 2017-01-05
US20130194114A1 (en) 2013-08-01
CN103227641A (zh) 2013-07-31
US8760330B2 (en) 2014-06-24
DE102013201647A1 (de) 2013-08-01
DE102013201647B8 (de) 2017-03-09

Similar Documents

Publication Publication Date Title
CN103227641B (zh) 模数转换器、信号处理器、以及用于模数转换的方法
US9680488B2 (en) Switchable secondary playback path
CN105009460B (zh) Δ‑σ调制器和通信设备
US8165549B2 (en) Method for notch filtering a digital signal, and corresponding electronic device
CN101388878B (zh) 不具有模拟滤波器的极化调制器及其实现装置和实现方法
GB2527637A (en) Switchable secondary playback path
Li et al. A 21-GS/s single-bit second-order delta–sigma modulator for FPGAs
CN104115406B (zh) 连续时间的mashς‑δ模数转换
KR101922108B1 (ko) 병렬 구조의 디지털 무선 송신기 및 이를 포함하는 무선 통신 시스템
CN104883140A (zh) 基于宽带射频功率放大器的数字预失真装置
GB2515759A (en) Transmitter noise shaping
CN104639481B (zh) 一种多频段信号处理方法及设备
DE112017000792T5 (de) Vorrichtungen und Verfahren zur Pyramidencodierung
JP2002368680A (ja) オフラインのシグマ・デルタ変換および記憶による高速、高分解能の、ｄａ変換器を有する基地局
US9595925B2 (en) Distortion-compensating power amplifier and method for compensating for distortion to amplify power
JP6964804B2 (ja) ノイズキャンセラ及びデジタル送信機
CN115001913B (zh) 一种基于数字辅助的全双工频域自干扰消除方法
CN107294546B (zh) 一种数字预失真系统中射频链路及其工作方法
WO2019190469A1 (en) Transmitters and methods for operating the same
CN109842421B (zh) 频谱整形器装置和方法以及非暂时性计算机可读介质
Ruotsalainen et al. Quantization noise cancelation scheme for digital quadrature RF pulse encoding
CN102404008A (zh) 信号处理装置及信号处理方法
CN109479040B (zh) 用于生成至少一个rf信号的方法和装置
Mankani et al. Power and area optimization of decimation filter for application in Sigma Delta ADC
Tarver et al. Low-complexity, sub-band dpd with sequential learning: Novel algorithms and warplab implementation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH