CN111181566B - 三角积分调制器及相关的信号处理方法 - Google Patents

三角积分调制器及相关的信号处理方法 Download PDF

Info

Publication number
CN111181566B
CN111181566B CN201811331161.3A CN201811331161A CN111181566B CN 111181566 B CN111181566 B CN 111181566B CN 201811331161 A CN201811331161 A CN 201811331161A CN 111181566 B CN111181566 B CN 111181566B
Authority
CN
China
Prior art keywords
signal
digital
output signal
analog converter
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811331161.3A
Other languages
English (en)
Other versions
CN111181566A (zh
Inventor
周晓波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201811331161.3A priority Critical patent/CN111181566B/zh
Priority to TW108119276A priority patent/TWI681640B/zh
Priority to US16/525,620 priority patent/US10879924B2/en
Publication of CN111181566A publication Critical patent/CN111181566A/zh
Application granted granted Critical
Publication of CN111181566B publication Critical patent/CN111181566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开一种三角积分调制器及一种信号处理方法。其中在该三角积分调制器的操作中，一接收电路根据一输入信号与一第一反馈信号的差值以产生一第一差值信号，一回路滤波器对该第一差值信号进行滤波以产生一滤波后信号，一减法电路根据该滤波后信号与一第二反馈信号的差值以产生一第二差值信号，一量化器对该第二差值信号进行量化操作以产生一输出信号，一第一数字模拟转换器根据该输出信号以产生该第一反馈信号，一第二、第三数字模拟转换器分别根据具有不同延迟量的该输出信号进行处理以产生一第一、第二模拟信号来产生该第二反馈信号。

Description

三角积分调制器及相关的信号处理方法
技术领域
本发明涉及三角积分调制器。
背景技术
在三角积分调制器(delta-sigma modulator)中，量化器的输出信号所经过的积分器的数量可以被视为路径的阶数，例如输出信号在未经过任何积分器的情形下便回到量化器的输出端点的路径为零阶路径、输出信号在经过回路滤波器所包含的一个积分器后回到量化器的输出端点的路径为一阶路径、输出信号在经过回路滤波器所包含的两个积分器后回到量化器的输出端点的路径为二阶路径、…以此类推。在三角积分调制器的操作中，一阶路径是决定频宽的主要因素，因此一阶路径上的积分器需要较快的速度及较高的增益，并决定了回路滤波器在设计上的复杂度。
发明内容
因此，本发明的目的的一在于提供一种三角积分调制器，其可以通过在零阶路径上增加数字模拟转换器，并通过整体架构的延迟时间设计与取样时间控制，以使得三角积分调制器可以应用在高速电路的情况下降低回路滤波器内对应一阶路径的积分器的增益，进而降低回路滤波器的设计复杂度。
在本发明的一个实施例中，公开了一种三角积分调制器，其包含有一接收电路、一回路滤波器、一减法电路、一量化器、一第一数字模拟转换器、一第二数字模拟转换器、一第一延迟电路以及一第三数字模拟转换器。在该三角积分调制器的操作中，该接收电路用以根据一输入信号与一第一反馈信号的差值，以产生一第一差值信号；该回路滤波器用以对该第一差值信号进行滤波以产生一滤波后信号；该减法电路根据该滤波后信号与一第二反馈信号的差值，以产生一第二差值信号；该量化器用以对该第二差值信号进行量化操作，以产生一输出信号；该第一数字模拟转换器用以根据该输出信号以产生该第一反馈信号；该第二数字模拟转换器用以根据该输出信号以产生一第一模拟信号；该第一延迟电路用以对该输出信号进行延迟操作以产生一第一延迟后输出信号；以及该第三数字模拟转换器用以根据该第一延迟后输出信号以产生一第二模拟信号，其中该第二反馈信号根据该第一模拟信号以及该第二模拟信号而产生。
在本发明的另一个实施例中，公开了一种信号处理方法，其包含有以下步骤：根据一输入信号与一第一反馈信号的差值，以产生一第一差值信号；对该第一差值信号进行滤波以产生一滤波后信号；根据该滤波后信号与一第二反馈信号的差值，以产生一第二差值信号；对该第二差值信号进行量化操作，以产生一输出信号；使用一第一数字模拟转换器来根据该输出信号以产生该第一反馈信号；使用一第二数字模拟转换器来根据该输出信号以产生一第一模拟信号；对该输出信号进行一第一延迟操作以产生一第一延迟后输出信号；使用一第三数字模拟转换器来根据该第一延迟后输出信号以产生一第二模拟信号；以及根据该第一模拟信号以及该第二模拟信号来产生该第二反馈信号。
附图说明
图1为根据本发明一实施例的三角积分调制器的示意图。
图2示出了三角积分调制器的开回路的脉冲响应的示意图。
图3为根据本发明一实施例的信号处理方法的流程图。
符号说明
100 三角积分调制器
110 接收电路
120 回路滤波器
122_1～122_N 积分器
130 减法电路
140 量化器
150_1 第一数字模拟转换器
150_2 第二数字模拟转换器
150_3 第三数字模拟转换器
160_1 第一延迟电路
160_2 第二延迟电路
170 加总电路
300～318 步骤
Vin 输入信号
Vdif1 第一差值信号
Vdif1’ 滤波后信号
Vdif2 第二差值信号
CK 时钟信号
Dout 输出信号
Dout’ 第一延迟后输出信号
A1 第一模拟信号
A2 第二模拟信号
Dout” 第二延迟后输出信号
VFB1 第一反馈信号
VFB2 第二反馈信号
k0 第二数字模拟转换器所提供的响应
k1 第三数字模拟转换器所提供的响应
具体实施方式
图1为根据本发明一实施例的三角积分调制器100的示意图。如图1所示，三角积分调制器100为一连续时间三角积分调制器，且三角积分调制器100包含了一接收电路110、一回路滤波器120、一减法电路130、一量化器140、一第一数字模拟转换器150_1、一第二数字模拟转换器150_2、一第三数字模拟转换器150_3、一第一延迟电路160_1、一第二延迟电路160_2以及一加总电路170，其中回路滤波器120包含了多个积分器122_1～122_N。
在三角积分调制器100的操作中，接收电路110作为一减法电路，且接收一输入信号Vin以及一第一反馈信号VFB1，并根据输入信号Vin与第一反馈信号VFB1的差值，以产生一第一差值信号Vdif1。接着，回路滤波器120对第一差值信号Vdif1进行滤波以产生一滤波后信号Vdif1’，减法电路130根据滤波后信号Vdif1’与一第二反馈信号VFB2的差值，以产生一第二差值信号Vdif2，且量化器140对第二差值信号Vdif2进行量化操作，以产生一输出信号Dout。在反馈路径的操作中，第二延迟电路160_2对输出信号Dout进行延迟操作以产生一第二延迟后输出信号Dout”，且第一数字模拟转换器150_1对第二延迟后输出信号Dout”进行数字模拟转换操作以产生第一反馈信号VFB1；此外，第二数字模拟转换器150_2对输出信号Dout进行数字模拟转换操作以产生一第一模拟信号A1，第一延迟电路160_1对输出信号Dout进行延迟操作以产生一第一延迟后输出信号Dout’，第三数字模拟转换器150_3对第一延迟后输出信号Dout’进行数字模拟转换操作以产生一第二模拟信号A2，且加总电路170将第一模拟信号A1与第二模拟信号A2相加以产生第二反馈信号VFB2。
在本实施例中，为了确保量化器140、第一数字模拟转换器150_1、第二数字模拟转换器150_2、第三数字模拟转换器150_3、第一延迟电路160_1、第二延迟电路160_2以及加总电路170这些数字电路可以在高速应用下有足够的工作时间，量化器140以及第一数字模拟转换器150_1被控制在同一个时间点进行取样输出，例如三角积分调制器100所使用的一时钟信号CK的上缘或是下缘，以使得上述数字电路可以有一个时钟周期的工作时间。在图1所示的实施例中，量化器140以及第一数字模拟转换器150_1都是在时钟信号CK的上缘进行取样输出，其中量化器140前方的开关元件是用来表示量化器140会在时钟信号CK的上缘时开始接收来自减法电路130的第二差值信号Vdif2，以进行量化操作来产生输出信号Dout。
在本实施例中，第二数字模拟转换器150_2以及第三数字模拟转换器150_3被控制在时钟信号CK的下缘开始进行取样输出，以分别产生第一模拟信号A1与第二模拟信号A2。
另外，如现有技术中所述，三角积分调制器中的一阶路径是决定频宽的主要因素，因此一阶路径上的积分器需要较快的速度及较高的增益，并决定了回路滤波器在设计上的高复杂度。本实施例中的三角积分调制器100是在零阶路径上设计了多个数字模拟转换器(在本实施例为第二数字模拟转换器150_2以及第三数字模拟转换器150_3)，并通过在延迟电路的设计来使得一阶路径上的积分器122_1可以不需要具有太高的增益，以降低回路滤波器120的设计复杂度。具体来说，第一延迟电路160_1的延迟量可以是时钟信号CK的一个周期(亦即，以Z转换来表示为z-1)，且第二延迟电路160_2的延迟量也可以是时钟信号CK的一个周期(亦即，z-1)，而第二数字模拟转换器150_2与输出信号Dout之间可以不需要刻意设置延迟电路。通过上述设计可以让三角积分调制器100在零阶路径提供更多的高频信息，因此回路滤波器120的积分器122_1可以不需具有高增益的特性，从而降低设计复杂度并节省功耗。
图2示出了三角积分调制器100的开回路(open loop)的脉冲响应(impulseresponse)的示意图，其中本实施例的脉冲响应的测量方法为在量化器140不产生输出信号Dout的情形下，施加一个脉冲至第二数字模拟转换器150_2、第一延迟电路160_1以及第二延迟电路160_2的输入端，此时量化器140所接收到的信号(亦即，图示的第二差值信号Vdif2)即为开回路的脉冲响应。在图2中，1T、2T、3T、…的间距为时钟信号CK的一个时钟周期，‘k0’为第二数字模拟转换器150_2所提供的响应，‘k1’为第三数字模拟转换器150_3所提供的响应，因此，由于第三数字模拟转换器150_3提供了‘k1’，故一阶路径的响应(增益)可以不需要设计得太高便可以达到三角积分调制器100的整体需求。
需注意的是，在本实施例中三角积分调制器100在零阶路径上仅具有两个数字模拟转换器，但此一特征仅是作为范例说明而非是本发明的限制。在其他的实施例中，零阶路径上可以具有三个或以上的数字模拟转换器，这些设计上的变化应隶属于本发明的范围。
图3为根据本发明一实施例的信号处理方法的流程图。参考以上实施例所公开的内容，信号处理方法的流程如下所述。
步骤300：流程开始。
步骤302：根据一输入信号与一第一反馈信号的差值，以产生一第一差值信号。
步骤304：对该第一差值信号进行滤波以产生一滤波后信号。
步骤306：根据该滤波后信号与一第二反馈信号的差值，以产生一第二差值信号。
步骤308：对该第二差值信号进行量化操作，以产生一输出信号。
步骤310：使用一第一数字模拟转换器来根据该输出信号以产生该第一反馈信号。
步骤312：使用一第二数字模拟转换器来根据该输出信号以产生一第一模拟信号。
步骤314：对该输出信号进行一第一延迟操作以产生一第一延迟后输出信号。
步骤316：使用一第三数字模拟转换器来根据该第一延迟后输出信号以产生一第二模拟信号。
步骤318：根据该第一模拟信号以及该第二模拟信号来产生该第二反馈信号。
简要归纳本发明，在本发明的三角积分调制器中，通过在零阶路径上设置多个数字模拟转换器及相对应的延迟电路，可以降低一阶路径上的积分器的增益需求，以进一步降低回路滤波器的设计难度及功耗。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种三角积分调制器，包含有：
一接收电路，用以根据一输入信号与一第一反馈信号的差值，以产生一第一差值信号；
一回路滤波器，耦接于该接收电路，用以对该第一差值信号进行滤波以产生一滤波后信号；
一减法电路，用以根据该滤波后信号与一第二反馈信号的差值，以产生一第二差值信号；
一量化器，用以对该第二差值信号进行量化操作，以产生一输出信号；
一第一数字模拟转换器，用以根据该输出信号以产生该第一反馈信号；
一第二数字模拟转换器，用以根据该输出信号以产生一第一模拟信号；
一第一延迟电路，用以对该输出信号进行延迟操作以产生一第一延迟后输出信号；以及
一第三数字模拟转换器，用以根据该第一延迟后输出信号以产生一第二模拟信号，其中该第二反馈信号根据该第一模拟信号以及该第二模拟信号而产生。
2.如权利要求1所述的三角积分调制器，还包含有：
一第二延迟电路，用以对该输出信号进行延迟操作以产生一第二延迟后输出信号，其中该第二延迟电路的延迟量为一时钟信号的一个周期；
其中该第一数字模拟转换器根据该第二延迟后输出信号以产生该第一反馈信号。
3.如权利要求2所述的三角积分调制器，其中该第一延迟电路的延迟量为该时钟信号的一个周期。
4.如权利要求1所述的三角积分调制器，还包含有：
一第二延迟电路，用以对该输出信号进行延迟操作以产生一第二延迟后输出信号，其中该第一延迟电路与该第二延迟电路具有相同的延迟量；
其中该第一数字模拟转换器根据该第二延迟后输出信号以产生该第一反馈信号。
5.如权利要求1所述的三角积分调制器，其中该第一延迟电路的延迟量为该三角积分调制器所使用的一时钟信号的一个周期。
6.如权利要求1所述的三角积分调制器，其中该量化器以及该第一数字模拟转换器都在一时钟信号的上缘，或是都在该时钟信号的下缘，开始进行取样输出。
7.如权利要求6所述的三角积分调制器，其中该量化器以及该第一数字模拟转换器都在该时钟信号的上缘开始进行取样输出，且该第二数字模拟转换器以及该第三数字模拟转换器都在该时钟信号的下缘开始进行取样输出。
8.一种信号处理方法，包含有：
根据一输入信号与一第一反馈信号的差值，以产生一第一差值信号；
对该第一差值信号进行滤波以产生一滤波后信号；
根据该滤波后信号与一第二反馈信号的差值，以产生一第二差值信号；
对该第二差值信号进行量化操作，以产生一输出信号；
使用一第一数字模拟转换器来根据该输出信号以产生该第一反馈信号；
使用一第二数字模拟转换器来根据该输出信号以产生一第一模拟信号；
对该输出信号进行一第一延迟操作以产生一第一延迟后输出信号；
使用一第三数字模拟转换器来根据该第一延迟后输出信号以产生一第二模拟信号；以及
根据该第一模拟信号以及该第二模拟信号来产生该第二反馈信号。
9.如权利要求8所述的信号处理方法，还包含有：
对该输出信号进行一第二延迟操作以产生一第二延迟后输出信号，其中该第二延迟操作的延迟量为一时钟信号的一个周期；
其中该第一数字模拟转换器根据该第二延迟后输出信号以产生该第一反馈信号。
10.如权利要求8所述的信号处理方法，还包含有：
对该输出信号进行一第二延迟操作以产生一第二延迟后输出信号，其中该第二延迟操作的延迟量为一时钟信号的一个周期，其中该第一延迟操作与该第二延迟操作具有相同的延迟量；
其中该第一数字模拟转换器根据该第二延迟后输出信号以产生该第一反馈信号。
CN201811331161.3A 2018-11-09 2018-11-09 三角积分调制器及相关的信号处理方法 Active CN111181566B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811331161.3A CN111181566B (zh) 2018-11-09 2018-11-09 三角积分调制器及相关的信号处理方法
TW108119276A TWI681640B (zh) 2018-11-09 2019-06-04 三角積分調變器及相關的訊號處理方法
US16/525,620 US10879924B2 (en) 2018-11-09 2019-07-30 Delta-sigma modulator and associated signal processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811331161.3A CN111181566B (zh) 2018-11-09 2018-11-09 三角积分调制器及相关的信号处理方法

Publications (2)

Publication Number Publication Date
CN111181566A CN111181566A (zh) 2020-05-19
CN111181566B true CN111181566B (zh) 2023-04-07

Family

ID=69942712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811331161.3A Active CN111181566B (zh) 2018-11-09 2018-11-09 三角积分调制器及相关的信号处理方法

Country Status (3)

Country Link
US (1) US10879924B2 (zh)
CN (1) CN111181566B (zh)
TW (1) TWI681640B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114785364B (zh) * 2021-01-22 2024-01-26 瑞昱半导体股份有限公司 接收器及相关的信号处理方法
US11621722B2 (en) * 2021-08-27 2023-04-04 Analog Devices, Inc. Multi quantizer loops for delta-sigma converters

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515794A (zh) * 2008-02-18 2009-08-26 瑞昱半导体股份有限公司 应用在三角积分调制器中的滤波电路及其相关滤波方法
CN101997550A (zh) * 2009-08-09 2011-03-30 联发科技股份有限公司 △-∑模拟数字转换装置及△-∑模拟数字转换方法
CN103227641A (zh) * 2012-01-31 2013-07-31 英特尔移动通信有限责任公司 模数转换器、信号处理器、以及用于模数转换的方法
TW201501473A (en) * 2013-06-27 2015-01-01 Realtek Semiconductor Corp Self-calibrated delta-sigma modulator and method thereof
WO2015112513A1 (en) * 2014-01-21 2015-07-30 Mediatek Singapore Pte. Ltd. Method and apparatus for excess loop delay compensation in delta-sigma modulator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI314400B (en) * 2006-03-13 2009-09-01 Realtek Semiconductor Corp Sigma-delta modulator
US7525464B2 (en) * 2007-05-29 2009-04-28 National Semiconductor Corporation Sigma-delta modulator with DAC resolution less than ADC resolution
US7535392B2 (en) * 2007-10-04 2009-05-19 Mediatek Inc. Delta sigma modulator and method for compensating delta sigma modulators for loop delay
US8193845B2 (en) * 2010-07-06 2012-06-05 Microchip Technology Incorporated Binary-weighted delta-sigma fractional-N frequency synthesizer with digital-to-analog differentiators canceling quantization noise
US8760331B2 (en) * 2012-01-20 2014-06-24 Hittite Microwave Norway As Continuous time delta sigma converter having a VCO based quantizer
CN108134608B (zh) 2016-12-01 2021-06-18 瑞昱半导体股份有限公司 三角积分调变器与信号转换方法
US10374626B2 (en) * 2017-11-22 2019-08-06 Mediatek Inc. Interleaving quantizer in continuous-time delta-sigma modulator for quantization level increment
US10601438B2 (en) * 2018-06-07 2020-03-24 Texas Instruments Incorporated Alternately updated digital to analog converters

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515794A (zh) * 2008-02-18 2009-08-26 瑞昱半导体股份有限公司 应用在三角积分调制器中的滤波电路及其相关滤波方法
CN101997550A (zh) * 2009-08-09 2011-03-30 联发科技股份有限公司 △-∑模拟数字转换装置及△-∑模拟数字转换方法
CN103227641A (zh) * 2012-01-31 2013-07-31 英特尔移动通信有限责任公司 模数转换器、信号处理器、以及用于模数转换的方法
TW201501473A (en) * 2013-06-27 2015-01-01 Realtek Semiconductor Corp Self-calibrated delta-sigma modulator and method thereof
WO2015112513A1 (en) * 2014-01-21 2015-07-30 Mediatek Singapore Pte. Ltd. Method and apparatus for excess loop delay compensation in delta-sigma modulator
CN106105039A (zh) * 2014-01-21 2016-11-09 联发科技（新加坡）私人有限公司 三角积分调制器、模拟数字转换电路、三角积分调变方法以及模拟数字转换方法

Also Published As

Publication number Publication date
TW202019099A (zh) 2020-05-16
US10879924B2 (en) 2020-12-29
CN111181566A (zh) 2020-05-19
US20200153451A1 (en) 2020-05-14
TWI681640B (zh) 2020-01-01

Similar Documents

Publication Publication Date Title
CA2562254C (en) A method and system for analog to digital conversion using digital pulse width modulation (pwm)
JP4116005B2 (ja) デルタシグマ変調器およびそれを用いたスイッチング増幅回路
CN104579346A (zh) 模数转换器
CN111181566B (zh) 三角积分调制器及相关的信号处理方法
CN101741387A (zh) 一种积分型模数转换器及其采样控制方法
US20070152858A1 (en) Delta-sigma modulator circuit with limiter and method therefor
CN111835354A (zh) 数字抽取滤波器及滤波方法、以及模数转换器
CN210142997U (zh) 级联积分梳状抽取滤波器
JPH05206957A (ja) シグマデルタ変換器の分割フィルタ及び同前を用いるアナログ／ディジタル変換器
US11870465B2 (en) Digital filter for a delta-sigma analog-to-digital converter
EP3119001B1 (en) A sigma-delta modulator
CN111384956A (zh) 通过使用δ-σ调制器对电力转换器的控制回路进行数字化
CN111988037A (zh) 一种电容共享结构的Sigma-Delta调制器
KR101559456B1 (ko) 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기
US9407238B2 (en) Devices and methods for pulse-width modulation
JP2010193282A (ja) Ａ／ｄ変換器
US20200007147A1 (en) Use of Differently Delayed Feedback to Suppress Metastability in Noise Shaping Control Loops
CN117713751B (zh) 一种基于分级式计数器的自适应cic滤波系统
GB2457059A (en) Means for sampling in analogue to digital converters
CN114785364B (zh) 接收器及相关的信号处理方法
KR100193359B1 (ko) 델타.시그마형 d/a 변환기
KR101466476B1 (ko) 적응형 전류 조절을 수행하는 델타-시그마 변조기
CN110661531B (zh) 利用差分延迟反馈来抑制噪声整形控制环路中的亚稳定性
JP6616485B2 (ja) デルタシグマ変調器およびデルタシグマ変換器
JP2000232361A (ja) Ｄ／ａコンバータ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant