TW202019099A - 三角積分調變器及相關的訊號處理方法 - Google Patents

三角積分調變器及相關的訊號處理方法 Download PDF

Info

Publication number
TW202019099A
TW202019099A TW108119276A TW108119276A TW202019099A TW 202019099 A TW202019099 A TW 202019099A TW 108119276 A TW108119276 A TW 108119276A TW 108119276 A TW108119276 A TW 108119276A TW 202019099 A TW202019099 A TW 202019099A
Authority
TW
Taiwan
Prior art keywords
signal
generate
delay
digital
difference
Prior art date
Application number
TW108119276A
Other languages
English (en)
Other versions
TWI681640B (zh
Inventor
周曉波
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI681640B publication Critical patent/TWI681640B/zh
Publication of TW202019099A publication Critical patent/TW202019099A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Abstract

本發明揭露一種三角積分調變器，其中在該三角積分調變器的操作中，一接收電路根據一輸入訊號與一第一回授訊號的差值以產生一第一差值訊號，一迴路濾波器對該第一差值訊號進行濾波以產生一濾波後訊號，一減法電路根據該濾波後訊號與一第二回授訊號的差值以產生一第二差值訊號，一量化器對該第二差值訊號進行量化操作以產生一輸出訊號，一第一數位類比轉換器根據該輸出訊號以產生該第一回授訊號，一第二、第三數位類比轉換器分別根據具有不同延遲量的該輸出訊號進行處理以產生一第一、第二類比訊號來產生該第二回授訊號。

Description

三角積分調變器及相關的訊號處理方法
本發明係有關於三角積分調變器。
在三角積分調變器中，量化器的輸出訊號所經過之積分器的數量可以被視為路徑的階數，例如輸出訊號在未經過任何積分器的情形下便回到量化器之輸出端點的路徑為零階路徑、輸出訊號在經過迴路濾波器所包含之一個積分器後回到量化器之輸出端點的路徑為一階路徑、輸出訊號在經過迴路濾波器所包含之兩個積分器後回到量化器之輸出端點的路徑為二階路徑、…以此類推。在三角積分調變器的操作中，一階路徑是決定頻寬的主要因素，因此一階路徑上的積分器需要較快的速度及較高的增益，並決定了迴路濾波器在設計上的複雜度。
因此，本發明的目的之一在於提供一種三角積分調變器，其可以透過在零階路徑上增加數位類比轉換器，並透過整體架構的延遲時間設計與取樣時間控制，以使得三角積分調變器可以應用在高速電路的情況下降低迴路濾波器內對應一階路徑之積分器的增益，進而降低迴路濾波器的設計複雜度。
在本發明的一個實施例中，揭露了一種三角積分調變器，其包含有一接收電路、一迴路濾波器、一減法電路、一量化器、一第一數位類比轉換器、一第二數位類比轉換器、一第一延遲電路以及一第三數位類比轉換器。在該三角積分調變器的操作中，該接收電路用以根據一輸入訊號與一第一回授訊號的差值，以產生一第一差值訊號；該迴路濾波器用以對該第一差值訊號進行濾波以產生一濾波後訊號；該減法電路根據該濾波後訊號與一第二回授訊號的差值，以產生一第二差值訊號；該量化器用以對該第二差值訊號進行量化操作，以產生一輸出訊號；該第一數位類比轉換器用以根據該輸出訊號以產生該第一回授訊號；該第二數位類比轉換器用以根據該輸出訊號以產生一第一類比訊號；該第一延遲電路用以對該輸出訊號進行延遲操作以產生一第一延遲後輸出訊號；以及該第三數位類比轉換器用以根據該第一延遲後輸出訊號以產生一第二類比訊號，其中該第二回授訊號係根據該第一類比訊號以及該第二類比訊號所產生。
在本發明的另一個實施例中，揭露了一種訊號處理方法，其包含有以下步驟：根據一輸入訊號與一第一回授訊號的差值，以產生一第一差值訊號；對該第一差值訊號進行濾波以產生一濾波後訊號；根據該濾波後訊號與一第二回授訊號的差值，以產生一第二差值訊號；對該第二差值訊號進行量化操作，以產生一輸出訊號；使用一第一數位類比轉換器來根據該輸出訊號以產生該第一回授訊號；使用一第二數位類比轉換器來根據該輸出訊號以產生一第一類比訊號；對該輸出訊號進行一第一延遲操作以產生一第一延遲後輸出訊號； 使用一第三數位類比轉換器來根據該第一延遲後輸出訊號以產生一第二類比訊號；以及根據該第一類比訊號以及該第二類比訊號來產生該第二回授訊號。
第1圖為根據本發明一實施例之三角積分調變器100的示意圖。如第1圖所示，三角積分調變器100為一連續時間三角積分調變器，且三角積分調變器100包含了一接收電路110、一迴路濾波器120、一減法電路130、一量化器140、一第一數位類比轉換器150_1、一第二數位類比轉換器150_2、一第三數位類比轉換器150_3、一第一延遲電路160_1、一第二延遲電路160_2以及一加總電路170，其中迴路濾波器120包含了多個積分器122_1~122_N。
在三角積分調變器100的操作中，接收電路110係作為一減法電路，且接收一輸入訊號Vin以及一第一回授訊號VFB1，並根據輸入訊號Vin與第一回授訊號VFB1的差值，以產生一第一差值訊號Vdif1。接著，迴路濾波器120對第一差值訊號Vdif1進行濾波以產生一濾波後訊號Vdif1’，減法電路130根據濾波後訊號Vdif1’與一第二回授訊號VFB2的差值，以產生一第二差值訊號Vdif2，且量化器140對第二差值訊號Vdif2進行量化操作，以產生一輸出訊號Dout。在回授路徑的操作中，第二延遲電路160_2對輸出訊號Dout進行延遲操作以產生一第二延遲後輸出訊號Dout”，且第一數位類比轉換器150_1對第二延遲後輸出訊號Dout”進行數位類比轉換操作以產生第一回授訊號VFB1；此外，第二數位類比轉換器150_2對輸出訊號Dout進行數位類比轉換操作以產生一第一類比訊號A1，第一延遲電路160_1對輸出訊號Dout進行延遲操作以產生一第一延遲後輸出訊號Dout’，第三數位類比轉換器150_3對第一延遲後輸出訊號Dout’進行數位類比轉換操作以產生一第二類比訊號A2，且加總電路170將第一類比訊號A1與第二類比訊號A2相加以產生第二回授訊號VFB2。
在本實施例中，為了確保量化器140、第一數位類比轉換器150_1、第二數位類比轉換器150_2、第三數位類比轉換器150_3、第一延遲電路160_1、第二延遲電路160_2以及加總電路170這些數位電路可以在高速應用下有足夠的工作時間，量化器140以及第一數位類比轉換器150_1被控制在同一個時間點進行取樣輸出，例如三角積分調變器100所使用之一時脈訊號CK的上緣或是下緣，以使得上述數位電路可以有一個時脈週期的工作時間。在第1圖所示的實施例中，量化器140以及第一數位類比轉換器150_1都是在時脈訊號CK的上緣進行取樣輸出，其中量化器140前方的開關元件係用來表示量化器140會在時脈訊號CK的上緣時開始接收來自減法電路130的第二差值訊號Vdif2，以進行量化操作來產生輸出訊號Dout。
在本實施例中，第二數位類比轉換器150_2以及第三數位類比轉換器150_3係被控制在時脈訊號CK的下緣開始進行取樣輸出，以分別產生第一類比訊號A1與第二類比訊號A2。
另外，如先前技術中所述，三角積分調變器中的一階路徑是決定頻寬的主要因素，因此一階路徑上的積分器需要較快的速度及較高的增益，並決定了迴路濾波器在設計上的高複雜度。本實施例中的三角積分調變器100係在零階路徑上設計了多個數位類比轉換器(在本實施例為第二數位類比轉換器150_2以及第三數位類比轉換器150_3)，並透過在延遲電路的設計來使得一階路徑上的積分器122_1可以不需要具有太高的增益，以降低迴路濾波器120的設計複雜度。具體來說，第一延遲電路160_1的延遲量可以是時脈訊號CK的一個週期(亦即，以Z轉換來表示為z-1 )，且第二延遲電路160_2的延遲量也可以是時脈訊號CK的一個週期(亦即，z-1 )，而第二數位類比轉換器150_2與輸出訊號Dout之間可以不需要刻意設置延遲電路。透過上述設計可以讓三角積分調變器100在零階路徑提供更多的高頻資訊，因此迴路濾波器120的積分器122_1可以不需具有高增益的特性，從而降低設計複雜度並節省功耗。
第2圖繪示了三角積分調變器100之開迴路(open loop)的脈衝響應(impulse response)的示意圖，其中本實施例之脈衝響應的量測方法為在量化器140不產生輸出訊號Dout的情形下，施加一個脈衝至第二數位類比轉換器150_2、第一延遲電路160_1以及第二延遲電路160_2的輸入端，此時量化器140所接收到的訊號(亦即，圖示的第二差值訊號Vdif2)即為開迴路的脈衝響應。在第2圖中，1T、2T、3T、…的間距為時脈訊號CK的一個時脈週期，‘k0’為第二數位類比轉換器150_2所提供的響應，‘k1’為第三數位類比轉換器150_3所提供的響應，因此，由於第三數位類比轉換器150_3提供了‘k1’，故一階路徑的響應(增益)可以不需要設計得太高便可以達到三角積分調變器100的整體需求。
需注意的是，在本實施例中三角積分調變器100在零階路徑上僅具有兩個數位類比轉換器，但此一特徵僅是作為範例說明而非是本發明的限制。在其他的實施例中，零階路徑上可以具有三個或以上的數位類比轉換器，這些設計上的變化應隸屬於本發明的範疇。
第3圖為根據本發明一實施例之訊號處理方法的流程圖。參考以上實施例所揭露的內容，訊號處理方法的流程如下所述。
步驟300：流程開始。
步驟302：根據一輸入訊號與一第一回授訊號的差值，以產生一第一差值訊號。
步驟304：對該第一差值訊號進行濾波以產生一濾波後訊號。
步驟306：根據該濾波後訊號與一第二回授訊號的差值，以產生一第二差值訊號。
步驟308：對該第二差值訊號進行量化操作，以產生一輸出訊號。
步驟310：使用一第一數位類比轉換器來根據該輸出訊號以產生該第一回授訊號。
步驟312：使用一第二數位類比轉換器來根據該輸出訊號以產生一第一類比訊號。
步驟314：對該輸出訊號進行一第一延遲操作以產生一第一延遲後輸出訊號。
步驟316：使用一第三數位類比轉換器來根據該第一延遲後輸出訊號以產生一第二類比訊號。
步驟318：根據該第一類比訊號以及該第二類比訊號來產生該第二回授訊號。
簡要歸納本發明，在本發明之三角積分調變器中，透過在零階路徑上設置多個數位類比轉換器及相對應的延遲電路，可以降低一階路徑上之積分器的增益需求，以進一步降低迴路濾波器的設計難度及功耗。   以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:三角積分調變器 110:接收電路 120:迴路濾波器 122_1~122_N:積分器 130:減法電路 140:量化器 150_1:第一數位類比轉換器 150_2:第二數位類比轉換器 150_3:第三數位類比轉換器 160_1:第一延遲電路 160_2:第二延遲電路 170:加總電路 300~318:步驟 Vin:輸入訊號 Vdif1:第一差值訊號 Vdif1’:濾波後訊號 Vdif2:第二差值訊號 CK:時脈訊號 Dout:輸出訊號 Dout’:第一延遲後輸出訊號 A1:第一類比訊號 A2:第二類比訊號 Dout”:第二延遲後輸出訊號 VFB1:第一回授訊號 VFB2:第二回授訊號 k0:第二數位類比轉換器所提供的響應 k1:第三數位類比轉換器所提供的響應
第1圖為根據本發明一實施例之三角積分調變器的示意圖。 第2圖繪示了三角積分調變器之開迴路的脈衝響應的示意圖 第3圖為根據本發明一實施例之訊號處理方法的流程圖。
100:三角積分調變器
110:接收電路
120:迴路濾波器
122_1~122_N:積分器
130:減法電路
140:量化器
150_1:第一數位類比轉換器
150_2:第二數位類比轉換器
150_3:第三數位類比轉換器
160_1:第一延遲電路
160_2:第二延遲電路
170:加總電路
Vin:輸入訊號
Vdif1:第一差值訊號
Vdif1’:濾波後訊號
Vdif2:第二差值訊號
CK:時脈訊號
Dout:輸出訊號
Dout’:第一延遲後輸出訊號
A1:第一類比訊號
A2:第二類比訊號
Dout”:第二延遲後輸出訊號
VFB1:第一回授訊號
VFB2:第二回授訊號

Claims (10)

  1. 一種三角積分調變器，包含有： 一接收電路，用以根據一輸入訊號與一第一回授訊號的差值，以產生一第一差值訊號； 一迴路濾波器，耦接於該接收電路，用以對該第一差值訊號進行濾波以產生一濾波後訊號； 一減法電路，用以根據該濾波後訊號與一第二回授訊號的差值，以產生一第二差值訊號； 一量化器，用以對該第二差值訊號進行量化操作，以產生一輸出訊號； 一第一數位類比轉換器，用以根據該輸出訊號以產生該第一回授訊號； 一第二數位類比轉換器，用以根據該輸出訊號以產生一第一類比訊號； 一第一延遲電路，用以對該輸出訊號進行延遲操作以產生一第一延遲後輸出訊號；以及 一第三數位類比轉換器，用以根據該第一延遲後輸出訊號以產生一第二類比訊號，其中該第二回授訊號係根據該第一類比訊號以及該第二類比訊號所產生。
  2. 如申請專利範圍第1項所述之三角積分調變器，另包含有： 一第二延遲電路，用以對該輸出訊號進行延遲操作以產生一第二延遲後輸出訊號，其中該第二延遲電路的延遲量為一時脈訊號的一個週期； 其中該第一數位類比轉換器根據該第二延遲後輸出訊號以產生該第一回授訊號。
  3. 如申請專利範圍第2項所述之三角積分調變器，其中該第一延遲電路的延遲量為該時脈訊號的一個週期。
  4. 如申請專利範圍第1項所述之三角積分調變器，另包含有： 一第二延遲電路，用以對該輸出訊號進行延遲操作以產生一第二延遲後輸出訊號，其中該第一延遲電路與該第二延遲電路具有相同的延遲量； 其中該第一數位類比轉換器根據該第二延遲後輸出訊號以產生該第一回授訊號。
  5. 如申請專利範圍第1項所述之三角積分調變器，其中該第一延遲電路的延遲量為該時脈訊號的一個週期。
  6. 如申請專利範圍第1項所述之三角積分調變器，其中該量化器以及該第一數位類比轉換器都在一時脈訊號的上緣，或是都在該時脈訊號的下緣，開始進行取樣輸出。
  7. 如申請專利範圍第6項所述之三角積分調變器，其中該量化器以及該第一數位類比轉換器都在該時脈訊號的上緣開始進行取樣輸出，且該第二數位類比轉換器以及該第三數位類比轉換器都在該時脈訊號的下緣開始進行取樣輸出。
  8. 一種訊號處理方法，包含有： 根據一輸入訊號與一第一回授訊號的差值，以產生一第一差值訊號； 對該第一差值訊號進行濾波以產生一濾波後訊號； 根據該濾波後訊號與一第二回授訊號的差值，以產生一第二差值訊號； 對該第二差值訊號進行量化操作，以產生一輸出訊號； 使用一第一數位類比轉換器來根據該輸出訊號以產生該第一回授訊號； 使用一第二數位類比轉換器來根據該輸出訊號以產生一第一類比訊號； 對該輸出訊號進行一第一延遲操作以產生一第一延遲後輸出訊號； 使用一第三數位類比轉換器來根據該第一延遲後輸出訊號以產生一第二類比訊號；以及 根據該第一類比訊號以及該第二類比訊號來產生該第二回授訊號。
  9. 如申請專利範圍第8項所述之訊號處理方法，另包含有： 對該輸出訊號進行一第二延遲操作以產生一第二延遲後輸出訊號，其中該第二延遲操作的延遲量為一時脈訊號的一個週期； 其中該第一數位類比轉換器根據該第二延遲後輸出訊號以產生該第一回授訊號。
  10. 如申請專利範圍第8項所述之訊號處理方法，另包含有： 對該輸出訊號進行一第二延遲操作以產生一第二延遲後輸出訊號，其中該第二延遲操作的延遲量為一時脈訊號的一個週期，其中該第一延遲操作與該第二延遲操作具有相同的延遲量； 其中該第一數位類比轉換器根據該第二延遲後輸出訊號以產生該第一回授訊號。
TW108119276A 2018-11-09 2019-06-04 三角積分調變器及相關的訊號處理方法 TWI681640B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811331161.3 2018-11-09
CN201811331161.3A CN111181566B (zh) 2018-11-09 2018-11-09 三角积分调制器及相关的信号处理方法

Publications (2)

Publication Number Publication Date
TWI681640B TWI681640B (zh) 2020-01-01
TW202019099A true TW202019099A (zh) 2020-05-16

Family

ID=69942712

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108119276A TWI681640B (zh) 2018-11-09 2019-06-04 三角積分調變器及相關的訊號處理方法

Country Status (3)

Country Link
US (1) US10879924B2 (zh)
CN (1) CN111181566B (zh)
TW (1) TWI681640B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114785364B (zh) * 2021-01-22 2024-01-26 瑞昱半导体股份有限公司 接收器及相关的信号处理方法
US11621722B2 (en) * 2021-08-27 2023-04-04 Analog Devices, Inc. Multi quantizer loops for delta-sigma converters

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI314400B (en) * 2006-03-13 2009-09-01 Realtek Semiconductor Corp Sigma-delta modulator
US7525464B2 (en) * 2007-05-29 2009-04-28 National Semiconductor Corporation Sigma-delta modulator with DAC resolution less than ADC resolution
US7535392B2 (en) * 2007-10-04 2009-05-19 Mediatek Inc. Delta sigma modulator and method for compensating delta sigma modulators for loop delay
CN101515794B (zh) * 2008-02-18 2012-07-18 瑞昱半导体股份有限公司 三角积分调制器及应用于其中的滤波电路
US7948414B2 (en) * 2009-08-09 2011-05-24 Mediatek, Inc. Delta-sigma analog-to-digital conversion apparatus and method thereof
US8193845B2 (en) * 2010-07-06 2012-06-05 Microchip Technology Incorporated Binary-weighted delta-sigma fractional-N frequency synthesizer with digital-to-analog differentiators canceling quantization noise
US8760331B2 (en) * 2012-01-20 2014-06-24 Hittite Microwave Norway As Continuous time delta sigma converter having a VCO based quantizer
US8760330B2 (en) * 2012-01-31 2014-06-24 Intel Mobile Communications GmbH Analog-to-digital converter, signal processor, and method for analog-to-digital conversion
US9007242B2 (en) * 2013-06-27 2015-04-14 Realtek Semiconductor Corp. Self-calibrated delta-sigma modulator and method thereof
US20170033801A1 (en) * 2014-01-21 2017-02-02 Mediatek Singapore Pte. Ltd. Method and apparatus for excess loop delay compensation in delta-sigma modulator
CN108134608B (zh) 2016-12-01 2021-06-18 瑞昱半导体股份有限公司 三角积分调变器与信号转换方法
US10374626B2 (en) * 2017-11-22 2019-08-06 Mediatek Inc. Interleaving quantizer in continuous-time delta-sigma modulator for quantization level increment
US10601438B2 (en) * 2018-06-07 2020-03-24 Texas Instruments Incorporated Alternately updated digital to analog converters

Also Published As

Publication number Publication date
US20200153451A1 (en) 2020-05-14
US10879924B2 (en) 2020-12-29
TWI681640B (zh) 2020-01-01
CN111181566B (zh) 2023-04-07
CN111181566A (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
JP4116005B2 (ja) デルタシグマ変調器およびそれを用いたスイッチング増幅回路
US7936293B2 (en) Delta-sigma modulator
US7365668B2 (en) Continuous-time delta-sigma analog digital converter having operational amplifiers
US7379002B1 (en) Methods and apparatus for a multi-mode analog-to-digital converter
JPH01204528A (ja) Ａ／ｄ変換器
TWI681640B (zh) 三角積分調變器及相關的訊號處理方法
US7429940B2 (en) Delta-sigma modulator circuit with limiter and method therefor
CN111835354A (zh) 数字抽取滤波器及滤波方法、以及模数转换器
TWI636670B (zh) Δ-σ調製器
US9859916B1 (en) Multistage noise shaping sigma-delta modulator
US10069509B2 (en) Sigma delta modulator and signal conversion method thereof
US20220239312A1 (en) Digital filter for a delta-sigma analog-to-digital converter
US10784888B2 (en) Use of differently delayed feedback to suppress metastability in noise shaping control loops
Liu et al. Analysis of the inter-stage signal leakage in wide BW low OSR and high DR CT MASH ΔΣM
KR101559456B1 (ko) 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기
CN210157173U (zh) 一种电容共享结构的Sigma-Delta调制器
CN111988037A (zh) 一种电容共享结构的Sigma-Delta调制器
JP2010193282A (ja) Ａ／ｄ変換器
Cornelissens et al. Design Considerations for Cascade $\Delta\Sigma $ ADC's
US6856267B1 (en) Method and system for a multi-rate analog finite impulse response filter
CN110661531B (zh) 利用差分延迟反馈来抑制噪声整形控制环路中的亚稳定性
JP6616485B2 (ja) デルタシグマ変調器およびデルタシグマ変換器
GB2457059A (en) Means for sampling in analogue to digital converters
JP6386928B2 (ja) デルタシグマ変調器及びこれを用いたデジタルアナログ変換器
WO2020175581A1 (ja) デルタシグマ変調装置及び通信機器