CN107689794A - Δ‑σ调制器及用于δ‑σ调制器的方法 - Google Patents

Δ‑σ调制器及用于δ‑σ调制器的方法 Download PDF

Info

Publication number
CN107689794A
CN107689794A CN201710630152.3A CN201710630152A CN107689794A CN 107689794 A CN107689794 A CN 107689794A CN 201710630152 A CN201710630152 A CN 201710630152A CN 107689794 A CN107689794 A CN 107689794A
Authority
CN
China
Prior art keywords
signal
data signal
delta
filtered
produce
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710630152.3A
Other languages
English (en)
Other versions
CN107689794B (zh
Inventor
翁展翔
罗天佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN107689794A publication Critical patent/CN107689794A/zh
Application granted granted Critical
Publication of CN107689794B publication Critical patent/CN107689794B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H03M3/426—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one the quantiser being a successive approximation type analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H03M3/428—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one with lower resolution, e.g. single bit, feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明提供Δ‑Σ调制器，包括接收电路、回路滤波器模块、量化器、Δ‑Σ截断器、数字滤波器模块和输出电路。接收电路用于接收输入信号和反馈信号，以产生求和信号。回路滤波器模块用于对求和信号进行滤波，以产生滤波求和信号。量化器用于根据滤波求和信号产生第一数字信号。Δ‑Σ截断器用于截断第一数字信号，以产生第二数字信号。数字滤波器模块用于分别对第一数字信号和第二数字信号进行滤波，以产生滤波后的第一数字信号和滤波后的第二数字信号。输出电路用于根据滤波后的第一数字信号和滤波后的第二数字信号产生输出信号。本发明还提供了一种用于Δ‑Σ调制器的方法，可以有效地减少泄漏误差。

Description

Δ-Σ调制器及用于Δ-Σ调制器的方法
技术领域
本发明涉及一种调制器，更特别地，涉及一种具有Δ-Σ截断器的Δ-Σ调制器及用于Δ-Σ调制器的方法。
背景技术
在具有多位(multi-bit)量化器的常规Δ-Σ调制器中，需要多电平(multi-level)数字至模拟转换器(digital-to-analog converter，DAC)来反馈Δ-Σ调制器的输出信号并与回路滤波器和量化器一起协作，以实现噪声整形功能的闭环系统。然而，Δ-Σ调制器中的回路滤波器和噪声消除滤波器之间通常会存在失配，而存在的失配会导致泄漏误差，从而恶化信噪比和失真比(signal-to-noise plus distortion ratio，SNDR)。
发明内容
有鉴于此，本发明的目的之一在于提供一种Δ-Σ调制器和用于Δ-Σ调制器的方法，以解决上述问题。
第一方面，本发明提供一种Δ-Σ调制器，该Δ-Σ调制器包括：接收电路、回路滤波器模块、量化器、Δ-Σ截断器、数字滤波器模块、输出电路和数字至模拟转换器。接收电路用于接收输入信号和反馈信号，以产生求和信号。回路滤波器模块耦接于接收电路，用于对求和信号进行滤波，以产生滤波求和信号。量化器耦接于回路滤波器模块，用于根据滤波求和信号产生第一数字信号。Δ-Σ截断器耦接于量化器，用于截断第一数字信号，以产生第二数字信号，其中，第二数字信号的位数小于第一数字信号的位数。数字滤波器模块耦接于量化器和Δ-Σ截断器，用于分别对第一数字信号和第二数字信号进行滤波，以产生滤波后的第一数字信号和滤波后的第二数字信号。输出电路用于根据滤波后的第一数字信号和滤波后的第二数字信号产生输出信号。数字至模拟转换器耦接于Δ-Σ截断器和接收电路，用于根据第二数字信号产生反馈信号至接收电路。
第二方面，本发明提供一种用于Δ-Σ调制器的方法，该方法包括：接收输入信号和反馈信号，以产生求和信号；对求和信号进行滤波，以产生滤波求和信号；对滤波求和信号进行量化，以产生第一数字信号；使用Δ-Σ截断器截断第一数字信号，以产生第二数字信号，其中，第二数字信号的位数小于第一数字信号的位数；分别对第一数字信号和第二数字信号进行滤波，以产生滤波后的第一数字信号和滤波后的第二数字信号；以及，根据滤波后的第一数字信号和滤波后的第二数字信号产生输出信号。
在上述技术方案中，通过使用Δ-Σ截断器截断第一数字信号而产生第二数字信号，并分别对第一数字信号和第二数字信号进行滤波，可以有效地减少泄漏误差。
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本发明，其中：
图1是根据本发明一实施例示出的Δ-Σ调制器的示意图；
图2是根据本发明一实施例示出的Δ-Σ截断器、数字滤波器模块和输出电路的示意图；
图3是根据本发明另一实施例示出的Δ-Σ截断器、数字滤波器模块、输出电路和Δ-Σ调制器的一些修改的示意图；
图4是根据本发明另一实施例示出的Δ-Σ调制器的示意图；
图5是根据本发明另一实施例示出的Δ-Σ调制器的示意图。
在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。
具体实施方式
以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。
本发明提供一种具有Δ-Σ截断器的Δ-Σ调制器(Δ-Σ模拟至数字转换器(analog-to-digital converter，ADC))，其可以在保持量化器的高位数的同时减少DAC的反馈数字输出信号的位数，此外，为了改善Δ-Σ截断器引起的截断误差，数字滤波器模块被用来抑制截断误差。
请参考图1，图1是根据本发明一实施例示出的Δ-Σ调制器(Δ-Σmodulator)100的示意图。如图1所示，Δ-Σ调制器100包括接收电路(receiving circuit)110、回路滤波器模块(loop filter module)120、量化器(quantizer)130、Δ-Σ截断器(Δ-Σtruncator)140、数字滤波器模块(digital filter module)、数据加权平均(dataweighted averaging，DWA)电路160和数字至模拟转换器(DAC)170，其中，数字滤波器模块包括至少两个数字滤波器152和156。在Δ-Σ调制器100的操作中，接收电路110接收一输入信号Vin和一反馈信号VFB，并通过将输入信号Vin减去反馈信号VFB来计算差值，以产生求和信号。回路滤波器模块120用于对该求和信号进行滤波，以产生滤波求和信号。量化器130用于根据该滤波求和信号产生第一数字信号D1(第一数字信号D1为n位)。Δ-Σ截断器140利用噪声整形来截断第一数字信号D1，以产生第二数字信号D2(第二数字信号D2为m位)，其中，“m”小于“n”(例如，第一数字信号D1可以是9位，第二数字信号D2可以是第一数字信号D1的四个最高有效位(most significant bit，MSB)。数字滤波器152对第一数字信号D1进行滤波，以产生滤波后的第一数字信号D1’，以及，数字滤波器156对第二数字信号D2进行滤波，以产生滤波后的第二数字信号D2’。输出电路180将该滤波后的第一数字信号D1’和该滤波后的第二数字信号D2’进行组合，以产生输出信号Dout。此外，m位的第二数字信号D2可以由数据加权平均(DWA)电路160和数字至模拟转换器(DAC)170做进一步处理，以产生反馈信号VFB至接收电路110。应当说明的是，在本发明实施例中，数据加权平均(DWA)电路160为可选器件，本发明并不受限于图1所示的特定示例。
此外，动态组件匹配(DEM)电路和/或相位调整电路可位于Δ-Σ调制器100的反馈路径中，具体地，本发明实施例不做任何限制。
由于Δ-Σ截断器140利用噪声整形截断n位的第一数字信号D1而产生m位的第二数字信号D2，因此，数据加权平均(DWA)电路160和数字至模拟转换器(DAC)170仅需要处理具有较少位(less bits)的数字信号，从而可以简化数据加权平均(DWA)电路160和数字至模拟转换器(DAC)170的硬件复杂度，以节省设计成本和制造成本。
除来自量化器130的量化误差外，截断操作会引入截断误差，该截断误差可被视为量化误差，且Δ-Σ截断器140能够将截断误差整形(shape)到高频段。在本发明实施例中，通过Δ-Σ截断器140的操作，在所产生的截断误差中，位于较低频段的截断误差被减小，以及，所减小的截断误差被整形到比较高的频段中，换言之，Δ-Σ截断器140可以将截断误差推到比较高的频段。而Δ-Σ调制器的输入信号通常处于低频段，从而，透过Δ-Σ截断器140的操作，不仅可以截断信号，而且可以提升信号频段(低频段)内的信噪比和失真比(SNDR)。然而，在现有技术中，当截断误差较大(例如，n-m>3)且被应用低过采样比(oversampling ratio，OSR)时，整形能力通常不足以抑制截断误差来实现目标的信噪比和失真比(SDNR)。具体地说，当Δ-Σ截断器140为一阶(first-order)Δ-Σ截断器时，截断误差主导(dominate)Δ-Σ调制器100的性能，且随着Δ-Σ截断器140的阶次增加，Δ-Σ调制器100的本底噪声(noise floor)被抑制。利用三阶Δ-Σ截断器140，具有4位数字至模拟转换器(DAC)170的Δ-Σ调制器100的低频本底噪声与具有9位DAC的Δ-Σ调制器所对应的低频本底噪声接近。然而，在低过采样比(OSR)应用中，被提高的高频本底噪声仍然主导信号与量化噪声比(signal-to-quantization-noise ratio，SQNR)，即高阶Δ-Σ截断器仅在高过采样比(OSR)应用中良好地工作。因此，在图1所示的实施例中，Δ-Σ截断器140将截断误差扫描到(sweep)或整形到高频段，以及，数字滤波器152和156用于以开环方式消除(或减少)截断误差，以提高信号与量化噪声比(SQNR)，从而能够有效地减少泄漏误差。
理想地，数字滤波器152和156的传递函数应当与回路滤波器模块120的传递函数相匹配。然而，由于半导体工艺问题，数字滤波器152和156与回路滤波器模块120之间存在失配。数字滤波器152和156与回路滤波器模块120之间存在的失配会带来泄漏误差，该泄漏误差会提高Δ-Σ调制器100的输出频谱的本底噪声。在图1所示的实施例中，由于Δ-Σ截断器140的操作，数字滤波器152和156与回路滤波器模块120的匹配要求被放宽。
鉴于以上描述，数字滤波器152和156能够抑制或减少Δ-Σ截断器140产生的截断误差，以提高信号与量化噪声比(SQNR)，且Δ-Σ截断器140能够放宽数字滤波器152和156与回路滤波器模块120之间的匹配要求，因此，通过在Δ-Σ调制器100中一并使用Δ-Σ截断器140以及数字滤波器152和156，能够在维持Δ-Σ调制器100的性能的同时减少硬件复杂度。
请参考图2，图2是根据本发明一实施例示出的Δ-Σ截断器140、数字滤波器模块和输出电路180的示意图。如图2所示，Δ-Σ截断器140包括组合器(combiner)202、截断电路(truncation circuit)204、截断误差产生器(truncation error generator)206和延迟电路(delay circuit)208。在图2所示实施例的操作中，组合器202将第一数字信号D1和来自延迟电路208的数字反馈信号进行组合，以产生调整后的第一数字信号D1A。截断电路204截断n位的该调整后的第一数字信号D1A，以产生m位的第二数字信号D2。截断误差产生器206由减法器实现，以及，截断误差产生器206根据调整后的第一数字信号D1A和第二数字信号D2之间的差异产生截断误差信号Te。然后，延迟电路208将截断误差信号Te进行延迟，以产生数字反馈信号给组合器202。此外，输出电路180将滤波后的第一数字信号D1’和滤波后的第二数字信号D2’进行组合，以产生输出信号Dout。
在图2所示的实施例中，Δ-Σ截断器140的阶次可以是根据延迟电路208的设置来确定的。具体而言，当延迟电路208在z域中具有传递函数“z-1”时，Δ-Σ截断器140为一阶Δ-Σ截断器，当延迟电路208在z域中具有传递函数“a*z-1-b*z-2”时，Δ-Σ截断器140为二阶Δ-Σ截断器。此外，通过适当地设置传递函数“a*z-1-b*z-2”中的参数“a”和“b”，Δ-Σ截断器140还可以在频域中具有陷波(notch)响应，以提高信噪比和失真比(SDNR)。在一些实施例中，Δ-Σ截断器是K阶Δ-Σ截断器，其中，K是大于或等于1的正整数。
请参考图3，图3是根据本发明另一实施例示出的Δ-Σ截断器140、数字滤波器模块和Δ-Σ调制器100的一些修改的示意图。如图3所示，Δ-Σ截断器140包括截断电路302、截断误差产生器304和延迟电路306，Δ-Σ调制器100还包括组合器322和数字至模拟转换器(DAC)324，以及，数字滤波器模块还包括数字滤波器354。在图3所示实施例的操作中，截断电路302将n位的第一数字信号D1进行截断，以产生m位的第二数字信号D2。截断误差产生器304由减法器实现，以及，截断误差产生器304根据第一数字信号D1和第二数字信号D2之间的差异产生截断误差信号Te。然后，延迟电路306将截断误差信号Te进行延迟，以产生延迟后的截断误差信号Te’。数字至模拟转换器(DAC)324对延迟后的截断误差信号Te’执行数字至模拟转换操作，以产生模拟截断误差信号给组合器322，以及，组合器322将该模拟截断误差信号和回路滤波器模块120产生的滤波求和信号进行组合，以调整该滤波求和信号，以及，量化器130根据调整后的滤波求和信号产生第一数字信号D1。此外，数字滤波器354对延迟后的截断误差信号Te’进行滤波，以产生滤波后的延迟截断误差信号Te”，以及，输出电路180将滤波后的第一数字信号D1’、滤波后的第二数字信号D2’和滤波后的延迟截断误差信号Te”进行组合，以产生输出信号Dout。
在一实施例中，数字滤波器152和354具有相同的传递函数。
在图3所示的实施例中，Δ-Σ截断器140的阶次可以是根据延迟电路306的设置来确定的。具体而言，当延迟电路306在z域中具有传递函数“z-1”时，Δ-Σ截断器140为一阶Δ-Σ截断器，当延迟电路306在z域中具有传递函数“a*z-1-b*z-2”时，Δ-Σ截断器140为二阶Δ-Σ截断器。此外，通过适当地设置传递函数“a*z-1-b*z-2”中的参数“a”和“b”，Δ-Σ截断器140还可以在频域中具有陷波响应，以提高信噪比和失真比(SDNR)。
请参考图4，图4是根据本发明另一实施例示出的Δ-Σ调制器400的示意图。如图4所示，Δ-Σ调制器400包括接收电路410、回路滤波器模块420、量化器430、Δ-Σ截断器440、数字滤波器模块、数据加权平均(DWA)电路460和数字至模拟转换器(DAC)470，其中，数字滤波器模块包括至少两个数字滤波器452和456。在Δ-Σ调制器400的操作中，接收电路410接收输入信号Vin和反馈信号VFB，以及，通过将输入信号Vin减去反馈信号VFB计算差值，以产生求和信号。回路滤波器模块420用于对求和信号进行滤波，以产生滤波求和信号。量化器430用于根据滤波求和信号产生n位的第一数字信号D1。Δ-Σ截断器440利用噪声整形截断n位的第一数字信号D1，以产生m位的第二数字信号D2，其中，“m”小于“n”。数字滤波器452对第一数字信号D1进行滤波，以产生滤波后的第一数字信号D1’，以及，数字滤波器456对第二数字信号D2进行滤波，以产生滤波后的第二数字信号D2’。输出电路480将滤波后的第一数字信号D1’和滤波后的第二数字信号D2’进行组合，以产生输出信号Dout。此外，m位的第二数字信号D2由数据加权平均(DWA)电路460和数字至模拟转换器(DAC)470做进一步处理，以产生反馈信号VFB给接收电路410。
在图4所示的实施例中，回路滤波器模块420包括滤波器422、组合器424和滤波器426，其中，滤波器422具有传递函数h1(z)，滤波器426具有传递函数h2(z)。滤波器422用于对接收电路410产生的求和信号进行滤波。组合器424用于将反馈调整信号和滤波器422的输出进行组合，其中，反馈调整信号是根据量化器430产生的第一数字信号D1产生的(例如，对第一数字信号D1执行数字至模拟转换(DAC)操作，以产生该反馈调整信号)。滤波器426用于对组合器424的输出进行滤波，以产生滤波求和信号至量化器。
在本实施例中，数字滤波器452的传递函数可以是(h2(z)+1)/(1+h2(z)+h1(z)*h2(z))，数字滤波器456的传递函数可以是(h1(z)*h2(z))/(1+h2(z)+h1(z)*h2(z))。
Δ-Σ截断器440的操作和实施例与Δ-Σ截断器140的操作和实施例类似，由于本领域技术人员应该理解如何将图2和图3所示的实施例应用至Δ-Σ调制器400，因此，此处省略其进一步的描述。
请参考图5，图5是根据本发明另一实施例示出的Δ-Σ调制器500的示意图。如图5所示，Δ-Σ调制器500包括接收电路510、回路滤波器模块520、量化器530、Δ-Σ截断器540、数字滤波器模块、数据加权平均(DWA)电路560和数字至模拟转换器(DAC)570，其中，数字滤波器模块包括至少两个数字滤波器552和556。在Δ-Σ调制器500的操作中，接收电路510接收输入信号Vin和反馈信号VFB，并将输入信号Vin减去反馈信号VFB计算差值，以产生求和信号。回路滤波器模块520用于对求和信号进行滤波，以产生滤波求和信号。量化器530用于根据滤波求和信号产生n位的第一数字信号D1。Δ-Σ截断器540利用噪声整形截断n位的第一数字信号D1，以产生m位的第二数字信号D2，其中，“m”小于“n”。数字滤波器552对第一数字信号D1进行滤波，以产生滤波后的第一数字信号D1’，以及，数字滤波器556对第二数字信号D2进行滤波，以产生滤波后的第二数字信号D2’。输出电路580将滤波后的第一数字信号D1’和滤波后的第二数字信号D2’进行组合，以产生输出信号Dout。此外，m位的第二数字信号D2由数据加权平均(DWA)电路560和数字至模拟转换器(DAC)570做进一步处理，以产生反馈信号VFB给接收电路510。
在图5所示的实施例中，回路滤波器模块520包括滤波器522、两个组合器524和528，以及滤波器526，其中，滤波器522具有传递函数h1(z)，滤波器526具有传递函数h2(z)。滤波器522对接收电路510产生的求和信号进行滤波。组合器524将反馈调整信号和滤波器522的输出进行组合，其中，反馈调整信号是根据量化器530的第一数字信号D1产生的(例如，对第一数字信号D1执行数字至模拟转换(DAC)操作，以产生反馈调整信号)。滤波器526对组合器524的输出进行滤波。组合器528将滤波器526的输出和前馈调整信号进行组合，以产生滤波求和信号给量化器530，其中，前馈调整信号是根据滤波器522的输出产生的，例如，前馈调整信号可以直接是滤波器522的输出。
在本实施例中，数字滤波器552的传递函数可以是(h2(z)+1)/(1+h1(z)+h2(z)+h1(z)*h2(z))，数字滤波器556的传递函数可以是(h1(z)+h1(z)*h2(z))/(1+h1(z)+h2(z)+h1(z)*h2(z))。
Δ-Σ截断器540的操作和实施例与Δ-Σ截断器140的操作和实施例类似，由于本领域技术人员应该理解如何将图2和图3所示的实施例应用至Δ-Σ调制器500，因此，此处省略其进一步的描述。
此外，量化器可以是噪声整形逐次逼近寄存器(noise shaping successiveapproximation register，NSSAR)量化器，当噪声整形逐次逼近寄存器量化器被实现时，两个组合器524和528以及滤波器526的功能可以被集成到量化器530中。因此，当采用NSSAR量化器时，数字滤波器552和556的传递函数理想地独立于滤波器526的传递函数h2(z)，且数字滤波器552和556的设计复杂度被简化。
简要总结，在本发明的Δ-Σ调制器中，采用Δ-Σ截断器来减少数字至模拟转换器(DAC)的反馈数字输出信号的位数，且应用数字滤波器模块来抑制Δ-Σ截断器引入的截断误差。此外，Δ-Σ截断器还可以放松数字滤波器模块和模拟回路滤波器模块之间的匹配要求。因此，通过在Δ-Σ调制器中一并使用Δ-Σ截断器和数字滤波器模块，可以有效地减少泄漏误差，并降低硬件复杂度，且同时维持Δ-Σ调制器的性能。
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。

Claims (15)

1.一种Δ-Σ调制器，其特征在于，所述Δ-Σ调制器包括：
接收电路，用于接收输入信号和反馈信号，以产生求和信号；
回路滤波器模块，耦接于所述接收电路，用于对所述求和信号进行滤波，以产生滤波求和信号；
量化器，耦接于所述回路滤波器模块，用于根据所述滤波求和信号产生第一数字信号；
Δ-Σ截断器，耦接于所述量化器，用于截断所述第一数字信号，以产生第二数字信号，其中，所述第二数字信号的位数小于所述第一数字信号的位数；
数字滤波器模块，耦接于所述量化器和所述Δ-Σ截断器，用于分别对所述第一数字信号和所述第二数字信号进行滤波，以产生滤波后的第一数字信号和滤波后的第二数字信号；
输出电路，用于根据所述滤波后的第一数字信号和所述滤波后的第二数字信号产生输出信号；以及
第一数字至模拟转换器，耦接于所述Δ-Σ截断器和所述接收电路，用于根据所述第二数字信号产生所述反馈信号至所述接收电路。
2.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述Δ-Σ截断器包括：
组合器，用于将数字反馈信号和所述第一数字信号进行组合，以产生调整后的第一数字信号；
截断电路，耦接于所述组合器，用于截断所述调整后的第一数字信号，以产生所述第二数字信号；
截断误差产生器，耦接于所述组合器和所述截断电路，用于根据所述调整后的第一数字信号和所述第二数字信号之间的差异产生截断误差信号；以及
延迟电路，耦接于所述截断误差产生器，用于对所述截断误差信号进行延迟，以产生所述数字反馈信号给所述组合器。
3.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述Δ-Σ截断器包括：
截断电路，用于截断所述第一数字信号，以产生所述第二数字信号；
截断误差产生器，耦接于所述量化器和所述截断电路，用于根据所述第一数字信号和所述第二数字信号之间的差异产生截断误差信号；以及
延迟电路，耦接于所述截断误差产生器，用于对所述截断误差信号进行延迟，以产生延迟后的截断误差信号来调整所述滤波求和信号。
4.根据权利要求3所述的Δ-Σ调制器，其特征在于，所述Δ-Σ调制器还包括：
第二数字至模拟转换器，耦接于所述延迟电路，用于对所述延迟后的截断误差信号执行数字至模拟转换操作，以产生模拟截断误差信号；以及
组合器，耦接在所述回路滤波器模块和所述量化器之间，用于将所述滤波求和信号和所述模拟截断误差信号进行组合，以产生调整后的滤波求和信号；
其中，所述量化器根据所述调整后的滤波求和信号产生所述第一数字信号。
5.根据权利要求3所述的Δ-Σ调制器，其特征在于，所述数字滤波器模块还用于对所述延迟后的截断误差信号进行滤波，以产生滤波后的延迟截断误差信号，以及，所述输出电路根据所述滤波后的第一数字信号、所述滤波后的第二数字信号和所述滤波后的延迟截断误差信号产生所述输出信号。
6.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述回路滤波器模块包括：
第一滤波器，用于对所述求和信号进行滤波；
组合器，耦接于所述第一滤波器，用于将反馈调整信号和所述第一滤波器的输出进行组合；
第二滤波器，耦接于所述组合器，用于对所述组合器的输出进行滤波，以产生所述滤波求和信号；
其中，所述反馈调整信号是根据所述量化器产生的所述第一数字信号产生的。
7.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述回路滤波器模块包括：
第一滤波器，用于对所述求和信号进行滤波；
第一组合器，耦接于所述第一滤波器，用于将反馈调整信号和所述第一滤波器的输出进行组合；
第二滤波器，耦接于所述第一组合器，用于对所述第一组合器的输出进行滤波；
第二组合器，耦接于所述第二滤波器，用于将前馈调整信号和所述第二滤波器的输出进行组合，以产生所述滤波求和信号给所述量化器；
其中，所述反馈调整信号是根据所述量化器产生的所述第一数字信号产生的，以及，所述前馈调整信号是根据所述第一滤波器的所述输出产生的。
8.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述量化器是噪声整形逐次逼近寄存器量化器。
9.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述Δ-Σ截断器是K阶Δ-Σ截断器，其中，K是正整数。
10.根据权利要求1所述的Δ-Σ调制器，其特征在于，所述Δ-Σ截断器具有陷波响应。
11.一种用于Δ-Σ调制器的方法，其特征在于，所述方法包括：
接收输入信号和反馈信号，以产生求和信号；
对所述求和信号进行滤波，以产生滤波求和信号；
对所述滤波求和信号进行量化，以产生第一数字信号；
使用Δ-Σ截断器截断所述第一数字信号，以产生第二数字信号，其中，所述第二数字信号的位数小于所述第一数字信号的位数；
分别对所述第一数字信号和所述第二数字信号进行滤波，以产生滤波后的第一数字信号和滤波后的第二数字信号；以及
根据所述滤波后的第一数字信号和所述滤波后的第二数字信号产生输出信号。
12.根据权利要求11所述的方法，其特征在于，使用所述Δ-Σ截断器截断所述第一数字信号以产生所述第二数字信号的步骤包括：
利用数字反馈信号来调整所述第一数字信号，以产生调整后的第一数字信号；
截断所述调整后的第一数字信号，以产生所述第二数字信号；
根据所述调整后的第一数字信号和所述第二数字信号之间的差异产生截断误差信号；以及
对所述截断误差信号进行延迟，以产生所述数字反馈信号。
13.根据权利要求11所述的方法，其特征在于，使用所述Δ-Σ截断器截断所述第一数字信号以产生所述第二数字信号的步骤包括：
截断所述第一数字信号，以产生所述第二数字信号；
根据所述第一数字信号和所述第二数字信号之间的差异产生截断误差信号；以及
对所述截断误差信号进行延迟，以产生延迟后的截断误差信号来调整所述滤波求和信号。
14.根据权利要求13所述的方法，其特征在于，所述方法还包括：
对所述延迟后的截断误差信号执行数字至模拟转换操作，以产生模拟截断误差信号；以及
利用所述模拟截断误差信号来调整所述滤波求和信号，以产生调整后的滤波求和信号；
其中，对所述滤波求和信号进行量化以产生所述第一数字信号的步骤包括：
根据所述调整后的滤波求和信号产生所述第一数字信号。
15.根据权利要求13所述的方法，其特征在于，所述方法还包括：
对所述延迟后的截断误差信号进行滤波，以产生滤波后的延迟截断误差信号；以及
产生所述输出信号的步骤包括：
根据所述滤波后的第一数字信号、所述滤波后的第二数字信号和所述滤波后的延迟截断误差信号产生所述输出信号。
CN201710630152.3A 2016-08-05 2017-07-28 Δ-σ调制器及用于δ-σ调制器的方法 Active CN107689794B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662371226P 2016-08-05 2016-08-05
US62/371,226 2016-08-05
US15/647,253 2017-07-11
US15/647,253 US9859914B1 (en) 2016-08-05 2017-07-11 Delta-sigma modulator with delta-sigma truncator and associated method for reducing leakage errors of delta-sigma modulator

Publications (2)

Publication Number Publication Date
CN107689794A true CN107689794A (zh) 2018-02-13
CN107689794B CN107689794B (zh) 2021-06-22

Family

ID=60805281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710630152.3A Active CN107689794B (zh) 2016-08-05 2017-07-28 Δ-σ调制器及用于δ-σ调制器的方法

Country Status (4)

Country Link
US (1) US9859914B1 (zh)
EP (1) EP3280055A1 (zh)
CN (1) CN107689794B (zh)
TW (1) TWI634753B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111697972A (zh) * 2019-03-14 2020-09-22 联发科技股份有限公司 Δ-∑调制器及其调制方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3553952B1 (en) * 2018-04-10 2023-09-13 Melexis Technologies SA Analog-to-digital converter
KR102650109B1 (ko) 2018-06-05 2024-03-22 삼성전자주식회사 디지털 도메인에서 노이즈 쉐이핑을 수행하도록 구성되는 모듈레이터를 구현하기 위한 전자 회로
TWI685207B (zh) * 2018-10-19 2020-02-11 瑞昱半導體股份有限公司 三角積分調變器的校正方法與校正電路
US20230060505A1 (en) * 2021-08-27 2023-03-02 Analog Devices, Inc. Techniques to reduce quantization noise in delta sigma converters
US20240048150A1 (en) * 2022-08-04 2024-02-08 Nxp B.V. System and method of reducing delta-sigma modulator error using force-and-correction

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1171661A (zh) * 1995-12-27 1998-01-28 索尼公司 数字信号处理方法和装置
CN101765975A (zh) * 2007-05-29 2010-06-30 国家半导体公司 Dac分辨率小于adc分辨率的sigma-delta调制器
US20130009795A1 (en) * 2010-02-03 2013-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Noise shaping for digital pulse-width modulators
CN104300913A (zh) * 2013-07-19 2015-01-21 英特尔移动通信有限责任公司 用于噪声成形的方法和噪声成形滤波器
CN105634495A (zh) * 2014-11-13 2016-06-01 微电子中心德累斯顿有限公司 设置Delta-Sigma模数转换器中输出信号有效分辨率的方法和装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0411884D0 (en) * 2004-05-28 2004-06-30 Koninkl Philips Electronics Nv Bitstream controlled reference signal generation for a sigma-delta modulator
US8344921B2 (en) * 2010-11-04 2013-01-01 Mediatek Inc. Sigma-delta modulator with SAR ADC and truncater having order lower than order of integrator and related sigma-delta modulation method
US8698662B2 (en) * 2012-08-29 2014-04-15 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for a high resolution digital input class D amplifier with feedback
US9634687B2 (en) * 2015-06-10 2017-04-25 Mediatek Inc. VCO-based continuous-time sigma delta modulator equipped with truncation circuit and phase-domain excess loop delay compensation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1171661A (zh) * 1995-12-27 1998-01-28 索尼公司 数字信号处理方法和装置
CN101765975A (zh) * 2007-05-29 2010-06-30 国家半导体公司 Dac分辨率小于adc分辨率的sigma-delta调制器
US20130009795A1 (en) * 2010-02-03 2013-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Noise shaping for digital pulse-width modulators
CN104300913A (zh) * 2013-07-19 2015-01-21 英特尔移动通信有限责任公司 用于噪声成形的方法和噪声成形滤波器
CN105634495A (zh) * 2014-11-13 2016-06-01 微电子中心德累斯顿有限公司 设置Delta-Sigma模数转换器中输出信号有效分辨率的方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BERNHARD E. BOSER等: ""The Design of Sigma-Delta Modulation Analog-to-Digital Converters"", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111697972A (zh) * 2019-03-14 2020-09-22 联发科技股份有限公司 Δ-∑调制器及其调制方法
CN111697972B (zh) * 2019-03-14 2023-09-15 联发科技股份有限公司 Δ-∑调制器及其调制方法

Also Published As

Publication number Publication date
US9859914B1 (en) 2018-01-02
EP3280055A1 (en) 2018-02-07
TWI634753B (zh) 2018-09-01
CN107689794B (zh) 2021-06-22
TW201806325A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
CN107689794A (zh) Δ‑σ调制器及用于δ‑σ调制器的方法
EP2514098B1 (en) Conversion of a discrete-time quantized signal into a continuous-time, continuously variable signal
EP2930849B1 (en) Estimation of digital-to-analog converter static mismatch errors
US9231614B2 (en) Cancellation of feedback digital-to-analog converter errors in multi-stage delta-sigma analog-to-digital converters
JP4890503B2 (ja) デルタシグマ変調器
EP2522077B1 (en) Sampling/quantization converters
US6980144B1 (en) Method for reducing DAC resolution in multi-bit sigma delta analog-to digital converter (ADC)
US20080100486A1 (en) Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modualtor
CN103929184B (zh) 一种基于数字噪声耦合技术的δ‑σ调制器
US7453382B2 (en) Method and apparatus for A/D conversion
Chan et al. Segmented dynamic element matching for high-resolution digital-to-analog conversion
US20170288693A1 (en) Continuous time delta-sigma modulator with a time interleaved quantization function
US8427350B2 (en) Sigma-delta modulator
US7308032B2 (en) Oversampling D/A converter and method for shaping nonlinear intersymbol interference in an oversampling D/A converter
CN107769790B (zh) Δ-σ调制器
Lee et al. Time-interleaved sigma-delta modulator using output prediction scheme
CN101145785A (zh) 一种过采样增量调制方法和装置
Pietzko et al. Delay Error Shaping in $\Delta\Sigma $ Modulators Using Time-Interleaved High Resolution Quantizers
US11716093B2 (en) Delta-sigmal modulator-based multi-rate digital-to-analog converter with digital pre-distortion
CN111030700B (zh) 一种输出序列长度与输入无关的低杂散mashδς调制器
Chiang et al. A novel wideband low-distortion cascaded sigma-delta ADC
Su et al. A fourth-order cascaded sigma-delta modulator with DAC error cancellation technique
Maghami et al. A double-sampled hybrid CT/DT SMASH ΣΔ modulator for wideband applications
Ghittori et al. Design of a Low-Power DAC System for WLAN 802.11 Wireless Transmitters
JPH10126270A (ja) 高次シグマ・デルタ変調器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant