TWI685207B - 三角積分調變器的校正方法與校正電路 - Google Patents

三角積分調變器的校正方法與校正電路 Download PDF

Info

Publication number
TWI685207B
TWI685207B TW107136906A TW107136906A TWI685207B TW I685207 B TWI685207 B TW I685207B TW 107136906 A TW107136906 A TW 107136906A TW 107136906 A TW107136906 A TW 107136906A TW I685207 B TWI685207 B TW I685207B
Authority
TW
Taiwan
Prior art keywords
circuit
measured
delta
frequency
sigma modulator
Prior art date
Application number
TW107136906A
Other languages
English (en)
Other versions
TW202017322A (zh
Inventor
陳志龍
賴傑帆
陳昱璋
黃詩雄
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW107136906A priority Critical patent/TWI685207B/zh
Priority to US16/519,059 priority patent/US10630311B1/en
Application granted granted Critical
Publication of TWI685207B publication Critical patent/TWI685207B/zh
Publication of TW202017322A publication Critical patent/TW202017322A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/378—Testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H03M3/386—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step

Abstract

本案揭露了一種三角積分調變器的校正方法與校正電路。該三角積分調變器包含一迴路濾波器、一量化器及一數位類比轉換器。該校正方法包含：針對一待測頻率產生一測試訊號；將該測試訊號輸入至一前饋電路，其中該前饋電路包含至少一阻抗電路，該阻抗電路為可調，該測試訊號係經由該阻抗電路輸入該三角積分調變器；對該三角積分調變器之一輸出訊號進行計算，以得到該三角積分調變器之一訊號傳遞函數在該待測頻率的值；以及調整該阻抗電路。

Description

三角積分調變器的校正方法與校正電路
本案是關於三角積分調變器（sigma-delta modulator,  SDM），尤其是關於三角積分調變器的校正方法與校正電路。
三角積分調變器可作為類比數位轉換器（analog-to-digital converter, ADC）使用，其缺點之一為容易受製程（process）、電壓（voltage）與溫度（temperature）影響，導致類比數位轉換的解析度變差或甚至出現錯誤。電路設計者通常希望三角積分調變器能遵循原先設計的訊號傳遞函數（signal transfer function, STF）運作，但製程、電壓與溫度卻會使實際的訊號傳遞函數偏離原先設計的訊號傳遞函數。因此需要一種校正方法及校正電路來校正三角積分調變器，以確保三角積分調變器的效能及正確性。
鑑於先前技術之不足，本案之一目的在於提供一種三角積分調變器的校正方法與校正電路，以減輕或避免三角積分調變器受製程、電壓與溫度影響。
本案揭露一種三角積分調變器的校正方法。該三角積分調變器包含一迴路濾波器、一量化器及一數位類比轉換器。該校正方法包含：針對一待測頻率產生一測試訊號；將該測試訊號輸入至一前饋電路，其中該前饋電路包含至少一阻抗電路，該阻抗電路為可調，該測試訊號係經由該阻抗電路輸入該三角積分調變器；對該三角積分調變器之一輸出訊號進行計算，以得到該三角積分調變器之一訊號傳遞函數在該待測頻率的值；以及調整該阻抗電路。
本案另揭露一種三角積分調變器的校正電路。該三角積分調變器包含一迴路濾波器、一量化器及一數位類比轉換器。該校正電路包含一前饋電路、一記憶體以及一控制電路。該前饋電路耦接該三角積分調變器且包含至少一阻抗電路，用來接收一測試訊號，並將該測試訊號輸入該三角積分調變器。該記憶體儲存複數個程式指令。該控制電路耦接該記憶體，用來執行該些程式指令以校正該三角積分調變器。該三角積分調變器的校正程序包含：針對一待測頻率產生該測試訊號；將該測試訊號輸入至該前饋電路；對該三角積分調變器之一輸出訊號進行計算，以得到該三角積分調變器之一訊號傳遞函數在該待測頻率的值；調整該阻抗電路。
本案之三角積分調變器的校正方法與校正電路能夠在晶片出廠時或電路操作前對三角積分調變器進行校正。相較於傳統技術，本案可以針對感興趣的頻段調整訊號傳遞函數，使三角積分調變器在感興趣的頻段內達到預期的或設計的標準（例如遵循原先設計的訊號傳遞函數），以大幅降低製程、電壓與溫度對三角積分調變器的影響。
有關本案的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。
以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。
本案之揭露內容包含三角積分調變器的校正方法與校正電路，用以減輕或避免三角積分調變器受製程、電壓與溫度影響。由於本案之三角積分調變器的校正電路所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置實施例之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。此外，本案之三角積分調變器的校正方法的部分或全部流程可以是軟體及/或韌體之形式，並且可藉由本案之三角積分調變器的校正電路或其等效裝置來執行，在不影響該方法實施例之充分揭露及可實施性的前提下，以下方法實施例之說明將著重於步驟內容而非硬體。
圖1A為本案之三角積分調變器的校正方法的一實施例的流程圖，圖2為三角積分調變器的校正電路的一實施例的功能方塊圖。校正電路包含測試訊號產生電路220、前饋電路230、記憶體240以及控制電路250。測試訊號產生電路220耦接控制電路250及前饋電路230，且前饋電路230耦接控制電路250。控制電路250可以是具有程式執行能力的電路，例如中央處理單元、微控制器、微處理器或數位訊號處理器。記憶體240儲存複數個程式碼或程式指令，控制電路250執行該些程式碼或程式指令來校正三角積分調變器210。三角積分調變器210包含加法電路212、迴路濾波器214、量化器216以及數位類比轉換器（digital-to-analog converter, DAC）218。以下的說明請同時參閱圖1A及圖2。
校正開始時，控制電路250控制測試訊號產生電路220針對待測頻率產生測試訊號Vt，亦即產生頻率為待測頻率的測試訊號Vt（步驟S110）。測試訊號Vt為單音訊號（single tone signal），所以測試訊號產生電路220可以是一個單音產生器（single tone generator）。測試訊號產生電路220根據控制電路250的控制值SC產生測試訊號Vt。
在一些實施例中，測試訊號產生電路220可以用數位類比轉換器實作，圖3顯示測試訊號產生電路220以數位類比轉換器222實作的示意圖，圖4顯示步驟S110對應此實施例的子步驟。步驟S110包含子步驟S112及S114。在步驟S112中，控制電路250產生數位碼（亦即控制值SC為數位碼），而在步驟S114中，數位類比轉換器222將數位碼轉換為測試訊號Vt（亦即測試訊號Vt為數位類比轉換器222的輸出）。測試訊號Vt的頻率與控制值SC的值有關，舉例來說，以控制值SC為8位元為例，對應控制值SC=01010101 2的測試訊號Vt相較於對應控制值SC=11110000 2的測試訊號Vt有較高的頻率。換言之，控制電路250可以藉由控制控制值SC來調整測試訊號Vt的頻率。
在一些實施例中，測試訊號產生電路220可以用鎖相迴路實作，圖5顯示測試訊號產生電路220以鎖相迴路224實作的示意圖，圖6顯示步驟S110對應此實施例的子步驟。步驟S110包含子步驟S116及S118。在步驟S116中，控制電路250產生除數（亦即控制值SC為該除數），而在步驟S118中，鎖相迴路224根據除數及參考頻率Fr產生測試訊號Vt。控制電路250可以藉由控制控制值SC來調整測試訊號Vt的頻率。鎖相迴路的細部電路及其操作或控制方法為本技術領域具有通常知識者所熟知，故不再贅述。
回到圖1A。接下來，控制電路250控制測試訊號產生電路220將測試訊號Vt輸入前饋電路230（步驟S120）。如圖2所示，前饋電路230耦接於測試訊號產生電路220與三角積分調變器210之間，而圖7顯示前饋電路230的細部電路以及前饋電路230與三角積分調變器210之間的連線。在圖7的範例中，迴路濾波器214是一個二階的迴路濾波器，包含兩個積分器310（積分器310-1及積分器310-2）、兩個放大器320（放大器320-1及放大器320-2）以及兩個加法電路330（加法電路330-1及加法電路330-2）。迴路濾波器214的操作原理為本技術領域具有通常知識者所熟知，故不再贅述。前饋電路230包含三個阻抗電路235，各自接收測試訊號Vt。阻抗電路235-1與加法電路212耦接、阻抗電路235-2與加法電路330-1耦接以及阻抗電路235-3與加法電路330-2耦接。測試訊號Vt經過阻抗電路235-1、阻抗電路235-2以及阻抗電路235-3後分別饋入加法電路212、加法電路330-1及加法電路330-2。阻抗電路235-1、阻抗電路235-2及阻抗電路235-3分別受控制電路250所產生的控制訊號Ctrl_1~Ctrl_3（整體可由圖2之控制訊號Ctrl代表）控制，藉以調整各自的阻抗值。如圖7所示，測試訊號Vt經由前饋電路230輸入三角積分調變器210，因此可以藉由調整阻抗電路235來改變測試訊號Vt的振幅及/或相位。在一些實施例中，阻抗電路235-1、阻抗電路235-2以及阻抗電路235-3可以獨立控制。圖7的電路的操作細節可以參考文獻：De Maeyer, J., Raman, J., Rombouts, P., & Weyten, L. (2005). Controlled behaviour of STF in CT  ΣΔ modulators. Electronics letters, 41(16), 896-897. 。
在一些實施例中，阻抗電路235-1、阻抗電路235-2以及阻抗電路235-3可各自包含一可變電阻、一可變電容、或一可變電阻及一可變電容。
接下來，在步驟S130中，控制電路250對三角積分調變器210的輸出訊號 Dout進行計算，以得到訊號傳遞函數在該待測頻率的值。在一些實施例中，控制電路250具有執行快速傅立葉轉換（Fast Fourier Transform, FFT）的能力，控制電路250可以藉由對輸出訊號 Dout執行快速傅立葉轉換運算，並根據轉換結果來計算出訊號傳遞函數在該待測頻率的值。
接著，在步驟S140中，控制電路250判斷訊號傳遞函數的值是否達到標準（例如訊號傳遞函數的值小於儲存在記憶體240中的一預設值D threshold）。此標準可以依電路的實際操作情形做設定。在一些實施例中，不同的待測頻率有不同的標準（例如不同的預設值）。
當訊號傳遞函數的值沒有達到標準（步驟S140的判斷結果為否）時，控制電路250接著判斷在該待測頻率下是否已執行完畢前饋電路230的所有參數組合（步驟S145）。當步驟S145的判斷結果為否時，控制電路250在接下來的步驟S150中調整前饋電路230的參數，更明確地說，控制電路250在步驟S150的子步驟S155中調整前饋電路230的阻抗電路235。阻抗電路235可以包含電阻、電容及電感的至少其中之一，且電阻、電容及電感的至少其中一者為可調。調整後，校正流程回到步驟S130。控制電路250持續執行步驟S130~S150直到步驟S140或S145的判斷結果為是。以圖7的電路為例，假設阻抗電路235-1、阻抗電路235-2以及阻抗電路235-3各有5種選擇（即5種設定值），則前饋電路230共有5 3=125種參數組合。
當訊號傳遞函數的值達到標準（步驟S140的判斷結果為是），或在該待測頻率下前饋電路230的所有參數組合已執行完畢（步驟S145的判斷結果為是）時，控制電路250檢查是否還有尚未校正的待測頻率（步驟S160）。如果有，則控制電路250選擇其他待測頻率（步驟S170），然後回到步驟S110；如果沒有，則結束三角積分調變器210的校正流程（步驟S180）。當校正流程結束時，表示在感興趣的頻段（由所有待測頻率組成）內，三角積分調變器210的操作可以接近或實質上等於原本的設計（亦即滿足訊號傳遞函數的設定值），代表校正後的三角積分調變器210已克服製程、電壓與溫度對電路造成的影響。
圖1B為本案之三角積分調變器的校正方法的另一實施例的流程圖。在本實施例中，控制電路250在執行步驟S130~S150時不判斷訊號傳遞函數的值是否達到標準（亦即本實施例不包含圖1A之步驟S140），而是針對每一待測頻率執行前饋電路230的所有參數組合，並記錄在該待測頻率下各參數組合的訊號傳遞函數的值。舉例來說，假設前饋電路230有M個參數組合，且共有N個待測頻率（M、N為正整數），則控制電路250會針對每個待測頻率產生M個訊號傳遞函數的值，因此控制電路250總共會產生M*N個訊號傳遞函數的值。控制電路250可以將訊號傳遞函數的值儲存在本身的記憶電路（例如暫存器）中或是儲存至記憶體240。在測試完所有待測頻率後（步驟S160判斷為否），控制電路250從M個參數組合中選取一個目標參數組合來設定前饋電路230，該目標參數組合可以使最多待測頻率達到訊號傳遞函數標準（步驟S175），然後結束校正流程（步驟S180）。
在一些實施例中（參閱圖1C，圖1C可為圖1B之步驟S175的細部流程），控制電路250可設定N個待測頻率分別的權重（如a 1、a 2…a N）及預設值（如D f1_threshold、D f2_threshold、…、D fN_threshold）（步驟S1751）（權重及預設值可儲存在記憶體240中），並將N個待測頻率每一者所對應的M個”訊號傳遞函數的值與預設值的差”乘上對應的權重，以產生M*N個權重值（步驟S1752、S1753），接著，控制電路250加總 M個參數組合分別對應的N個權重值，以得到M個權重和（步驟S1754），並進一步根據M個權重和選取M個參數組合中之一者作為一個目標參數組合，以設定前饋電路230（步驟S1755）。舉例來說，若有兩個待測頻率f1、f2以及兩個參數組合S1、S2，待測頻率f1對應之訊號傳遞函數的值為D f1_S1及D f1_S2，對應之預設值為D f1_threshold；待測頻率f2對應之訊號傳遞函數的值為D f2_S1及D f2_S2，對應之預設值為D f2_threshold，控制電路250可計算a 1*(D f1_threshold-D f1_S1)、a 1*(D f1_threshold-D f1_S2)、a 2*(D f2_threshold-D f2_S1)以及a 2*(D f2_threshold-D f2_S2)，接著，控制電路250計算參數組合S1、S2分別對應的權重和，即a 1*(D f1_threshold-D f1_S1)+ a 2*(D f2_threshold-D f2_S1)以及a 1*(D f1_threshold-D f1_S2)+ a 2*(D f2_threshold-D f2_S2)，並選取權重和最高者所對應的參數組合以作為目標參數組合。
綜上所述，即使三角積分調變器210的訊號傳遞函數因受製程、電壓與溫度的影響而偏離原先的設計，本案藉由調整前饋電路230的參數來使訊號傳遞函數達到標準，以克服製程、電壓與溫度的影響。本案是針對使三角積分調變器的訊號傳遞函數進行校正，不影響三角積分調變器的噪聲傳遞函數（noise transfer function, NTF）。再者，由於許多晶片內建有前述的測試訊號產生電路（例如數位類比轉換器或鎖相迴路），因此本案容易實作且具有成本上的優勢。
由於本技術領域具有通常知識者可藉由本案之裝置實施例的揭露內容來瞭解本案之方法實施例的實施細節與變化，因此，為避免贅文，在不影響該方法實施例之揭露要求及可實施性的前提下，重複之說明在此予以節略。請注意，前揭圖示中，元件之形狀、尺寸、比例以及步驟之順序等僅為示意，係供本技術領域具有通常知識者瞭解本案之用，非用以限制本案。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
210‧‧‧三角積分調變器 212、330、330-1、330-2‧‧‧加法電路 214‧‧‧迴路濾波器 216‧‧‧量化器 218、222‧‧‧數位類比轉換器 220‧‧‧測試訊號產生電路 230‧‧‧前饋電路 240‧‧‧記憶體 250‧‧‧控制電路 Vt‧‧‧測試訊號 Ctrl、Ctrl_1、Ctrl_2、Ctrl_3‧‧‧控制訊號 SC‧‧‧控制值Dout‧‧‧輸出訊號 224‧‧‧鎖相迴路 Fr‧‧‧參考頻率 310、310-1、310-2‧‧‧積分器 320、320-1、320-2‧‧‧放大器 235、235-1、235-2、235-3‧‧‧阻抗電路 S110～S180、S1751～S1755‧‧‧步驟
［圖1A］為本案之三角積分調變器的校正方法的一實施例的流程圖； ［圖1B］為本案之三角積分調變器的校正方法的另一實施例的流程圖； ［圖1C］為圖1B之步驟S175的細部流程； ［圖2］為三角積分調變器的校正電路的一實施例的功能方塊圖； ［圖3］顯示測試訊號產生電路220以數位類比轉換器實作的示意圖； ［圖4］顯示步驟S110對應圖3之實施例的子步驟； ［圖5］顯示測試訊號產生電路220以鎖相迴路實作的示意圖； ［圖6］顯示步驟S110對應圖5之實施例的子步驟；以及 ［圖7］顯示前饋電路230的細部電路以及前饋電路230與三角積分調變器210之間的連線。
S110~S180‧‧‧步驟

Claims (10)

  1. 一種三角積分調變器的校正方法，該三角積分調變器包含一迴路濾波器、一量化器及一數位類比轉換器，該校正方法包含： (A) 針對一待測頻率產生一測試訊號； (B) 將該測試訊號輸入至一前饋電路，其中該前饋電路包含至少一阻抗電路，該阻抗電路為可調，該測試訊號係經由該阻抗電路輸入該三角積分調變器； (C) 對該三角積分調變器之一輸出訊號進行計算，以得到該三角積分調變器之一訊號傳遞函數在該待測頻率的值；以及 (D) 調整該阻抗電路。
  2. 如申請專利範圍第1項所述之校正方法，其中該阻抗電路係包含一可變電阻、一可變電容或一可變電阻及可變電容之組合。
  3. 如申請專利範圍第1項所述之校正方法，其中該數位類比轉換器係一第一數位類比轉換器，且步驟(A)包含： (A1) 產生一數位碼；以及 (A2) 利用一第二數位類比轉換器將該數位碼轉換為該測試訊號。
  4. 如申請專利範圍第1項所述之校正方法，其中該前饋電路係具有複數個參數組合，且步驟(D)係實質上等效於調整該些參數組合，且共有複數個待測頻率，該方法更包含： (E) 針對每個待測頻率執行一次步驟(A)以及複數次步驟(B)至(D)，以得到複數個訊號傳遞函數在該待測頻率的值；以及 (F) 從該些參數組合中選取一目標參數組合來設定該前饋電路； 其中該目標參數組合可以使最多之該些待測頻率達到該訊號傳遞函數之標準。
  5. 如申請專利範圍第1項所述之校正方法，其中該前饋電路係具有複數個參數組合，且步驟(D)係實質上等效於調整該些參數組合，且共有複數個待測頻率，該方法更包含： (E) 針對每個待測頻率執行一次步驟(A)以及複數次步驟(B)至(D)，以得到複數個訊號傳遞函數在該待測頻率的值；以及 (F) 從該些參數組合中選取一目標參數組合來設定該前饋電路，其中步驟(F)包含： (F1) 針對每個待測頻率設定一權重及一預設值； (F2) 針對每個待測頻率計算該預設值與該些訊號傳遞函數在該待測頻率的值的差值； (F3) 將該些差值分別乘上該權重以產生複數個權重值； (F4) 針對每個參數組合加總所對應的該些權重值，以得到複數個權重和；以及 (F5) 根據該些權重和從該些參數組合中選取該目標參數組合。
  6. 一種三角積分調變器的校正電路，該三角積分調變器包含一迴路濾波器、一量化器及一數位類比轉換器，該校正電路包含： 一前饋電路，耦接該三角積分調變器且包含至少一阻抗電路，用來接收一測試訊號，並將該測試訊號輸入該三角積分調變器； 一記憶體，儲存複數個程式指令；以及 一控制電路，耦接該記憶體，用來執行該些程式指令以校正該三角積分調變器； 其中該三角積分調變器的校正程序包含： (A) 針對一待測頻率產生該測試訊號； (B) 將該測試訊號輸入至該前饋電路； (C) 對該三角積分調變器之一輸出訊號進行計算，以得到該三角積分調變器之一訊號傳遞函數在該待測頻率的值； (D) 調整該阻抗電路。
  7. 如申請專利範圍第6項所述之校正電路，其中該阻抗電路係包含一可變電阻、一可變電容或一可變電阻及可變電容之組合。
  8. 如申請專利範圍第6項所述之校正電路，更包含耦接該控制電路及該前饋電路之一鎖相迴路，其中步驟(A)包含： (A1) 產生一除數；以及 (A2) 利用該鎖相迴路根據該除數及一參考訊號產生該測試訊號。
  9. 如申請專利範圍第6項所述之校正電路，其中該前饋電路係具有複數個參數組合，且步驟(D)係實質上等效於調整該些參數組合，且共有複數個待測頻率，該三角積分調變器的校正程序更包含： (E) 針對每個待測頻率執行一次步驟(A)以及複數次步驟(B)至(D)，以得到複數個訊號傳遞函數在該待測頻率的值；以及 (F) 從該些參數組合中選取一目標參數組合來設定該前饋電路； 其中該目標參數組合可以使最多之該些待測頻率達到該訊號傳遞函數之標準。
  10. 如申請專利範圍第6項所述之校正電路，其中該前饋電路係具有複數個參數組合，且步驟(D)係實質上等效於調整該些參數組合，且共有複數個待測頻率，該三角積分調變器的校正程序更包含： (E) 針對每個待測頻率執行一次步驟(A)以及複數次步驟(B)至(D)，以得到複數個訊號傳遞函數在該待測頻率的值；以及 (F) 從該些參數組合中選取一目標參數組合來設定該前饋電路，其中步驟(F)包含： (F1) 針對每個待測頻率設定一權重及一預設值； (F2) 針對每個待測頻率計算該預設值與該些訊號傳遞函數在該待測頻率的值的差值； (F3) 將該些差值分別乘上該權重以產生複數個權重值； (F4) 針對每個參數組合加總所對應的該些權重值，以得到複數個權重和；以及 (F5) 根據該些權重和從該些參數組合中選取該目標參數組合。
TW107136906A 2018-10-19 2018-10-19 三角積分調變器的校正方法與校正電路 TWI685207B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107136906A TWI685207B (zh) 2018-10-19 2018-10-19 三角積分調變器的校正方法與校正電路
US16/519,059 US10630311B1 (en) 2018-10-19 2019-07-23 Correction method and correction circuit for sigma-delta modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107136906A TWI685207B (zh) 2018-10-19 2018-10-19 三角積分調變器的校正方法與校正電路

Publications (2)

Publication Number Publication Date
TWI685207B true TWI685207B (zh) 2020-02-11
TW202017322A TW202017322A (zh) 2020-05-01

Family

ID=70226607

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136906A TWI685207B (zh) 2018-10-19 2018-10-19 三角積分調變器的校正方法與校正電路

Country Status (2)

Country Link
US (1) US10630311B1 (zh)
TW (1) TWI685207B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690163B (zh) * 2019-09-09 2020-04-01 瑞昱半導體股份有限公司 類比數位轉換器
US11424754B1 (en) 2021-05-24 2022-08-23 Nxp B.V. Noise-shaping analog-to-digital converter

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943715B2 (en) * 2001-06-13 2005-09-13 Eads Telecom Bandpass sigma-delta analog-to-digital converter and mash-sigma-delta converter incorporating same
US7262726B2 (en) * 2005-08-09 2007-08-28 Analog Devices, Inc. Quadrature bandpass ΔΣ converter
US8324969B2 (en) * 2011-03-11 2012-12-04 Dialog Semiconductor Gmbh Delta-sigma modulator approach to increased amplifier gain resolution
US9306594B2 (en) * 2012-09-28 2016-04-05 Universite Pierre Et Marie Curie (Paris 6) Sigma delta RF modulator having capacitive coupling, analog/digital converter and apparatus including such a modulator
WO2017037744A2 (en) * 2015-09-03 2017-03-09 Indian Institute Of Technology Madras A delta sigma modulator with noise attenuating feedback filters
TWI574502B (zh) * 2014-11-10 2017-03-11 亞德諾半導體環球公司 具有用於動態地調整迴路濾波器係數之跨導器網路的三角積分調變器
US20170126241A1 (en) * 2015-11-02 2017-05-04 National Cheng Kung University Low power sigma-delta modulator architecture capable of correcting dynamic range automatically, method for implementing low power circuit thereof, and method for correcting and extending dynamic range of sigma-delta modulator automatically
US20180212619A1 (en) * 2017-01-20 2018-07-26 Electronics And Telecommunications Research Institute Continuous delta-sigma modulator for supporting multi-mode

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853653B2 (en) * 2015-09-15 2017-12-26 Mediatek Inc. Error cancellation in a current digital-to-analog converter of a continuous-time sigma-delta modulator
US9859914B1 (en) * 2016-08-05 2018-01-02 Mediatek Inc. Delta-sigma modulator with delta-sigma truncator and associated method for reducing leakage errors of delta-sigma modulator
US20180109272A1 (en) * 2016-10-18 2018-04-19 GM Global Technology Operations LLC Dynamic frequency correction in delta-sigma based software defined receiver

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943715B2 (en) * 2001-06-13 2005-09-13 Eads Telecom Bandpass sigma-delta analog-to-digital converter and mash-sigma-delta converter incorporating same
US7262726B2 (en) * 2005-08-09 2007-08-28 Analog Devices, Inc. Quadrature bandpass ΔΣ converter
US8324969B2 (en) * 2011-03-11 2012-12-04 Dialog Semiconductor Gmbh Delta-sigma modulator approach to increased amplifier gain resolution
US9306594B2 (en) * 2012-09-28 2016-04-05 Universite Pierre Et Marie Curie (Paris 6) Sigma delta RF modulator having capacitive coupling, analog/digital converter and apparatus including such a modulator
TWI574502B (zh) * 2014-11-10 2017-03-11 亞德諾半導體環球公司 具有用於動態地調整迴路濾波器係數之跨導器網路的三角積分調變器
WO2017037744A2 (en) * 2015-09-03 2017-03-09 Indian Institute Of Technology Madras A delta sigma modulator with noise attenuating feedback filters
US20170126241A1 (en) * 2015-11-02 2017-05-04 National Cheng Kung University Low power sigma-delta modulator architecture capable of correcting dynamic range automatically, method for implementing low power circuit thereof, and method for correcting and extending dynamic range of sigma-delta modulator automatically
US20180212619A1 (en) * 2017-01-20 2018-07-26 Electronics And Telecommunications Research Institute Continuous delta-sigma modulator for supporting multi-mode

Also Published As

Publication number Publication date
US20200127677A1 (en) 2020-04-23
TW202017322A (zh) 2020-05-01
US10630311B1 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
TWI685207B (zh) 三角積分調變器的校正方法與校正電路
WO2016065633A1 (zh) 一种曲线拟合电路、模拟预失真器和射频信号发射机
US7894536B2 (en) Calibration model to mitigate data conversion errors
US7221302B1 (en) Delta-sigma modulator coefficient calibration method and apparatus
US9007109B2 (en) Automatic loop-bandwidth calibration for a digital phased-locked loop
US8228221B2 (en) Method and apparatus for calibrating sigma-delta modulator
US9843337B1 (en) Background flash offset calibration in continuous-time delta-sigma ADCS
US9577663B1 (en) Bandwidth extension of oversampled analog-to-digital converters by means of gain boosting
TWI634753B (zh) Δ-σ調製器及用於δ-σ調製器的方法
JP2009296571A (ja) 発振器および位相同期回路のループ帯域補正方法
US9148168B2 (en) System and method of improving stability of continuous-time delta-sigma modulators
US9407279B2 (en) Systems and methods of element scrambling for compensation and calibration of analog-to-digital converter feedback
TW201617802A (zh) 觸控偵測系統、差異積分調變器及其調變方法
CN111106835B (zh) 三角积分调变器的校正方法与校正电路
CN109889203A (zh) 半导体器件及其操作方法
JP2009516397A (ja) マルチパス角度変調器の利得を常時較正する方法
US10778244B2 (en) Correction method and correction circuit for sigma-delta modulator
WO2015125195A1 (ja) オーディオ信号増幅装置
US10742230B2 (en) Correction method and correction circuit for sigma-delta modulator
US11502699B1 (en) System and method of calibration of sigma-delta converter using injected signal correlation
JP2017098670A (ja) パルス幅変調器およびそのプログラム
CN110971237B (zh) 三角积分调变器的校正方法与校正电路
TW202243412A (zh) 具有訊號校正機制的數位至類比轉換裝置及方法
CN110943742B (zh) 三角积分调变器的校正方法与校正电路
US9246509B1 (en) Methods and apparatus for offline mismatch removal in sigma delta analog-to-digital converters