TWI634753B - Δ-σ調製器及用於δ-σ調製器的方法 - Google Patents

Δ-σ調製器及用於δ-σ調製器的方法 Download PDF

Info

Publication number
TWI634753B
TWI634753B TW106126306A TW106126306A TWI634753B TW I634753 B TWI634753 B TW I634753B TW 106126306 A TW106126306 A TW 106126306A TW 106126306 A TW106126306 A TW 106126306A TW I634753 B TWI634753 B TW I634753B
Authority
TW
Taiwan
Prior art keywords
signal
digital signal
delta
filtered
digital
Prior art date
Application number
TW106126306A
Other languages
English (en)
Other versions
TW201806325A (zh
Inventor
翁展翔
羅天佑
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201806325A publication Critical patent/TW201806325A/zh
Application granted granted Critical
Publication of TWI634753B publication Critical patent/TWI634753B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H03M3/426—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one the quantiser being a successive approximation type analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H03M3/428—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one with lower resolution, e.g. single bit, feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本發明提供△-Σ調製器，該△-Σ調製器包括：接收電路，用於接收輸入訊號和回饋訊號，以產生求和訊號；回路濾波器模組，用於對求和訊號進行濾波，以產生濾波求和訊號；量化器，用於根據濾波求和訊號產生第一數位訊號；△-Σ截斷器，用於截斷第一數位訊號，以產生第二數位訊號；數位濾波器模組，用於分別對第一數位訊號和第二數位訊號進行濾波，以產生濾波後的第一數位訊號和濾波後的第二數位訊號；輸出電路，用於根據濾波後的第一數位訊號和濾波後的第二數位訊號產生輸出訊號。本發明還提供了一種用於△-Σ調製器的方法，可以有效地減少洩漏誤差。

Description

△-Σ調製器及用於△-Σ調製器的方法
本發明涉及一種調製器，更特別地，涉及一種具有△-Σ截斷器的△-Σ調製器及用於△-Σ調製器的方法。
在具有複數位(multi-bit)量化器的常規△-Σ調製器中，需要多電平(multi-level)數位至類比轉換器(digital-to-analog converter，DAC)來回饋△-Σ調製器的輸出訊號並與回路濾波器和量化器一起協作，以實現雜訊整形功能的閉環系統。然而，△-Σ調製器中的回路濾波器和雜訊消除濾波器之間通常會存在失配，而存在的失配會導致洩漏誤差，從而惡化信噪比和失真比(signal-to-noise plus distortion ratio，SNDR)。
有鑑於此，本發明的目的之一在於提供一種△-Σ調製器和用於△-Σ調製器的方法，以解決上述問題。
第一方面，本發明提供一種△-Σ調製器，該△-Σ調製器包括：接收電路、回路濾波器模組、量化器、△-Σ截斷器、數位濾波器模組、輸出電路和數位 至類比轉換器。接收電路用於接收輸入訊號和回饋訊號，以產生求和訊號。回路濾波器模組耦接於接收電路，用於對求和訊號進行濾波，以產生濾波求和訊號。量化器耦接於回路濾波器模組，用於根據濾波求和訊號產生第一數位訊號。△-Σ截斷器耦接於量化器，用於截斷第一數位訊號，以產生第二數位訊號，其中，第二數位訊號的位數小於第一數位訊號的位數。數位濾波器模組耦接於量化器和△-Σ截斷器，用於分別對第一數位訊號和第二數位訊號進行濾波，以產生濾波後的第一數位訊號和濾波後的第二數位訊號。輸出電路用於根據濾波後的第一數位訊號和濾波後的第二數位訊號產生輸出訊號。數位至類比轉換器耦接於△-Σ截斷器和接收電路，用於根據第二數位訊號產生回饋訊號至接收電路。
第二方面，本發明提供一種用於△-Σ調製器的方法，該方法包括：接收輸入訊號和回饋訊號，以產生求和訊號；對求和訊號進行濾波，以產生濾波求和訊號；對濾波求和訊號進行量化，以產生第一數位訊號；使用△-Σ截斷器截斷第一數位訊號，以產生第二數位訊號，其中，第二數位訊號的位數小於第一數位訊號的位數；分別對第一數位訊號和第二數位訊號進行濾波，以產生濾波後的第一數位訊號和濾波後的第二數位訊號；以及，根據濾波後的第一數位訊號和濾波後的第二數位訊號產生輸出訊號。
在上述技術方案中，通過使用△-Σ截斷器截斷第一數位訊號而產生第二數位訊號，並分別對第一數位訊號和第二數位訊號進行濾波，可以有效地減少洩漏誤差。
所屬技術領域中具有通常知識者在閱讀附圖所示優選實施例的下述詳細描述之後，可以毫無疑義地理解本發明的這些目的及其它目的。
100、400、500‧‧‧△-Σ調製器
110、410、510‧‧‧接收電路
120、420、520‧‧‧回路濾波器模組
130、430、530‧‧‧量化器
140、440、540‧‧‧△-Σ截斷器
152、156、452、456、552、556‧‧‧數位濾波器
160、460、560‧‧‧資料加權平均電路
170、324、470、570‧‧‧數位至類比轉換器
180、480、580‧‧‧輸出電路
202、424‧‧‧組合器
204、302‧‧‧截斷電路
206、304‧‧‧截斷誤差產生器
208、306‧‧‧延遲電路
322、524、528‧‧‧組合器
422、426、522、526‧‧‧濾波器
通過閱讀後續的詳細描述和實施例可以更全面地理解本發明，該實施例參照附圖給出，其中：第1圖係根據本發明一實施例示出的△-Σ調製器的示意圖；第2圖係根據本發明一實施例示出的△-Σ截斷器、數位濾波器模組和輸出電路的示意圖；第3圖係根據本發明另一實施例示出的△-Σ截斷器、數位濾波器模組、輸出電路和△-Σ調製器的一些修改的示意圖；第4圖係根據本發明另一實施例示出的△-Σ調製器的示意圖；第5圖係根據本發明另一實施例示出的△-Σ調製器的示意圖。
在下面的詳細描述中，為了說明的目的，闡述了許多具體細節，以便所屬技術領域中具有通常知識者能夠更透徹地理解本發明實施例。然而，顯而易見的係，可以在沒有這些具體細節的情況下實施一個或複數個實施例，不同的實施例可根據需求相結合，而並不應當僅限於附圖所列舉的實施例。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的組件。本說明書及申請專利範圍並不以名稱的差異來作為區別組件的方式，而係以組件在功能上的差異來作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。在以下 描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於...”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。
文中所用術語“基本”或“大致”係指在可接受的範圍內，所屬技術領域中具有通常知識者能夠解決所要解決的技術問題，基本達到所要達到的技術效果。舉例而言，“大致等於”係指在不影響結果正確性時，所屬技術領域中具有通常知識者能夠接受的與“完全等於”有一定誤差的方式。
本發明提供一種具有△-Σ截斷器的△-Σ調製器(△-Σ類比至數位轉換器(analog-to-digital converter，ADC))，其可以在保持量化器的高位數的同時減少DAC的回饋數位輸出訊號的位數，此外，為了改善△-Σ截斷器引起的截斷誤差，數位濾波器模組被用來抑制截斷誤差。
請參考第1圖，第1圖係根據本發明一實施例示出的△-Σ調製器(△-Σ modulator)100的示意圖。如第1圖所示，△-Σ調製器100包括接收電路(receiving circuit)110、回路濾波器模組(loop filter module)120、量化器(quantizer)130、△-Σ截斷器(△-Σ truncator)140、數位濾波器模組(digital filter module)、資料加權平均(data weighted averaging，DWA)電路160和數位至類比轉換器(DAC)170，其中，數位濾波器模組包括至少兩個數位濾波器152和156。在△-Σ調製器100的操作中，接收電路110接收一輸入訊號Vin和一回饋訊號VFB，並通過將輸入訊號Vin減去回饋訊號VFB來計算差值，以產生求和訊號。回路濾波器模組120用於對該求和訊號進行濾波，以產生濾波求和訊號。量化器130用於根據該濾波求 和訊號產生第一數位訊號D1(第一數位訊號D1為n位)。△-Σ截斷器140利用雜訊整形來截斷第一數位訊號D1，以產生第二數位訊號D2(第二數位訊號D2為m位)，其中，“m”小於“n”(例如，第一數位訊號D1可以係9位，第二數位訊號D2可以係第一數位訊號D1的四個最高有效位(most significant bit，MSB)。數位濾波器152對第一數位訊號D1進行濾波，以產生濾波後的第一數位訊號D1’，以及，數位濾波器156對第二數位訊號D2進行濾波，以產生濾波後的第二數位訊號D2’。輸出電路180將該濾波後的第一數位訊號D1’和該濾波後的第二數位訊號D2’進行組合，以產生輸出訊號Dout。此外，m位的第二數位訊號D2可以由資料加權平均(DWA)電路160和數位至類比轉換器(DAC)170做進一步處理，以產生回饋訊號VFB至接收電路110。應當說明的係，在本發明實施例中，資料加權平均(DWA)電路160為可選器件，本發明並不受限於第1圖所示的特定示例。
此外，動態元件匹配(DEM)電路和/或相位調整電路可位於△-Σ調製器100的回饋路徑中，具體地，本發明實施例不做任何限制。
由於△-Σ截斷器140利用雜訊整形截斷n位的第一數位訊號D1而產生m位的第二數位訊號D2，因此，資料加權平均(DWA)電路160和數位至類比轉換器(DAC)170僅需要處理具有較少位(less bits)的數位訊號，從而可以簡化資料加權平均(DWA)電路160和數位至類比轉換器(DAC)170的硬體複雜度，以節省設計成本和製造成本。
除來自量化器130的量化誤差外，截斷操作會引入截斷誤差，該截斷誤差可被視為量化誤差，且△-Σ截斷器140能夠將截斷誤差整形(shape)到高頻段。在本發明實施例中，通過△-Σ截斷器140的操作，在所產生的截斷誤差中， 位於較低頻段的截斷誤差被減小，以及，所減小的截斷誤差被整形到比較高的頻段中，換言之，△-Σ截斷器140可以將截斷誤差推到比較高的頻段。而△-Σ調製器的輸入訊號通常處於低頻段，從而，透過△-Σ截斷器140的操作，不僅可以截斷訊號，而且可以提升訊號頻段(低頻段)內的信噪比和失真比(SNDR)。然而，在先前技術中，當截斷誤差較大(例如，n-m>3)且被應用低過採樣比(oversampling ratio，OSR)時，整形能力通常不足以抑制截斷誤差來實現目標的信噪比和失真比(SDNR)。具體地說，當△-Σ截斷器140為一階(first-order)△-Σ截斷器時，截斷誤差主導(dominate)△-Σ調製器100的性能，且隨著△-Σ截斷器140的階次增加，△-Σ調製器100的本底雜訊(noise floor)被抑制。利用三階△-Σ截斷器140，具有4位數位至類比轉換器(DAC)170的△-Σ調製器100的低頻本底雜訊與具有9位DAC的△-Σ調製器所對應的低頻本底雜訊接近。然而，在低過採樣比(OSR)應用中，被提高的高頻本底雜訊仍然主導訊號與量化雜訊比(signal-to-quantization-noise ratio，SQNR)，即高階△-Σ截斷器僅在高過採樣比(OSR)應用中良好地工作。因此，在第1圖所示的實施例中，△-Σ截斷器140將截斷誤差掃描到(sweep)或整形到高頻段，以及，數位濾波器152和156用於以開環方式消除(或減少)截斷誤差，以提高訊號與量化雜訊比(SQNR)，從而能夠有效地減少洩漏誤差。
理想地，數位濾波器152和156的傳遞函數應當與回路濾波器模組120的傳遞函數相匹配。然而，由於半導體工藝問題，數字濾波器152和156與回路濾波器模組120之間存在失配。數位濾波器152和156與回路濾波器模組120之間存在的失配會帶來洩漏誤差，該洩漏誤差會提高△-Σ調製器100的輸出頻譜的本底雜訊。在第1圖所示的實施例中，由於△-Σ截斷器140的操作，數位濾波器152和156與回路濾波器模組120的匹配要求被放寬。
鑒於以上描述，數字濾波器152和156能夠抑制或減少△-Σ截斷器140產生的截斷誤差，以提高訊號與量化雜訊比(SQNR)，且△-Σ截斷器140能夠放寬數字濾波器152和156與回路濾波器模組120之間的匹配要求，因此，通過在△-Σ調製器100中一併使用△-Σ截斷器140以及數位濾波器152和156，能夠在維持△-Σ調製器100的性能的同時減少硬體複雜度。
請參考第2圖，第2圖係根據本發明一實施例示出的△-Σ截斷器140、數位濾波器模組和輸出電路180的示意圖。如第2圖所示，△-Σ截斷器140包括組合器(combiner)202、截斷電路(truncation circuit)204、截斷誤差產生器(truncation error generator)206和延遲電路(delay circuit)208。在第2圖所示實施例的操作中，組合器202將第一數位訊號D1和來自延遲電路208的數位回饋訊號進行組合，以產生調整後的第一數位訊號D1A。截斷電路204截斷n位的該調整後的第一數位訊號D1A，以產生m位的第二數位訊號D2。截斷誤差產生器206由減法器實現，以及，截斷誤差產生器206根據調整後的第一數位訊號D1A和第二數位訊號D2之間的差異產生截斷誤差訊號Te。然後，延遲電路208將截斷誤差訊號Te進行延遲，以產生數位回饋訊號給組合器202。此外，輸出電路180將濾波後的第一數位訊號D1’和濾波後的第二數位訊號D2’進行組合，以產生輸出訊號Dout。
在第2圖所示的實施例中，△-Σ截斷器140的階次可以係根據延遲電路208的設置來確定的。具體而言，當延遲電路208在z域中具有傳遞函數“z-1”時，△-Σ截斷器140為一階△-Σ截斷器，當延遲電路208在z域中具有傳遞函數“a*z-1-b*z-2”時，△-Σ截斷器140為二階△-Σ截斷器。此外，通過適當地設置傳遞函數“a*z-1-b*z-2”中的參數“a”和“b”，△-Σ截斷器140還可以在頻域中具有陷波 (notch)回應，以提高信噪比和失真比(SDNR)。在一些實施例中，△-Σ截斷器係K階△-Σ截斷器，其中，K係大於或等於1的正整數。
請參考第3圖，第3圖係根據本發明另一實施例示出的△-Σ截斷器140、數位濾波器模組和△-Σ調製器100的一些修改的示意圖。如第3圖所示，△-Σ截斷器140包括截斷電路302、截斷誤差產生器304和延遲電路306，△-Σ調製器100還包括組合器322和數位至類比轉換器(DAC)324，以及，數位濾波器模組還包括數位濾波器354。在第3圖所示實施例的操作中，截斷電路302將n位的第一數位訊號D1進行截斷，以產生m位的第二數位訊號D2。截斷誤差產生器304由減法器實現，以及，截斷誤差產生器304根據第一數位訊號D1和第二數位訊號D2之間的差異產生截斷誤差訊號Te。然後，延遲電路306將截斷誤差訊號Te進行延遲，以產生延遲後的截斷誤差訊號Te’。數位至類比轉換器(DAC)324對延遲後的截斷誤差訊號Te’執行數位至類比轉換操作，以產生類比截斷誤差訊號給組合器322，以及，組合器322將該類比截斷誤差訊號和回路濾波器模組120產生的濾波求和訊號進行組合，以調整該濾波求和訊號，以及，量化器130根據調整後的濾波求和訊號產生第一數位訊號D1。此外，數位濾波器354對延遲後的截斷誤差訊號Te’進行濾波，以產生濾波後的延遲截斷誤差訊號Te”，以及，輸出電路180將濾波後的第一數位訊號D1’、濾波後的第二數位訊號D2’和濾波後的延遲截斷誤差訊號Te”進行組合，以產生輸出訊號Dout。
在一實施例中，數位濾波器152和354具有相同的傳遞函數。
在第3圖所示的實施例中，△-Σ截斷器140的階次可以係根據延遲電路306的設置來確定的。具體而言，當延遲電路306在z域中具有傳遞函數“z-1”時， △-Σ截斷器140為一階△-Σ截斷器，當延遲電路306在z域中具有傳遞函數“a*z-1-b*z-2”時，△-Σ截斷器140為二階△-Σ截斷器。此外，通過適當地設置傳遞函數“a*z-1-b*z-2”中的參數“a”和“b”，△-Σ截斷器140還可以在頻域中具有陷波回應，以提高信噪比和失真比(SDNR)。
請參考第4圖，第4圖係根據本發明另一實施例示出的△-Σ調製器400的示意圖。如第4圖所示，△-Σ調製器400包括接收電路410、回路濾波器模組420、量化器430、△-Σ截斷器440、數位濾波器模組、資料加權平均(DWA)電路460和數位至類比轉換器(DAC)470，其中，數位濾波器模組包括至少兩個數位濾波器452和456。在△-Σ調製器400的操作中，接收電路410接收輸入訊號Vin和回饋訊號VFB，以及，通過將輸入訊號Vin減去回饋訊號VFB計算差值，以產生求和訊號。回路濾波器模組420用於對求和訊號進行濾波，以產生濾波求和訊號。量化器430用於根據濾波求和訊號產生n位的第一數位訊號D1。△-Σ截斷器440利用雜訊整形截斷n位的第一數位訊號D1，以產生m位的第二數位訊號D2，其中，“m”小於“n”。數位濾波器452對第一數位訊號D1進行濾波，以產生濾波後的第一數位訊號D1’，以及，數位濾波器456對第二數位訊號D2進行濾波，以產生濾波後的第二數位訊號D2’。輸出電路480將濾波後的第一數位訊號D1’和濾波後的第二數位訊號D2’進行組合，以產生輸出訊號Dout。此外，m位的第二數位訊號D2由資料加權平均(DWA)電路460和數位至類比轉換器(DAC)470做進一步處理，以產生回饋訊號VFB給接收電路410。
在第4圖所示的實施例中，回路濾波器模組420包括濾波器422、組合器424和濾波器426，其中，濾波器422具有傳遞函數h1(z)，濾波器426具有傳遞函數h2(z)。濾波器422用於對接收電路410產生的求和訊號進行濾波。組合器424 用於將回饋調整訊號和濾波器422的輸出進行組合，其中，回饋調整訊號係根據量化器430產生的第一數位訊號D1產生的(例如，對第一數位訊號D1執行數位至類比轉換(DAC)操作，以產生該回饋調整訊號)。濾波器426用於對組合器424的輸出進行濾波，以產生濾波求和訊號至量化器。
在本實施例中，數位濾波器452的傳遞函數可以係(h2(z)+1)/(1+h2(z)+h1(z)*h2(z))，數位濾波器456的傳遞函數可以係(h1(z)*h2(z))/(1+h2(z)+h1(z)*h2(z))。
△-Σ截斷器440的操作和實施例與△-Σ截斷器140的操作和實施例類似，由於所屬技術領域中具有通常知識者應該理解如何將第2圖和第3圖所示的實施例應用至△-Σ調製器400，因此，此處省略其進一步的描述。
請參考第5圖，第5圖係根據本發明另一實施例示出的△-Σ調製器500的示意圖。如第5圖所示，△-Σ調製器500包括接收電路510、回路濾波器模組520、量化器530、△-Σ截斷器540、數位濾波器模組、資料加權平均(DWA)電路560和數位至類比轉換器(DAC)570，其中，數位濾波器模組包括至少兩個數位濾波器552和556。在△-Σ調製器500的操作中，接收電路510接收輸入訊號Vin和回饋訊號VFB，並將輸入訊號Vin減去回饋訊號VFB計算差值，以產生求和訊號。回路濾波器模組520用於對求和訊號進行濾波，以產生濾波求和訊號。量化器530用於根據濾波求和訊號產生n位的第一數位訊號D1。△-Σ截斷器540利用雜訊整形截斷n位的第一數位訊號D1，以產生m位的第二數位訊號D2，其中，“m”小於“n”。數位濾波器552對第一數位訊號D1進行濾波，以產生濾波後的第一數位訊號D1’，以及，數位濾波器556對第二數位訊號D2進行濾波，以產生濾波後的第二 數位訊號D2’。輸出電路580將濾波後的第一數位訊號D1’和濾波後的第二數位訊號D2’進行組合，以產生輸出訊號Dout。此外，m位的第二數位訊號D2由資料加權平均(DWA)電路560和數位至類比轉換器(DAC)570做進一步處理，以產生回饋訊號VFB給接收電路510。
在第5圖所示的實施例中，回路濾波器模組520包括濾波器522、兩個組合器524和528，以及濾波器526，其中，濾波器522具有傳遞函數h1(z)，濾波器526具有傳遞函數h2(z)。濾波器522對接收電路510產生的求和訊號進行濾波。組合器524將回饋調整訊號和濾波器522的輸出進行組合，其中，回饋調整訊號係根據量化器530的第一數位訊號D1產生的(例如，對第一數位訊號D1執行數位至類比轉換(DAC)操作，以產生回饋調整訊號)。濾波器526對組合器524的輸出進行濾波。組合器528將濾波器526的輸出和前饋調整訊號進行組合，以產生濾波求和訊號給量化器530，其中，前饋調整訊號係根據濾波器522的輸出產生的，例如，前饋調整訊號可以直接係濾波器522的輸出。
在本實施例中，數位濾波器552的傳遞函數可以係(h2(z)+1)/(1+h1(z)+h2(z)+h1(z)*h2(z))，數位濾波器556的傳遞函數可以係(h1(z)+h1(z)*h2(z))/(1+h1(z)+h2(z)+h1(z)*h2(z))。
△-Σ截斷器540的操作和實施例與△-Σ截斷器140的操作和實施例類似，由於所屬技術領域中具有通常知識者應該理解如何將第2圖和第3圖所示的實施例應用至△-Σ調製器500，因此，此處省略其進一步的描述。
此外，量化器可以係雜訊整形逐次逼近寄存器(noise shaping successive approximation register，NSSAR)量化器，當雜訊整形逐次逼近寄存器量化器被實現時，兩個組合器524和528以及濾波器526的功能可以被集成到量化器530中。因此，當採用NSSAR量化器時，數位濾波器552和556的傳遞函數理想地獨立於濾波器526的傳遞函數h2(z)，且數位濾波器552和556的設計複雜度被簡化。
簡要總結，在本發明的△-Σ調製器中，採用△-Σ截斷器來減少數位至類比轉換器(DAC)的回饋數位輸出訊號的位數，且應用數位濾波器模組來抑制△-Σ截斷器引入的截斷誤差。此外，△-Σ截斷器還可以放鬆數位濾波器模組和類比回路濾波器模組之間的匹配要求。因此，通過在△-Σ調製器中一併使用△-Σ截斷器和數位濾波器模組，可以有效地減少洩漏誤差，並降低硬體複雜度，且同時維持△-Σ調製器的性能。
雖然已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更，例如，可以通過結合不同實施例的若干部分來得出新的實施例。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。所屬技術領域中具有通常知識者皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (15)

  1. 一種△-Σ調製器，其中，該△-Σ調製器包括：接收電路，用於接收輸入訊號和回饋訊號，以產生求和訊號；回路濾波器模組，耦接於該接收電路，用於對該求和訊號進行濾波，以產生濾波求和訊號；量化器，耦接於該回路濾波器模組，用於根據該濾波求和訊號產生第一數位訊號；△-Σ截斷器，耦接於該量化器，用於截斷該第一數位訊號，以產生第二數位訊號，其中，該第二數位訊號的位數小於該第一數位訊號的位數；數位濾波器模組，耦接於該量化器和該△-Σ截斷器，用於分別對該第一數位訊號和該第二數位訊號進行濾波，以產生濾波後的第一數位訊號和濾波後的第二數位訊號；輸出電路，用於組合該濾波後的第一數位訊號和該濾波後的第二數位訊號，以產生輸出訊號，其中，通過組合該濾波後的第一數位訊號和該濾波後的第二數位訊號，在該輸出訊號中由該△-Σ截斷器產生的截斷誤差被減少；以及第一數位至類比轉換器，耦接於該△-Σ截斷器和該接收電路，用於根據該第二數位訊號產生該回饋訊號至該接收電路。
  2. 根據申請專利範圍第1項所述之△-Σ調製器，其中，該△-Σ截斷器包括：組合器，用於將數位回饋訊號和該第一數位訊號進行組合，以產生調整後的第一數位訊號；截斷電路，耦接於該組合器，用於截斷該調整後的第一數位訊號，以產生該第二數位訊號； 截斷誤差產生器，耦接於該組合器和該截斷電路，用於根據該調整後的第一數位訊號和該第二數位訊號之間的差異產生截斷誤差訊號；以及延遲電路，耦接於該截斷誤差產生器，用於對該截斷誤差訊號進行延遲，以產生該數位回饋訊號給該組合器。
  3. 根據申請專利範圍第1項所述之△-Σ調製器，其中，該△-Σ截斷器包括：截斷電路，用於截斷該第一數位訊號，以產生該第二數位訊號；截斷誤差產生器，耦接於該量化器和該截斷電路，用於根據該第一數位訊號和該第二數位訊號之間的差異產生截斷誤差訊號；以及延遲電路，耦接於該截斷誤差產生器，用於對該截斷誤差訊號進行延遲，以產生延遲後的截斷誤差訊號來調整該濾波求和訊號。
  4. 根據申請專利範圍第3項所述之△-Σ調製器，其中，該△-Σ調製器還包括：第二數位至類比轉換器，耦接於該延遲電路，用於對該延遲後的截斷誤差訊號執行數位至類比轉換操作，以產生類比截斷誤差訊號；以及組合器，耦接在該回路濾波器模組和該量化器之間，用於將該濾波求和訊號和該類比截斷誤差訊號進行組合，以產生調整後的濾波求和訊號；其中，該量化器根據該調整後的濾波求和訊號產生該第一數位訊號。
  5. 根據申請專利範圍第3項所述之△-Σ調製器，其中，該數位濾波器模組還用於對該延遲後的截斷誤差訊號進行濾波，以產生濾波後的延遲截斷誤差訊號，以及，該輸出電路根據該濾波後的第一數位訊號、該濾波後的第二 數位訊號和該濾波後的延遲截斷誤差訊號產生該輸出訊號。
  6. 根據申請專利範圍第1項所述之△-Σ調製器，其中，該回路濾波器模組包括：第一濾波器，用於對該求和訊號進行濾波；組合器，耦接於該第一濾波器，用於將回饋調整訊號和該第一濾波器的輸出進行組合；第二濾波器，耦接於該組合器，用於對該組合器的輸出進行濾波，以產生該濾波求和訊號；其中，該回饋調整訊號係根據該量化器產生的該第一數位訊號產生的。
  7. 根據申請專利範圍第1項所述之△-Σ調製器，其中，該回路濾波器模組包括：第一濾波器，用於對該求和訊號進行濾波；第一組合器，耦接於該第一濾波器，用於將回饋調整訊號和該第一濾波器的輸出進行組合；第二濾波器，耦接於該第一組合器，用於對該第一組合器的輸出進行濾波；第二組合器，耦接於該第二濾波器，用於將前饋調整訊號和該第二濾波器的輸出進行組合，以產生該濾波求和訊號給該量化器；其中，該回饋調整訊號係根據該量化器產生的該第一數位訊號產生的，以及，該前饋調整訊號係根據該第一濾波器的該輸出產生的。
  8. 根據申請專利範圍第1項所述之△-Σ調製器，其中，該量化器係雜訊整形逐次逼近寄存器量化器。
  9. 根據申請專利範圍第1項所述之△-Σ調製器，其中，該△-Σ截斷器係K階△-Σ截斷器，其中，K係正整數。
  10. 根據申請專利範圍第1項所述之△-Σ調製器，其中，該△-Σ截斷器具有陷波回應。
  11. 一種用於△-Σ調製器的方法，其中，該用於△-Σ調製器的方法包括：接收輸入訊號和回饋訊號，以產生求和訊號；對該求和訊號進行濾波，以產生濾波求和訊號；對該濾波求和訊號進行量化，以產生第一數位訊號；使用△-Σ截斷器截斷該第一數位訊號，以產生第二數位訊號，其中，該第二數位訊號的位數小於該第一數位訊號的位數；分別對該第一數位訊號和該第二數位訊號進行濾波，以產生濾波後的第一數位訊號和濾波後的第二數位訊號；以及組合該濾波後的第一數位訊號和該濾波後的第二數位訊號，以產生輸出訊號，其中，通過組合該濾波後的第一數位訊號和該濾波後的第二數位訊號，在該輸出訊號中由該△-Σ截斷器產生的截斷誤差被減少。
  12. 根據申請專利範圍第11項所述之用於△-Σ調製器的方法，其中，使用該△-Σ截斷器截斷該第一數位訊號以產生該第二數位訊號的步驟包括：利用數位回饋訊號來調整該第一數位訊號，以產生調整後的第一數位訊號； 截斷該調整後的第一數位訊號，以產生該第二數位訊號；根據該調整後的第一數位訊號和該第二數位訊號之間的差異產生截斷誤差訊號；以及對該截斷誤差訊號進行延遲，以產生該數位回饋訊號。
  13. 根據申請專利範圍第11項所述之用於△-Σ調製器的方法，其中，使用該△-Σ截斷器截斷該第一數位訊號以產生該第二數位訊號的步驟包括：截斷該第一數位訊號，以產生該第二數位訊號；根據該第一數位訊號和該第二數位訊號之間的差異產生截斷誤差訊號；以及對該截斷誤差訊號進行延遲，以產生延遲後的截斷誤差訊號來調整該濾波求和訊號。
  14. 根據申請專利範圍第13項所述之用於△-Σ調製器的方法，其中，該用於△-Σ調製器的方法還包括：對該延遲後的截斷誤差訊號執行數位至類比轉換操作，以產生類比截斷誤差訊號；以及利用該類比截斷誤差訊號來調整該濾波求和訊號，以產生調整後的濾波求和訊號；其中，對該濾波求和訊號進行量化以產生該第一數位訊號的步驟包括：根據該調整後的濾波求和訊號產生該第一數位訊號。
  15. 根據申請專利範圍第13項所述之用於△-Σ調製器的方法，其中，該用於△-Σ調製器的方法還包括： 對該延遲後的截斷誤差訊號進行濾波，以產生濾波後的延遲截斷誤差訊號；以及產生該輸出訊號的步驟包括：根據該濾波後的第一數位訊號、該濾波後的第二數位訊號和該濾波後的延遲截斷誤差訊號產生該輸出訊號。
TW106126306A 2016-08-05 2017-08-04 Δ-σ調製器及用於δ-σ調製器的方法 TWI634753B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662371226P 2016-08-05 2016-08-05
US62/371,226 2016-08-05
US15/647,253 US9859914B1 (en) 2016-08-05 2017-07-11 Delta-sigma modulator with delta-sigma truncator and associated method for reducing leakage errors of delta-sigma modulator
US15/647,253 2017-07-11

Publications (2)

Publication Number Publication Date
TW201806325A TW201806325A (zh) 2018-02-16
TWI634753B true TWI634753B (zh) 2018-09-01

Family

ID=60805281

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106126306A TWI634753B (zh) 2016-08-05 2017-08-04 Δ-σ調製器及用於δ-σ調製器的方法

Country Status (4)

Country Link
US (1) US9859914B1 (zh)
EP (1) EP3280055A1 (zh)
CN (1) CN107689794B (zh)
TW (1) TWI634753B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3553952B1 (en) * 2018-04-10 2023-09-13 Melexis Technologies SA Analog-to-digital converter
KR102650109B1 (ko) 2018-06-05 2024-03-22 삼성전자주식회사 디지털 도메인에서 노이즈 쉐이핑을 수행하도록 구성되는 모듈레이터를 구현하기 위한 전자 회로
TWI685207B (zh) * 2018-10-19 2020-02-11 瑞昱半導體股份有限公司 三角積分調變器的校正方法與校正電路
US10979069B2 (en) * 2019-03-14 2021-04-13 Mediatek Inc. Delta-sigma modulator with truncation error compensation and associated method
US20230060505A1 (en) * 2021-08-27 2023-03-02 Analog Devices, Inc. Techniques to reduce quantization noise in delta sigma converters
US12015426B2 (en) 2022-08-04 2024-06-18 Nxp B.V. System and method of reducing delta-sigma modulator error using force-and-correction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391351B2 (en) * 2004-05-28 2008-06-24 Nxp B.V. Bitstream controlled reference signal generation for a sigma-delta modulator
TW201220713A (en) * 2010-11-04 2012-05-16 Mediatek Inc Sigma-delta modulator with SAR ADC, truncater and modulation method
TW201412012A (zh) * 2012-08-29 2014-03-16 Taiwan Semiconductor Mfg 用於放大一數位輸入訊號以產生一類比輸出訊號之系統及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3318823B2 (ja) * 1995-12-27 2002-08-26 ソニー株式会社 ディジタル信号処理装置及び方法
US7525464B2 (en) * 2007-05-29 2009-04-28 National Semiconductor Corporation Sigma-delta modulator with DAC resolution less than ADC resolution
US8299946B2 (en) * 2010-02-03 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Noise shaping for digital pulse-width modulators
US10523937B2 (en) * 2013-07-19 2019-12-31 Intel Corporation Method for noise shaping and a noise shaping filter
DE102014116599B4 (de) * 2014-11-13 2021-04-22 Idt Europe Gmbh Verfahren und Anordnung zur Einstellung einer effektiven Auflösung eines Ausgangssignals in inkrementellen Delta-Sigma-Analag-Digitalwandlern
US9634687B2 (en) * 2015-06-10 2017-04-25 Mediatek Inc. VCO-based continuous-time sigma delta modulator equipped with truncation circuit and phase-domain excess loop delay compensation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391351B2 (en) * 2004-05-28 2008-06-24 Nxp B.V. Bitstream controlled reference signal generation for a sigma-delta modulator
TW201220713A (en) * 2010-11-04 2012-05-16 Mediatek Inc Sigma-delta modulator with SAR ADC, truncater and modulation method
TW201412012A (zh) * 2012-08-29 2014-03-16 Taiwan Semiconductor Mfg 用於放大一數位輸入訊號以產生一類比輸出訊號之系統及方法

Also Published As

Publication number Publication date
EP3280055A1 (en) 2018-02-07
CN107689794B (zh) 2021-06-22
TW201806325A (zh) 2018-02-16
US9859914B1 (en) 2018-01-02
CN107689794A (zh) 2018-02-13

Similar Documents

Publication Publication Date Title
TWI634753B (zh) Δ-σ調製器及用於δ-σ調製器的方法
TWI629874B (zh) 量化器
US9065471B1 (en) Delta-sigma modulator
JP5490925B2 (ja) 向上した雑音除去性を有するオーバーサンプリング連続時間型コンバータ
Pavan Excess loop delay compensation in continuous-time delta-sigma modulators
EP2446538A1 (en) Sampling/quantization converters
WO2011084609A1 (en) Conversion of a discrete-time quantized signal into a continuous-time, continuously variable signal
US7436336B2 (en) Analog digital converter (ADC) having improved stability and signal to noise ratio (SNR)
US8427350B2 (en) Sigma-delta modulator
KR19980029429A (ko) 오디오용 델타-시그마 변조기
JP3785361B2 (ja) Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ
TWI636670B (zh) Δ-σ調製器
Liu et al. 24-bit low-power low-cost digital audio sigma-delta DAC
JP2004274606A (ja) モジュレータ
Pietzko et al. Delay Error Shaping in ΔΣ Modulators Using Time-Interleaved High Resolution Quantizers
Colodro et al. Time-Interleaving Sigma–Delta Modulator-Based Digital-to-Analog Converter With Time Multiplexing in the Analog Domain
CN101120507A (zh) 一种ad转换器装置
Meng et al. A noise-coupled low-distortion delta-sigma ADC with shifted loop delays
Liu et al. An 85MHz-BW 68.5 dB-SNDR ASAR-assisted CT 4-0 MASH ΔΣ modulator with half-range dithering-based DAC calibration in 28nm CMOS
Zhang et al. Self-coupled MASH Delta-Sigma Modulator with Zero Optimization
Chiang et al. A novel wideband low-distortion cascaded sigma-delta ADC
Li et al. A 62.5 MHz Bandwidth Third-Order VCO-based Sigma-Delta ADC with a Hybrid Architecture
Wei et al. Multi-stage sigma-delta ADC with noise-coupling technology
Rusu et al. A modified cascaded sigma-delta modulator with improved linearity
Brooks Architecture Considerations for Multi-Bit ΣΔ ADCs