TW201412012A - 用於放大一數位輸入訊號以產生一類比輸出訊號之系統及方法 - Google Patents

用於放大一數位輸入訊號以產生一類比輸出訊號之系統及方法 Download PDF

Info

Publication number
TW201412012A
TW201412012A TW102128587A TW102128587A TW201412012A TW 201412012 A TW201412012 A TW 201412012A TW 102128587 A TW102128587 A TW 102128587A TW 102128587 A TW102128587 A TW 102128587A TW 201412012 A TW201412012 A TW 201412012A
Authority
TW
Taiwan
Prior art keywords
signal
digital
frequency band
analog
output
Prior art date
Application number
TW102128587A
Other languages
English (en)
Other versions
TWI523413B (zh
Inventor
Martin Kinyua
Eric Soenen
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201412012A publication Critical patent/TW201412012A/zh
Application granted granted Critical
Publication of TWI523413B publication Critical patent/TWI523413B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/504—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a finite impulse response [FIR] filter, i.e. FIRDAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本發明揭露一種用於數位-類比轉換器的系統與方法，其中數位-類比轉換器包括一內插式濾波器，用於升頻取樣一數位訊號；一雜訊整形調變器，用於抑制由數位脈衝寬度調變與截斷誤差所引起的頻帶內量化誤差；以及一混合式有限脈衝響應濾波器/數位類比轉換器耦合到一D類三角積分脈衝寬度調變控制迴路。

Description

用於放大一數位輸入訊號以產生一類比輸出訊號之系統及方法
本發明係有關於放大器，特別係有關用於高解析度數位輸入D類回授放大器的系統及方法。
許多電子電路以數位資料的方式進行操作，因為使用數位電路裝置的優點是公眾所知悉的。然而，許多應用會要求數位電路的輸出需轉換到類比域，使輸出能夠更容易的被人以及其他實體物察覺。相較於數位訊號，人以及其他實體物更適合接收及詮釋類比訊號。因此，仍然有需要將數位資料轉換為類比輸出，舉例來說，對於音訊裝置，影像裝置，以及其他裝置來說，類比訊號是有益的。
數位訊號轉換至類比訊號的效率以及準確度仍舊與一些問題有關，特別係在高資料傳輸率的情況下，像是由輸出類比訊號不匹配的上升/下降時間所引起的效能下降，時脈抖動限制(clock jitter limitation)，符碼間干擾(intersymbol interference)，以及相對高的諧波失真，在此僅舉出幾個例子。此外，電流模式數位類比轉換器(current DAC)常使用多位元的截斷數位類比轉換器(multi-bit truncation DACs)，其中多位元的截斷類比數位轉換器需使用動態元件匹配法(Dynamic Element Matching scheme)來抑制靜態非線性轉換錯誤。
傳統上，DAC不是以離散時間(discrete time)的方式實施，就是以連續時間(continuous time)的方式實施，各有各的缺點。舉例來說，具有切換式電容的離散時間的實施方式，其動態範圍會受到熱雜訊的限制、需要較大的頻寬來重建放大器/低通濾波器以及由於需要較大的充電轉換電容，因此基本上在電路中需要更多的面積。由於上升/下降時間的不匹配以及符碼間干擾，連續時間的實施方式會產生失真以及頻帶內雜訊且對於時脈抖動非常敏感，而多位元截斷以及雜訊濾波器能夠緩和敏感度。
因此，需要一種有效且準確的DAC來克服電流模式DAC的上述或其他問題以及驅動D類放大器。
在本發明較佳實施利中，提供一種系統，用以於放大一數位輸入訊號以產生一類比輸出訊號，包括：一內插式濾波器，具有一輸入端以接收該數位輸入訊號；一雜訊整形濾波器；一數位類比轉換器，包括具有複數N階以及複數N權重值的一有限脈衝響應濾波器，其中N為一預設數量，以及其中任一該等N階以數位方式實現以及任一該等N權重值以非數位方式實現；以及一類比輸入D類放大器，包括一輸出端以輸出一類比訊號。
本發明在一實施例中，提供一種一種系統，用以於放大一數位輸入訊號以產生一類比輸出訊號，包括：一內插式濾波器，具有一輸入端以接收該數位輸入訊號，以及一輸出 端以輸出一內插式訊號，其中該數位訊號橫跨一第一預設頻帶，以及其中該內插式訊號橫跨一第二預設頻帶，而該第二預設頻帶包括該第一預設頻帶以及該第二預設頻帶更廣於該第一預設頻帶；一雜訊整形濾波器包括：一輸入端，以輸出該內插式訊號；一第一電路，以抑制在該內插式訊號的該第一預設頻帶內的複數誤差；以及一輸出端，以輸出一脈衝寬度調變(“PWM”)訊號，其中該PWM訊號為一一位元編碼訊號；一數位類比轉換器包括：一輸入端，以接收該PWM訊號；一第二電路，以轉換該PWM訊號至一轉換訊號，其中該轉換訊號為一多階平行訊號；一第三電路，以轉換該轉換訊號至一第一類比訊號；以及一輸出端，以輸出該第一類比訊號；以及一類比輸入D類放大器，具有一輸出端以接收該第一類比訊號以及一輸出端以輸出一類比輸出訊號。
在本發明一實施例中，提供一種方法，用以於放大一數位輸入訊號以產生一類比輸出訊號，該方法包括下列步驟：接收一數位輸入訊號，其中該數位訊號橫跨一第一預設頻帶；升頻取樣該數位輸入訊號以產生一第一濾波訊號，其中該第一濾波訊號橫跨一第二預設頻帶，而該第二預設頻帶包括該第一預設頻帶以及該第二預設頻帶更廣於該第一預設頻帶；抑制在該第一濾波訊號的該第一預設頻帶內的雜訊；從雜訊被抑制的該第一濾波訊號產生一第二濾波訊號；使用一有限脈衝響應濾波器以及一積分器轉換該第二濾波訊號至一第一類比訊號；以及使用一D類放大器放大該第一類比訊號。
100‧‧‧數位類比轉換器
110‧‧‧內插式濾波器
120‧‧‧數位脈衝寬度調變雜訊整形器
130‧‧‧有限脈衝響應數位類比轉換器
140‧‧‧類比輸入D類放大器
n、m‧‧‧數位訊號
a‧‧‧1-位元PWM數位訊號
b‧‧‧多階低通類比訊號
c‧‧‧類比輸出訊號
fs‧‧‧取樣頻率
k*fs、fclock‧‧‧頻率
200‧‧‧數位脈衝寬度調變雜訊整形器
221、225‧‧‧求和點
222‧‧‧數位Δ Σ
223‧‧‧迴路濾波器
224‧‧‧數位補償濾波器
226‧‧‧量化器
227‧‧‧數位低通濾波器
x(z)‧‧‧輸入訊號
w(z)‧‧‧回授訊號
e(z)‧‧‧誤差訊號
p(z)‧‧‧DPWM量化誤差訊號
q(z)‧‧‧數位截斷誤差訊號
u(z)‧‧‧脈衝寬度調變訊號
y(z)‧‧‧1-位元PWM數位訊號
300‧‧‧z域線性模型
321、325‧‧‧求和點
322‧‧‧雜訊整形截斷器
323‧‧‧迴路濾波器
324‧‧‧補償濾波器
327‧‧‧數位低通濾波器
In(z)‧‧‧輸入訊號
e(z)‧‧‧誤差訊號
w(z)‧‧‧回授訊號
q(z)‧‧‧數位截斷誤差訊號
p(z)‧‧‧DPWM量化誤差訊號
Out(z)‧‧‧輸出訊號
400‧‧‧功能結構示意圖400
F1、F2‧‧‧低通濾波器
A1‧‧‧放大器
A1,1‧‧‧積分器
A1,2‧‧‧比較器
431-1、432-1、433-1、431-2、432-2、433-2‧‧‧延遲元件
REF1、REF2‧‧‧參考充電電壓
IN1、IN2‧‧‧輸入訊號
530‧‧‧預先驅動器
533‧‧‧輸出裝置
531、532‧‧‧功率電晶體
第1圖係顯示根據本發明一實施例所述之數位類比轉換器(“DAC”)電路之上位功能方塊圖。
第2圖係顯示根據本發明一實施例所述之第1圖中的數位脈衝寬度調變(“DPWM”)雜訊整形器(Noise shaper)的功能方塊圖。
第3圖係顯示根據本發明一實施例所述之功能方塊圖，以顯示第2圖中的數位脈衝寬度調變雜訊整形器的迴路分析。
第4圖係顯示根據本發明一實施例之功能結構示意圖，以顯示第1圖中的無限脈衝響應(Finite Impulse Response,FIR)數位類比轉換器(DAC)方塊以及類比輸入D類放大器方塊。
第5圖係顯示根據本發明一實施例所述之功能結構示意圖，以顯示在第1圖中結合類比輸入D類放大器的FIR DAC方塊。
第6圖係顯示根據本發明一實施例所述之流程圖，以顯示接收數位輸入訊號，轉換輸入訊號至類比訊號，以及放大在D類放大器中的類比訊號的方法。
第7圖係顯示根據本發明一實施例所述之數位類比轉換器之輸入/輸出頻譜圖。
第8圖顯示根據本發明一實施例所述之數位類比轉換器在較寬頻率範圍的輸入/輸出頻譜圖。
以下將詳細討論本發明各種實施例之製造及使用方法。然而值得注意的是，本發明所提供之許多可行的發明概 念可實施在各種特定範圍中。這些特定實施例僅用於舉例說明本發明之製造及使用方法，但非用於限定本發明之範圍。
本發明揭露一種用於數位-類比轉換器的系統與方法，其中數位-類比轉換器包括一內插式濾波器(Interpolation filter)，用於升頻取樣(up-sample)一數位訊號；一雜訊整形調變器(noise shaping modulator)，用於抑制由數位脈衝寬度調變與截斷誤差(truncation error)所引起的頻帶內量化誤差；以及一混合式有限脈衝響應濾波器/數位類比轉換器，其中該混合式有限脈衝響應濾波器/數位類比轉換器耦接到一D類三角積分脈衝寬度調變控制迴路(Class D delta-sigma pulse width modulation control loop)。
參照第1圖，第1圖係顯示根據本發明一實施例所述之數位類比轉換器電路之上位功能方塊圖100。一輸入數位訊號n輸入到一內插式濾波器110。在部份實施例中，該數位訊號n為數位音頻訊號，可由任何標準數量的位元(例如：16、20或24位元)所組成，其中任何標準數量的位元是透過已知的取樣頻率“fs”之特定取樣方式對類比訊號取樣所形成，其取樣方式為技藝內人士所知悉。在部份實施例中，取樣頻率被選為48、96或是192kHz，然而本發明仔細考慮過許多技藝內人士所知悉之其他取樣頻率。舉例來說，本發明仔細考慮過16-400kHz範圍內的取樣頻率。此外在部份實施例中，該數位訊號n為脈衝編碼調變(Pulse Code Modulation,PCM)數位訊號。
該內插式濾波器110藉由一預設值“k”對該數位訊 號n做升頻取樣，其中該預設值k(上升取樣因子)典型的落在64-1024之範圍內，但不限定於此。本發明考慮過其他範圍，像是32-2048之範圍。從該內插式濾波器110輸出的輸出數位訊號為一數位訊號“m”，頻率為所示之k*fs。該數位訊號m通過數位脈衝寬度調變(Digital Pulse Width Modulation,DPWM)雜訊整形器(Noise shaper)120。該雜訊整形器120過濾掉所關注頻帶以外之大部分的轉換雜訊，例如截斷誤差以及脈衝寬度調變(PWM)量化誤差。在部份實施例中，舉例來說，當數位訊號為一數位音頻訊號，其所關注的頻帶為音頻帶(已知為20Hz-20kHz，此為技藝內人士所知悉)。該雜訊整形器120(在第2圖以及第3圖會有更詳細的解說)會改變例如由截斷以及脈衝寬度調變量化所引起誤差之頻譜形狀，以至於在所關注頻帶內之雜訊功率會比較低以及在所關注頻帶外之雜訊功率會比較高。舉例來說，雜訊功率可被分佈在k*fs所定義的頻帶內。該雜訊整形器120輸出一1-位元PWM數位訊號a，其頻率為fclock，如第1圖所示。
該數位訊號a輸入至一有限脈衝響應(Finite Impulse Response,FIR)數位類比轉換器(Digital to Analog Converter,DAC)方塊130，亦標記為“FIR DAC”。將於以下第4圖以及第5圖討論更多的細節，該FIR DAC 130轉換該1-位元PWM數位訊號a至一多階低通類比訊號b，在部份實施例中，該多階低通類比訊號b為已過濾之音頻訊號。該類比訊號b輸入至操作在該類比訊號b之一D類放大器140，其細節將在第4圖以及第5圖討論，且該D類放大器140輸出一類比輸出訊號c，如第1 圖所示。
參照第2圖，第2圖係顯示根據本發明一實施例所述之第1圖中的數位脈衝寬度調變雜訊整形器的功能方塊圖200。一輸入訊號x(z)輸入至一求和點221，其中該輸入訊號x(z)對應為第1圖中頻率為k*fs的該數位訊號m。該輸入訊號x(z)典型上為多階數位訊號。在部份實施例中，該輸入訊號x(z)為一數位PCM訊號。一回授訊號w(z)同樣輸入到該求和點221，其將在下文討論。該求和點221的輸出為一誤差訊號e(z)，其中該誤差訊號e(z)應用至一數位Δ Σ方塊222，其中該數位Δ Σ方塊222為雜訊整形截斷器。一數位截斷誤差訊號q(z)同樣輸入至該數位Δ Σ方塊222，其中該數位截斷誤差訊號q(z)代表該數位截斷誤差，而該數位截斷誤差是由技藝內人士知悉的數位訊號之化整/截斷(rounding/truncating)操作所引起的。該數位Δ Σ方塊222操作在頻率k*fs下。該數位Δ Σ 222方塊之輸出應用至一迴路濾波器223，該迴路濾波器223之輸出接著應用至一數位補償濾波器224。該數位補償濾波器224之作動係為了改善迴路的相位邊界，此為技藝內人士所知悉。
該數位補償濾波器224的輸出應用至一求和點225。一DPWM量化誤差訊號p(z)也應用至該求和點225。該求和點225操作於頻率fclock下，其頻率高於k*fs，以及該求和點225代表一數位脈衝寬度調變操作，其中該數位脈衝寬度調變操作係將該數位補償濾波器224的輸出編碼為一脈衝寬度調變(Pulse width modulation,PWM)訊號u(z)。該PWM訊號u(z)具有一頻率fPWM。該PWM訊號u(z)輸入至操作於頻率fclock之一量化 器226。該量化器226執行一多到少的映射(many-to-few mapping)，此為技藝內人士所知悉。該量化器226的輸出為一1-位元PWM數位訊號y(z)，其中該1-位元PWM數位訊號y(z)對應為在第1圖中操作於fclock頻率的該數位訊號a。該數位訊號y(z)透過一數位低通濾波器227進行回授，以藉此產生該回授訊號w(z)，其中該數位低通濾波器227執行抗失真濾波以及對該數位訊號y(z)取樣回頻率k*fs(其頻率k*fs<fclock)。該回授訊號w(z)為一典型的多階數位訊號。
參照第3圖，第3圖係顯示根據本發明一實施例所述之功能方塊圖，以顯示第2圖中的數位脈衝寬度調變雜訊整形器的迴路分析，其中功能方塊示意圖300為z域的線性模型。對應第2圖中該求和點221的一求和點321，結合一輸入訊號In(z)與該回授訊號w(z)以產生該誤差訊號e(z)，其中該誤差訊號e(z)輸入至一雜訊整形截斷器322(其中該雜訊整形截斷器322對應為第2圖中的該數位Δ Σ方塊222)。該雜訊整形截斷器322也接收該數位截斷誤差訊號q(z)，如第2圖所述。該雜訊整形截斷器322根據以下方程式對該誤差訊號e(z)及該數位截斷誤差訊號q(z)進行操作：e(z)+q(z)*(1-z -1) N (式1)其中，N是雜訊轉移函數的階數。
該雜訊整形截斷器322的輸出輸入至一迴路濾波器323，其中該迴路濾波器323為對應第2圖的該迴路濾波器223。在一實施例中，該迴路濾波器323根據以下的方程式對其輸入訊號進行操作： 其中，G1為直流增益值。
該迴路濾波器323的輸出輸入至一補償濾波器324，其中該補償濾波器324對應為第2圖中之該數位補償濾波器224。在一實施例中，該補償濾波器324根據以下方程式對其輸入訊號進行操作： 其中，G2為直流增益值，a、b及c為常數值。
a、b及c之值被選擇，使得a代表一濾波器零點頻率位置，以及b及c代表濾波器極點頻率位置。
該補償濾波器324之輸出輸入至一求和點325，其中該求和點325對應為第2圖中的該求和點225。從一線性訊號處理分析來看，該PWM量化誤差訊號p(z)也應用於該求和點325。該求和點325的輸出為訊號Out(z)。需注意的是，在第3圖中，沒有一個方塊對應為第2圖中的該量化器226，因為該量化器226並不會影響第3圖所表現的z域線性模型。
該輸出訊號Out(z)透過一數位低通濾波器327進行回授，其中該數位低通濾波器327對應為第2圖中的該數位低通濾波器227。在一實施例中，該數位低通濾波器327根據以下方程式對其輸入訊號，Out(z)，進行操作： 其中，G3為直流增益值，以及d為濾波器極點位置。
數值d之選取是根據電路可實施之設計特性，以能低通過濾掉不想要的訊號頻率。在一不受限的例子中，d之數 值可被選取，使訊號在可聽見的範圍(舉例：20kHZ以上)可以通過，訊號在20kHz以下將被抑制。該數位低通濾波器327之輸出為應用於該求和點321之該回授訊號w(z)，如以上所述。
如本領域中已知，z域線性模型300的分析為以下式子301：
對於在第1圖中該DPWM雜訊整形器120之操作，可由上述式5做代表，在所關注的頻帶內輸入訊號要盡可能的不被影響。因此，有需要對輸入訊號執行過取樣，其中輸入訊號是透過該內插式濾波器110將操作在頻率為fs之該數位輸入訊號n轉換至操作在頻率為k*fs之該數位輸入訊號m來實現(對應為第3圖以及上述式5的輸入訊號In(z))。分析式5，在等號右邊任一三項中的分母項，1+H(z)D(z)B(z)，理想上應要夠大以消除誤差項。然而，假如分母項過大，迴圈將變得不穩定，此為領域內人士所知悉。雖然在高精確系統中的分母項之典型數值可>100dB，然而本發明也考慮過其他數值。
考慮式子等號右邊的第一項，該項代表輸入訊號In(z)，以及因此該項是在所關注的頻帶內。理想上，該z域線性模型300對該項的響應是平坦的。為了要達成此一現象，之數值應近似為單位增益，換句話說，在所關注的頻帶內應做為一低通濾波器。現考慮式5等號右邊第2項以及第3項，這些項分別代表誤差訊號q(z)及p(z)，以及理想上該z域線性模型 300會在所關注的頻帶內抑制這些項以及對誤差訊號q(z)及p(z)的功率整形，使這些訊號的功率會出現在關注的頻帶外。在第2項中，符號(1-z -1) N 為微分器，其做動相似於高通濾波器：高通濾波器會減少低頻並讓高頻通過。透過這方法，輸入訊號的頻譜圖被修正，以至於低頻訊號被抑制以及被移動至較高頻帶外之頻率區域。因此，在式5中的數值(也就是G1，G2，G3，a，b，c及d)被選取，使得在特定電路中的該DPWM雜訊整形器120被使用，在該z域線性模型300中的濾波器H(z)，D(z)以及B(z)之做動如以上所述，換句話說，抑制關注頻帶內之雜訊。
上述之裝置被設計來抑制截斷誤差以及DPWM量化誤差，透過使用回授機制來頻譜整形大多數與這些關注頻帶外之誤差有關的功率。此外如第3圖所示之該z域線性模型300透過其內部包含的數位濾波器D(z)能容易的被補償以及透過數位濾波器D(z)最佳化迴圈動態響應。
第4圖係顯示根據本發明一實施例之功能結構示意圖400，以顯示合併的前端FIR DAC方塊以及類比輸入D類放大器方塊，對應為第1圖中的方塊130以部份的方塊140。在第4圖中，一輸入訊號IN1為該雜訊整形器120之該輸出訊號a，其中該輸出訊號a為操作於頻率fclock之1-位元PWM數位訊號，如第1圖所示。該輸入訊號IN1透過任何已知的方法被轉換，以產生一訊號IN2，其中該訊號IN2也為操作於頻率fclock之1-bit PWM數位訊號。在第4圖中，本實施例之在結構示意圖400中的FIR DAC為N階FIR濾波器(N-tap FIR filter)，其中雖然濾波器係數為類比，然而延遲元件431-1、432-1~433-1以及431-2、 432-2~433-2為使用移位暫存器的數位方式實現。在第4圖中的濾波器係數是透過個別在C0,1、C1,1~Cn,1以及C0,2、C1,0~Cn,2之電荷來實現，如以下所述。本發明仔細考慮過在結構示意圖400中的FIR DAC的其他實施方式，舉例來說，透過連續時間方法或是離散時間方法，此為技藝內人士所知悉。
結構示意圖400的FIR DAC部份以兩種模式進行操作：一重置模式(reset mode)以及一資訊擷取模式(information capture mode)。在重置模式中，標記為的開關導通，以藉此准許FIR DAC重置。在資訊擷取模式，標記為的開關導通，以准許資訊流經過FIR DAC。開關及的導通時間採取操作在頻率fclock的時脈。觸發開關的導通時間偏離觸發開關的導通時間，使得開關及不會同時導通。
操作時，移位暫存器的每一個輸出控制一組開關以連結濾波器係數電容器。對於移位暫存器431-1來說，輸出訊號d0操作開關以對電容器C0,1充電，換句話說，開關被標記為以及。假如訊號d0為高電位，開關導通藉此連接電容器C0,1至VREF。假如訊號d0為低電位，開關導通藉此連接電容器C0,1至地。相似的，對於移位暫存器432-1來說，輸出訊號d1操作開關以對電容器C1,1充電，換句話說，開關被標記為以及。假如訊號d1為高電位，開關導通藉此連接C1,1電容器至VREF。假如訊號d1為低電位，開關導通藉此連接電容器C1,1至地。剩下的每一個移位暫存器，一直到移位暫存器433-1，以相同的方法操作。從電容器C0,1、C1,1~Cn,1輸出的結果，標記為Q1，應用於以下所述之放大器方塊A1。
相同的，該等移位暫存器接收訊號IN2(訊號IN2與訊號IN1反向)，以相同的方法操作。對於移位暫存器431-2來 說，輸出訊號操作開關以對電容器C0,2充電，換句話說，開關標記為以及。假如訊號為高電位，開關導通藉此連接電容器C0,2至地。假如訊號為低電位，開關導通藉此連接電容器C0,2至VREF。相似的，對於移位暫存器432-2來說，輸出訊號操作開關以對電容器C1,2充電，換句話說，開關被標記為以及。假如訊號為高電位，開關導通藉此連接C1,2電容器至地。假如訊號為低電位，開關導通藉此連接電容器C1,2至VREF。剩下的每一個移位暫存器，一直到移位暫存器433-2，以相同的方法操作。從電容器C0,2、C1,2~Cn,2輸出的結果，標記為Q2，應用於以下所述之放大器方塊A1。
在結構示意圖400中的FIR DAC之轉移函數為：
參照第4圖，在結構示意圖400中，FIR DAC個別轉換單位元(single-bit)序列輸入訊號IN1與IN2至一多階平行連續時間輸出訊號Q1及Q2。上述裝置其中之一的優點為FIR DAC先天即為線性，因為延遲元件431-1、432-1~433-1以及431-2、432-2~433-2之數位實施方式為線性以及在類比係數元件C0,1、C1,1~Cn,1以及C0,2、C1,2~Cn,2(不是以電流源方式實施，就是以結構示意圖400中的電容器方式實施)的任何不匹配僅衰減增益停止頻帶(gain stop-band)響應以及相位響應。FIR DAC另一個優點就是因為輸入訊號IN1與IN2皆為PWM訊號，FIR DAC能夠抵抗符碼間干擾(inter-symbol interference,ISI)。
FIR DAC仍有一優點就是在結構示意圖400中的FIR DAC被相同輸入訊號，訊號IN1、IN2，的延遲形式所控制。由於訊號IN1、IN2皆僅為1-位元訊號，因此並沒有由多位元輸入訊號所引起的諧波失真誤差。舉例來說，假設輸入訊號IN1、IN2為多位元PCM(脈衝編碼調變)訊號，舉例來說，多位元PCM訊號有並行的8-位元單詞，在任何那些位元中的誤差將產生輸入訊號的失真。在具有PCM輸入訊號的FIR DAC中，控制訊號由PCM訊號的不同位元位置組成而因此包含正弦波輸入諧波。因此引起的誤差將導致諧波失真，其中諧波失真對FIR DAC的線性度有負面影響。為了防止諧波失真誤差，具有PCM輸入訊號FIR DAC需要線性化電路，像是動態元件匹配(Dynamic Element Matching,DEM)，以達到足夠層級的線性度。
結構示意圖400中的Δ Σ部份，接收從結構示意圖400中的FIR DAC部份所輸出的輸出訊號Q1及Q2。訊號Q1及Q2分別與回授訊號FB1及FB2結合，以個別形成訊號Q3及Q4。回授訊號FB1及FB2為多階類比訊號。回授訊號FB1從低通濾波器F1輸出並通過電容器CS,1。低通濾波器F1接收兩階類比訊號做為輸入訊號，如第5圖所示。回授訊號FB2從低通濾波器F2輸出並通過電容器CS,2。低通濾波器F2接收兩階類比訊號做為輸入訊號，如第5圖所示。
訊號Q3及Q4不是分別與參考充電電壓REF1結合就是與參考充電電壓REF2結合，其如以下所述。在重置模式期 間，標記為的開關導通，電容器CD,1充電至參考充電電壓REF1(VDAC)，而電容器CD,2充電至參考充電電壓REF2(接地電壓)。在資訊擷取模式期間，比較器A1,2的輸出決定訊號，以位元X代表，被用來決定積分器A1,1的求和點來接收正參考電荷，以及積分器A1,1的求和點來接收負參考電荷。假設x為高電位(以及，因此為低電位)，接著標記為的開關導通(相反地，標記為的開關不導通)，因此電容器CD,1上的電荷(REF1，也就是VDAC)應用至攜有訊號Q4的線路，以藉此產生訊號Q6。相同的，電容器CD,2上的電荷(REF2，也就是接地電壓)應用至攜有訊號Q3的線路，並據以產生訊號Q5。
從第4圖可知，如果比較器A1,2的輸出決定訊號為反向，舉例來說，x為低電位(以及，因此為高電位)，接著標記為的開關導通(相反地，標記為的開關不導通)，因此電容器CD,1上的電荷(REF1，也就是VDAC)應用至攜有訊號Q3的線路，以藉此產生訊號Q5。相同的，電容器CD,2上的電荷(REF2，也就是接地電壓)應用至攜有訊號Q4的線路，並據以產生訊號Q6。
訊號Q5及Q6施加至積分器A1,1，當積分器A1,1操作完後，訊號Q7及Q8為積分器A1,1的輸出訊號。訊號Q7及Q8為產生輸出決定訊號x及比較器A1,2的輸入訊號。
參照第5圖，第5圖為根據本發明一特定實施例所述之功能結構示意圖500，以顯示結合第4圖功能結構示意圖400中的FIR DAC與第1圖類比輸入D類放大器140，其中FIR DAC係以切換式電容的方式實現，以得到類比係數。那些在領 域內的技術人士能立即瞭解第5圖僅是一種實施方式而其他實施方式也同樣的被本發明仔細考慮過。
在第5圖中，放大器方塊A1與第4圖所示相同。放大器方塊A1的輸出施加至迴路濾波器223，迴路濾波器223的輸出則施加至該補償濾波器224，而該補償濾波器224的輸出則應用至該求和點225，皆如第2圖所述。在一特定實施例中，求和點225的輸出應用至一預先驅動器530。該預先驅動器530的輸出應用至複數功率電晶體531及532，如圖所示。如技藝內人士所知，該等功率電晶體的輸出應用至一輸出裝置533，在這特定實施例中，該輸出裝置533為音訊揚聲器。
該等功率電晶體531及532的輸出也分別做為回授訊號FB3及FB4進行回授，並分別回授至低通濾波器F1及F2。回授訊號FB3及FB4為兩階類比訊號如同第4圖所述之。低通濾波器F1及F2分別輸出回授訊號FB1及FB2，如第4圖所示以及如上所述。
現參照第6圖，第6圖係顯示根據本發明一實施例所述之流程圖，以顯示接收數位輸入訊號，轉換數位輸入訊號至類比訊號，以及放大在D類放大器中類比訊號的方法。在方塊601中，數位輸入訊號被接收。在方塊602中，數位輸入訊號被升頻取樣以創造一第一濾波訊號，其中該第一濾波訊號為數位訊號。在方塊603中，在該第一濾波訊號的第一頻帶中的雜訊被抑制。該雜訊是一數位截斷誤差雜訊及/或量化誤差雜訊。在方塊604中，一第二濾波訊號是從雜訊被抑制的第一濾波訊號中產生出來，其中該第二濾波訊號為數位訊號。在方塊 605中，第二濾波訊號被轉換至類比訊號。在方塊606中，類比訊號透過D類放大器被放大。
第7圖所示為根據本發明一實施例之圖示700，以顯示類比數位轉換器的輸入/輸出模擬頻譜圖。如第7圖所示，輸入頻率=1kHz，fclock=400MHz，fPWM=2MHz及fs=51MHz。輸出頻譜的頻率範圍由20Hz橫跨到20kHz，其為音頻頻帶。圖示資料703為輸出頻譜圖，其中圖示資料703的峰值701係出現在輸出訊號頻率與輸入訊號頻率(Fin=1kHz)相等時。圖示線702係顯示輸出雜訊訊號的增長。從第7圖能立即看出，輸出雜訊訊號是完全位於輸入訊號下方(超過100dB SNR)以及輸出雜訊訊號被整形，使得輸出雜訊訊號隨著遠離輸入訊號頻率增加而增加。
第8圖所示為根據本發明一實施例之圖示800，以顯示數位類比轉換器的輸入/輸出模擬頻譜圖。如第8圖所示，輸入頻率=1kHz，fclock=400MHz，fPWM=2MHz及fs=51MHz，與第7圖所示相同。輸出頻譜的頻率範圍由20Hz橫跨到500kHz，其頻率範圍比第7圖所示之頻率範圍更廣。圖示資料803為輸出頻譜圖，其中圖示資料803的峰值801係出現在輸出訊號頻率與輸入訊號頻率(Fin=1kHz)相等時。與第7圖相似，輸出雜訊訊號是完全位於輸入訊號下方以及輸出雜訊訊號被整形，使得輸出雜訊訊號隨著遠離輸入訊號頻率增加而增加並且增加在所關注的頻帶外。
在本發明一較佳實施例中，包括一系統用於轉換數位訊號至類比訊號，其中系統包括內插式濾波器，其中該內 插式濾波器具有一輸入端用來接收數位訊號以及一輸出端用來輸出一內插訊號。數位訊號橫跨一第一預設頻帶，以及內插訊號橫跨出一第二預設頻帶，其較廣於該第一預設頻帶以及包括該第一預設頻帶。系統更包括一雜訊整形濾波器，具有一輸入端用來接收內插訊號，一第一電路用來抑制在內插訊號的第一預設頻帶內的誤差；以及一輸出端用來輸出一脈衝寬度調變(PWM)訊號，其中PWM訊號為1-位元編碼訊號。系統也包括一數位類比轉換器，具有一輸入端用來接收PWM訊號，一第二電路用來轉換PWM訊號至一轉換訊號，其中轉換訊號為多階平行訊號。該系統更包括一輸出端用來輸出一轉換訊號以及一重建放大器具有一輸入端用來接收一轉換訊號，一第三電路用來改變轉換訊號至類比訊號，以及一輸出端用來輸出一類比訊號。
根據本發明一實施例，一種用來轉換數位訊號至類比訊號的方法被描述。該方法包括的步驟為接收一數位輸入訊號，其中該數位輸入訊號橫跨一第一預設頻帶；上升取樣該數位輸入訊號以產生一第一濾波訊號，其中該第一濾波訊號橫跨一第二預設頻帶，而該第二預設頻帶包括該第一預設頻帶以及該第二預設頻帶更廣於該第一預設頻帶；抑制該第一濾波訊號之該第一預設頻帶內的雜訊；從雜訊被抑制的該第一濾波訊號產生一第二濾波訊號；以及使用有限脈衝響應濾波器以及一積分器將該第二濾波訊號轉換至一類比訊號。
本發明之部份實施利中包括一PWM DAC系統，以轉換數位訊號至類比訊號，包含一個或多個以下特徵：設置一內插式濾波器以上升取樣一輸入數位訊號；一數位DPWM雜訊 整形調變器抑制由數位PWM截斷誤差引起的頻帶內量化誤差；一FIR DAC將一1-位元數位PWM訊號轉換至一類比訊號，而沒有與DEM及/或ISI有關的複雜度以及問題；以及耦接該FIR DAC輸出端的一重建濾波器產生一輸出類比訊號。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
n、m‧‧‧數位訊號
a‧‧‧1-位元PWM數位訊號
b‧‧‧多階低通類比訊號
c‧‧‧類比輸出訊號
fs‧‧‧取樣頻率
k*fs、fclock‧‧‧頻率
100‧‧‧數位類比轉換器
110‧‧‧內插式濾波器
120‧‧‧數位脈衝寬度調變雜訊整形器
130‧‧‧無限脈衝響應數位類比轉換器
140‧‧‧類比輸入D類放大器

Claims (10)

  1. 一種用於放大一數位輸入訊號以產生一類比輸出訊號之系統，包括：一內插式濾波器，具有一輸入端以接收該數位輸入訊號；一雜訊整形濾波器；一數位類比轉換器，包括具有N階以及N權重值的一有限脈衝響應濾波器，其中N為一預設數量，以及其中任一N階以數位方式實現以及任一N權重值以非數位方式實現；以及一類比輸入D類放大器，包括一輸出端以輸出一類比訊號。
  2. 如專利申請範圍第1項所述之用於放大一數位輸入訊號以產生一類比輸出訊號之系統，其中：該數位輸入訊號橫跨一第一預設頻帶，以及其中該內插式濾波器藉由一預設值上升取樣該數位輸入訊號以及輸出一第一濾波訊號，其中該第一濾波訊號橫跨一第二預設頻帶，而該第二預設頻帶包括該第一預設頻帶以及該第二預設頻帶更廣於該第一預設頻帶。
  3. 如申請專利範圍第2項所述之用於放大一數位輸入訊號以產生一類比輸出訊號之系統，其中：該雜訊整形濾波器接收該第一濾波訊號，抑制在該第一預設頻帶內的雜訊，以及輸出一第二濾波訊號，其中該第二濾波訊號橫跨該第二預設頻帶。
  4. 如申請專利範圍第3項所述之用於放大一數位輸入訊號以產生一類比輸出訊號之系統，其中：該數位類比轉換器接收該第二濾波訊號以及輸出一轉換訊 號。
  5. 一種用於放大一數位輸入訊號以產生一類比輸出訊號之系統，包括：一內插式濾波器，具有一輸入端以接收該數位輸入訊號，以及一輸出端以輸出一內插式訊號，其中該數位訊號橫跨一第一預設頻帶，以及其中該內插式訊號橫跨一第二預設頻帶，而該第二預設頻帶包括該第一預設頻帶以及該第二預設頻帶更廣於該第一預設頻帶；一雜訊整形濾波器包括：一輸入端，用來接收該內插式訊號；一第一電路，用來抑制在該內插式訊號的該第一預設頻帶內的複數誤差；一輸出端，用來輸出一脈衝寬度調變(“PWM”)訊號，其中該PWM訊號為一1位元編碼訊號；以及一數位類比轉換器包括：一輸入端，以接收該PWM訊號；一第二電路，以轉換該PWM訊號至一轉換訊號，其中該轉換訊號為一多階平行訊號；一第三電路，以轉換該轉換訊號至一第一類比訊號；一輸出端，以輸出該第一類比訊號；以及一類比輸入D類放大器，具有一輸入端以接收該第一類比訊號以及一輸出端以輸出一類比輸出訊號。
  6. 如專利申請範圍第5項所述之用於放大一數位輸入訊號以產生一類比輸出訊號之系統，其中： 該第一電路包括一雜訊整形截斷器，一迴路濾波器，一補償濾波器，以及一數位低通濾波器。
  7. 如專利申請範圍第5項所述之用於放大一數位輸入訊號以產生一類比輸出訊號之系統，其中：該等誤差包括複數量化誤差以及複數截斷誤差。
  8. 如專利申請範圍第5項所述之用於放大一數位輸入訊號以產生一類比輸出訊號之系統，其中：該第二電路包括一N階有限脈衝響應(“FIR”)濾波器，其中N為一預設數量。
  9. 如專利申請範圍第8項所述之用於放大一數位輸入訊號以產生一類比輸出訊號之系統，其中：該第三電路包括一積分器，其中該積分器加總該轉換訊號以產生該第一類比訊號。
  10. 一種用於放大一數位輸入訊號以產生一類比輸出訊號之方法，該方法包括下列步驟：接收一數位輸入訊號，其中該數位訊號橫跨一第一預設頻帶；上升取樣該數位輸入訊號以產生一第一濾波訊號，其中該第一濾波訊號橫跨一第二預設頻帶，而該第二預設頻帶包括該第一預設頻帶以及該第二預設頻帶更廣於該第一預設頻帶；抑制在該第一濾波訊號的該第一預設頻帶內的雜訊；從雜訊被抑制的該第一濾波訊號產生一第二濾波訊號；使用一有限脈衝響應濾波器以及一積分器轉換該第二濾波 訊號至一第一類比訊號；以及使用一D類放大器放大該第一類比訊號。
TW102128587A 2012-08-29 2013-08-09 用於放大一數位輸入訊號以產生一類比輸出訊號之系統及方法 TWI523413B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/597,291 US8698662B2 (en) 2012-08-29 2012-08-29 System and method for a high resolution digital input class D amplifier with feedback

Publications (2)

Publication Number Publication Date
TW201412012A true TW201412012A (zh) 2014-03-16
TWI523413B TWI523413B (zh) 2016-02-21

Family

ID=50186776

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102128587A TWI523413B (zh) 2012-08-29 2013-08-09 用於放大一數位輸入訊號以產生一類比輸出訊號之系統及方法

Country Status (2)

Country Link
US (1) US8698662B2 (zh)
TW (1) TWI523413B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI634753B (zh) * 2016-08-05 2018-09-01 聯發科技股份有限公司 Δ-σ調製器及用於δ-σ調製器的方法
TWI636670B (zh) * 2016-08-15 2018-09-21 聯發科技股份有限公司 Δ-σ調製器
CN114172519A (zh) * 2021-12-07 2022-03-11 浙江大学 一种低功耗高分辨率的连续时间的Sigma-Delta调制器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104104342B (zh) * 2014-06-27 2017-05-24 同济大学 一种二次量化器、采用其的d类放大器以及音频设备
US11870453B2 (en) * 2021-11-22 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Circuits and methods for a noise shaping analog to digital converter

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323157A (en) 1993-01-15 1994-06-21 Motorola, Inc. Sigma-delta digital-to-analog converter with reduced noise
US5821892A (en) * 1996-11-20 1998-10-13 Texas Instruments Incorporated Digital to analog conversion system
KR100298455B1 (ko) * 1998-03-13 2001-08-07 김영환 오버샘플링(oversampling)디지탈/아날로그컨버터
US6531973B2 (en) * 2000-09-11 2003-03-11 Broadcom Corporation Sigma-delta digital-to-analog converter
IL165336A0 (en) * 2002-06-27 2006-01-15 Qualcomm Inc Filtering applicable to digital to analog converter systems
US7579908B2 (en) * 2007-08-25 2009-08-25 Freescale Semiconductor, Inc. Digital audio amplifiers, electronic systems, and methods
US8189802B2 (en) 2009-03-19 2012-05-29 Qualcomm Incorporated Digital filtering in a Class D amplifier system to reduce noise fold over
US8325074B2 (en) * 2011-03-22 2012-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method and circuit for continuous-time delta-sigma DAC with reduced noise

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI634753B (zh) * 2016-08-05 2018-09-01 聯發科技股份有限公司 Δ-σ調製器及用於δ-σ調製器的方法
TWI636670B (zh) * 2016-08-15 2018-09-21 聯發科技股份有限公司 Δ-σ調製器
CN114172519A (zh) * 2021-12-07 2022-03-11 浙江大学 一种低功耗高分辨率的连续时间的Sigma-Delta调制器

Also Published As

Publication number Publication date
US8698662B2 (en) 2014-04-15
TWI523413B (zh) 2016-02-21
US20140062747A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
US8325074B2 (en) Method and circuit for continuous-time delta-sigma DAC with reduced noise
US7557744B2 (en) PWM driver and class D amplifier using same
US8305246B2 (en) Amplifier with digital input and digital PWM control loop
US7696913B2 (en) Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection
US7058464B2 (en) Device and method for signal processing
US7482865B2 (en) Systems and methods for correcting errors resulting from component mismatch in a feedback path
TWI523413B (zh) 用於放大一數位輸入訊號以產生一類比輸出訊號之系統及方法
US9166615B2 (en) System and method for cascaded PWM digital-to-analog converter with hybrid DAC interface
US20080165043A1 (en) Method and apparatus for A/D conversion
US7061415B2 (en) Word length reduction circuit
US8773297B2 (en) System and method for pulse width modulation digital-to-analog converter
TWI504161B (zh) 數位類比轉換系統與方法
CN114301464A (zh) 具备抑制混叠功能的Sigma-Delta模数转换器
CN115603755A (zh) ∑δ调制器及其方法
Jung et al. An oversampled digital PWM linearization technique for digital-to-analog conversion
US8698661B2 (en) System and method for pulse width modulation digital-to-analog converter
TWI520499B (zh) 數位類比轉換系統與方法
CN113659939B (zh) 一种基于闭环负反馈的upwm失真校正方法及该方法构建的数字upwm调制器
Adrian et al. A review of design methods for digital modulators
Adrian et al. A combined interpolatorless interpolation and high accuracy sampling process for digital class D amplifiers
TW201121252A (en) Bandpass delta-sigma modulator
JP2006503472A (ja) データコンバータ
Kulka Application of pulse modulation techniques for class-D audio power amplifiers
Thakkar et al. An FPGA-based digital class-D amplifier using short word-length
JP2006222660A (ja) Ａ／ｄ変換器、ｄ／ａ変換器及び伝送装置