TW201539987A - 轉換電路及其轉換方法 - Google Patents

轉換電路及其轉換方法 Download PDF

Info

Publication number
TW201539987A
TW201539987A TW103145538A TW103145538A TW201539987A TW 201539987 A TW201539987 A TW 201539987A TW 103145538 A TW103145538 A TW 103145538A TW 103145538 A TW103145538 A TW 103145538A TW 201539987 A TW201539987 A TW 201539987A
Authority
TW
Taiwan
Prior art keywords
digital
output signal
analog
generating
error
Prior art date
Application number
TW103145538A
Other languages
English (en)
Other versions
TWI538412B (zh
Inventor
Martin Kinyua
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201539987A publication Critical patent/TW201539987A/zh
Application granted granted Critical
Publication of TWI538412B publication Critical patent/TWI538412B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/661—Improving the reconstruction of the analogue output signal beyond the resolution of the digital input signal, e.g. by interpolation, by curve-fitting, by smoothing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

一種電路及其方法，電路包含：第一數位濾波器H(z)，根據數位輸入訊號及第一數位輸出訊號產生第一輸出訊號。第一數位調變器，根據第一輸出訊號及反饋誤差輸出訊號產生第一數位輸出訊號及第一誤差輸出訊號。增益區塊，將第一誤差輸出訊號放大預定比率k，藉此產生第二誤差輸出訊號。第二數位調變器，根據第二誤差輸出訊號產生第二輸出訊號及第三誤差輸出訊號。第二數位濾波器 □，根據第二輸出訊號產生第二數位輸出訊號。第三 數位濾波器，根據第三誤差輸出訊號產生反饋誤差輸出訊號。

Description

多級數位類比轉換器
本揭示內容是有關於一種電路及其方法，且特別是有關於一種多級數位類比轉換器電路及其方法。
數位類比轉換器(digital-to-analog converter,DAC)是將數位資料轉換為類比訊號的裝置或元件。在一些應用中，數位資料包含複數個不同的數位碼(digital code)，每一個數位碼各自對應類比訊號的一個電壓或電流準位。舉例來說，在至少一應用中，N位元的數位資料具有2N個不同的數位碼分別對應類比訊號中2N個不同的電壓或電流準位，其中N為一正整數。能夠轉換N位元數位資料至類比訊號的數位類比轉換器亦稱為具有N位元解析度的數位類比轉換器。在一些應用中，具有N位元解析度的數位類比轉換器為了提供對應的2N個不同的電壓或電流準位，設置至少2N個被動或主動電路元件。2N個被動或主動電路元件彼此之間的不匹配會對輸出類比訊號造成非線性的轉換誤差。
本揭示內容之一態樣是在提供一種電路其包含第一數位濾波器、第一數位調變器、增益區塊、第二數位調變器、第二數位濾波器以及第三數位濾波器。第一數位濾波器具有第一z領域(z-domain)轉移函數H(z)，用以根據數位輸入訊號以及第一數位輸出訊號產生第一輸出訊號。第一數位調變器用以根據第一輸出訊號以及反饋誤差輸出訊號產生第一數位輸出訊號以及第一誤差輸出訊號。增益區塊用以將第一誤差輸出訊號放大預定比率k，藉此產生第二誤差輸出訊號。第二數位調變器用以根據第二誤差輸出訊號產生第二輸出訊號以及第三誤差輸出訊號。第二數位濾波器具有第二z領域轉移函數，用以根據第二輸出訊號產生第二數位輸出訊號。第三數位濾波器用以根據第三誤差輸出訊號產生反饋誤差輸出訊號。
本揭示內容之次一態樣是在提供一種電路其包含數位電路以及數位類比介面。數位電路用以根據具有第一z領域表示式x(z)之數位輸入訊號、具有第一截斷誤差-p1(z)之第一數位調變器、具有第二截斷誤差-p2(z)之第二數位調變器以及具有第一z領域轉移函數H(z)之濾波轉移函數產生具有第二z領域表示式y1(z)之第一數位輸出訊號以及具有第三z領域表示式y2(z)之第二數位輸出訊號。數位類比介面用以根據第一數位輸出訊號以及第二數位輸出訊號產生具有第四z領域表示式y(z)之重建類比訊號，其中第二、第三及第四z領域表示式y1(z)、y2(z)及y(z)為 ，以及
本揭示內容之另一態樣是在提供一種方法其包含：根據數位輸入訊號、第一數位輸出訊號以及第一z領域轉移函數H(z)產生第一輸出訊號；根據第一輸出訊號以及反饋誤差輸出訊號透過第一數位調變器產生第一數位輸出訊號以及第一誤差輸出訊號；將第一誤差輸出訊號放大預定比率k，藉此產生第二誤差輸出訊號；根據第二誤差輸出訊號透過第二數位調變器產生第二輸出訊號以及第三誤差輸出訊號；根據第二輸出訊號以及第二z領域轉移函數產生第二數位輸出訊號；以及根據第三誤差輸出訊號產生反饋誤差輸出訊號。
100‧‧‧數位類比轉換器
110‧‧‧內插濾波器
120‧‧‧雜訊塑形器
130‧‧‧數位類比轉換介面
140‧‧‧低通濾波器
200A‧‧‧雜訊塑形器
200B,200C‧‧‧數位類比轉換介面
202,204,222,224,242,244‧‧‧疊加單元
210‧‧‧第一數位濾波器
220‧‧‧第一數位調變器
226,246‧‧‧截斷器
228,248‧‧‧數位脈寬調變載波
230‧‧‧增益區塊
232,264‧‧‧放大單元
240‧‧‧第二數位調變器
250‧‧‧第二數位濾波器
260‧‧‧第三數位濾波器
262‧‧‧延遲單元
272‧‧‧第一數位類比轉換單元
274‧‧‧第二數位類比轉換單元
276‧‧‧放大器
278‧‧‧重建單元
282‧‧‧數位類比轉換單元
300‧‧‧方法
310~370‧‧‧步驟
a(z),d(z)‧‧‧訊號
b(z)‧‧‧第一輸出訊號
c(z)‧‧‧反饋誤差輸出訊號
fs‧‧‧第一取樣頻率
m‧fs‧‧‧第二取樣頻率
g(z)‧‧‧第二誤差輸出訊號
N0‧‧‧數位資料
N1‧‧‧上取樣數位輸出訊號
N2‧‧‧數位輸出訊號
o(z)‧‧‧第二輸出訊號
-p1(z)‧‧‧第一誤差輸出訊號
-p2(z)‧‧‧第三誤差輸出訊號
x(z)‧‧‧數位輸入訊號
y1(z)‧‧‧第一數位輸出訊號
y2(z)‧‧‧第二數位輸出訊號
y(z),S1,S24‧‧‧重建類比訊號
S21‧‧‧第一類比輸出訊號
S22‧‧‧第二類比輸出訊號
S23‧‧‧縮放第二類比輸出訊號
SOUT‧‧‧類比輸出訊號
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下。然而，應瞭解到，為符合在產業中實務利用的情況，許多的特徵並未符合比例繪示。實際上，為了闡述以下的討論，許多特徵的尺寸可能被任意地增加或縮減。
〔第1圖〕繪示根據本揭示之一實施例中一種數位類比轉換 器之系統方塊圖；〔第2A圖〕繪示根據本揭示之一實施例中一數位類比轉換器之雜訊塑形器及脈寬調變(pulse width modulation,PWM)數位類比轉換介面之示意圖；〔第2B圖〕繪示根據本揭示之一實施例中另一數位類比轉換器之雜訊塑形器(noise shaper)及脈寬調變數位類比轉換介面之示意圖；以及〔第3圖〕繪示根據本揭示之一實施例中一種脈寬調變數位類比轉換器之操作方法之流程圖。
以下揭示提供許多不同實施例或例證用以實施本發明的不同特徵。特殊例證中的元件及配置在以下討論中被用來簡化本揭示。所討論的任何例證只用來作解說的用途，並不會以任何方式限制本發明或其例證之範圍和意義。此外，本揭示在不同例證中可能重複引用數字符號且/或字母，這些重複皆為了簡化及闡述，其本身並未指定以下討論中不同實施例且/或配置之間的關係。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『耦接』或『連接』還可指二或多個元件元件相互操作或動作。在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層 與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本發明的本意。如本文所用，詞彙『與/或』包含了列出的關聯項目中的一個或多個的任何組合。
在本揭示的一或一些實施例中，過取樣的多位元脈碼調變(pulse code modulation,PCM)或脈密調變(pulse density modulation,PDM)訊號藉由第一數位調變器轉換為單位元脈寬調變訊號，或是根據第一數位調變器的截斷誤差藉由第二數位調變器轉換為多位元脈寬調變訊號。在一些實施例中，第一數位調變器的截斷誤差可有效地消除，而電路設計者可將第二數位調變器的截斷誤差減少一比率。
請參閱第1圖，其繪示根據本揭示之一實施例中一種數位類比轉換器100之系統方塊圖，數位類比轉換器100包含數位區塊及類比區塊。在數位區塊中，數位類比轉換器100包含內插濾波器110及雜訊塑形器120。另外，數位類比轉換器100亦包含數位類比轉換介面130藉以橋接數位區塊與類比區塊。在類比部分中，數位類比轉換器100更包含低通濾波器140。
內插濾波器110接收數位資料N0並產生上取樣數位輸出訊號N1。數位資料N0是對應取樣頻率fs的N位元數位訊號，其中N為正整數。在一些實施例中，數位資料N0 是脈碼調變訊號。在一些實施例中，數位資料N0是脈密調變訊號。在一些實施例中，N的範圍介於16到24之間。在一些實施例中，取樣頻率fs的範圍介於48kHz到192kHz之間。內插濾波器110用以根據數位資料N0及上取樣比率m產生上取樣數位輸出訊號N1。在一些實施例中，上取樣數位輸出訊號N1亦為N位元的脈碼調變訊號或脈密調變訊號。因此，上取樣數位輸出訊號N1對應取樣頻率m‧fs。在一些實施例中，上取樣比率m大於1。在一些實施例中，上取樣比率m的範圍介於10到128之間。在一些實施例中，內插濾波器110在頻域中用以將數位資料N0的量化雜訊(quantization noise)從較窄的頻寬延展到較寬的頻寬，其中較窄的頻寬對應數位資料N0的取樣頻率，較寬的頻寬對應數位資料N1的取樣頻率。
雜訊塑形器120是多級雜訊塑形器。雜訊塑形器120接收上取樣數位輸出訊號N1作為輸入訊號，並產生數位輸出訊號N2提供給數位類比轉換介面130。在一些實施例中，雜訊塑形器120具有至少一第一脈寬調變數位調變器(PWM digital modulator)(如第2A圖中的220)以及一第二脈寬調變數位調變器(如第2A圖中的240)。由於操作雜訊塑形器120時所產生的截斷誤差，數位輸出訊號N2較上取樣數位輸出訊號N1具有較少的位元，亦即較低的解析度。在一些實施例中，數位輸出訊號N2包含至少一第一數位輸出訊號以及一第二數位輸出訊號。第一數位輸出訊號由第一數位調變器所輸出，而第二數位調變器根據第一數位調變器的 截斷誤差產生第二數位輸出訊號。在一些實施例中，雜訊塑形器120在頻域中藉由將大部分的雜訊推升至較高的頻率來抑制低頻雜訊。
數位類比轉換介面130用以根據數位輸出訊號N2產生重建類比訊號S1。關於雜訊塑形器120及數位類比轉換介面130的詳細說明還請一併參閱第2A圖。
低通濾波器140將重建類比訊號S1低通濾波後產生類比輸出訊號SOUT。在一些實施例中，低通濾波器140抑制了重建類比訊號S1中頻率高於數位資料N0的尼奎斯特頻率(Nyquist frequency)(亦即0.5‧fs)之雜訊。
請參閱第2A圖，其繪示根據本揭示之一實施例中一數位類比轉換器之雜訊塑形器200A及數位類比轉換介面200B之示意圖。在一些實施例中，雜訊塑形器200A用於如第1圖所示的雜訊塑形器120。在一些實施例中，數位類比轉換介面200B用於如第1圖所示的數位類比轉換介面130。第2A圖中的各種訊號是根據其z領域表示式(expression)或z領域轉移函數(transfer function)所繪示。
雜訊塑形器200A包含疊加單元202、204、第一數位濾波器210、第一數位調變器220、增益區塊230、第二數位調變器240、第二數位濾波器250以及第三數位濾波器260。雜訊塑形器200A接收具有z領域表示式x(z)的數位輸入訊號(後以數位輸入訊號x(z)表示)。在一些實施例中，數位輸入訊號x(z)對應第1圖中的上取樣數位輸出訊號 N1。雜訊塑形器200A產生數位輸出訊號y1(z)及數位輸出訊號y2(z)。
疊加單元202在z領域中將數位輸入訊號x(z)減去數位輸出訊號y1(z)產生訊號a(z)。第一數位濾波器210具有z領域轉移函數H(z)，用以根據z領域轉移函數H(z)及訊號a(z)產生訊號b(z)。
疊加單元204在在z領域中疊加來自第一數位濾波器210的訊號a(z)以及來自第三數位濾波器260的反饋誤差輸出訊號c(z)產生訊號d(z)。第一數位調變器220根據訊號d(z)產生第一數位輸出訊號y1(z)以及第一誤差輸出訊號-p1(z)。
第一數位調變器220包含疊加單元222、224以及截斷器(truncator)226。疊加單元222接收訊號d(z)以及數位脈寬調變載波228，截斷器226藉以根據疊加單元222的輸出產生第一數位輸出訊號y1(z)。在一些實施例中，截斷器226是單位元截斷器，而疊加單元222及截斷器226用作脈寬調變數位調變器。疊加單元224接收訊號d(z)以及第一數位輸出訊號y1(z)並產生第一誤差輸出訊號-p1(z)。
增益區塊230包含放大單元232用以接收第一誤差輸出訊號-p1(z)並將其放大一預定比率(亦稱作增益)k，藉此產生第二誤差輸出訊號g(z)，其中g(z)=-k‧p1(z)。
第二數位調變器240包含疊加單元242、244以及截斷器246。疊加單元242接收第二誤差輸出訊號g(z)以 及數位脈寬調變載波248，截斷器246藉以根據疊加單元242的輸出產生輸出訊號o(z)。在一些實施例中，截斷器246是單位元截斷器，而疊加單元242及截斷器246用作脈寬調變數位調變器。疊加單元244接收第二誤差輸出訊號g(z)以及輸出訊號o(z)並產生第三誤差輸出訊號-p2(z)。
第二數位濾波器250具有z領域轉移函數 ，用以根據z領域轉移函數及輸出訊號o(z) 產生第二數位輸出訊號y2(z)。在一些實施例中，輸出訊號o(z)是單位元脈寬調變訊號，第二數位輸出訊號y2(z)是多位元脈寬調變訊號。
第三數位濾波器260具有z領域轉移函數 包含延遲單元262以及放大單元264。第三數位濾波器260 因此產生反饋誤差輸出訊號c(z)，其中
根據上述，雜訊塑形器200A用以產生第一數位輸出訊號y1(z)及第二數位輸出訊號y2(z)，其中：
在一些實施例中，z領域轉移函數H(z)為一階或多階低通濾波器。在一些實施例中，z領域轉移函數H(z) 為。在一些實施例中，預定比率k為介於2到16之間的 正整數。在一些實施例中，預定比率k為2的倍數。
在一些實施例中，雜訊塑形器200A為硬體的邏輯電路。在一些實施例中，第一數位濾波器210、第二數位濾波器250、第一數位調變器220以及第二數位調變器240根據一時脈頻率操作，其中時脈頻率與第二取樣頻率m‧fs相等。在一些實施例中，雜訊塑形器200A為數位訊號處理單元用以執行一系列的指令。
數位類比轉換介面200B包含第一數位類比轉換單元272、第二數位類比轉換單元274、放大器276以及重建單元。
第一數位類比轉換單元272用以根據第一數位輸出訊號y1(z)產生第一類比輸出訊號S21。在一些實施例中，第一數位類比轉換單元272是單位元脈寬調變數位類比轉換器。在一些實施例中，數位類比轉換單元272是切換式電容型(switched-capacitor)數位類比轉換器。在一些實施例中，數位類比轉換單元272是電流操控型(current-steering)數位類比轉換器。
第二數位類比轉換單元274用以根據第二數位輸出訊號y2(z)產生第二類比輸出訊號S22。在一些實施例中，第二數位類比轉換單元274是多位元數位類比轉換器。在一些實施例中，數位類比轉換單元274是切換式電容型數位類比轉換器。在一些實施例中，數位類比轉換單元274是電流操控型數位類比轉換器。
放大器276用以根據第二類比輸出訊號S22以 及縮放比率產生一縮放第二類比輸出訊號S23。重建單元 278藉由疊加第一類比輸出訊號S21以及縮放第二類比輸出訊號S23產生一重建類比訊號S24。在一些實施例中，重建類比訊號S24用於如第1圖中的重建類比訊號S1。
根據上述，重建類比訊號S24具有z領域表示式y(z)，其中：
因此，由上述表示式可知重建類比訊號S24在低頻時大約具有單位增益(unit gain)，且可以看到式中的誤差項p1(z)已抵銷，而誤差項p2(z)則被縮減了預定比率k。
請參閱第2B圖，其繪示根據本揭示之一實施例中另一數位類比轉換器之雜訊塑形器200A及數位類比轉換介面200C之示意圖。在第2B圖中，與第2A圖相似或相同的元件以相同的元件符號標示，其功能亦相同或相似，故在此不再贅述。
相較於第2A圖中的數位類比轉換介面200B，數位類比轉換介面200C具有數位類比轉換單元282用以根 據第二數位輸出訊號y2(z)以及縮放比率產生縮放第二類 比輸出訊號S23。也就是說，第1圖中的放大器276的功能已被數位類比轉換單元282所含括。在一些實施例中，當數位類比轉換單元282是切換式電容型數位類比轉換器，可經由 調整電容的大小或比率來達成訊號的縮放。在一些實施例中，當數位類比轉換單元282是電流操控型數位類比轉換器，可經由調整電流的大小或比率來達成訊號的縮放。
請參閱第3圖，其繪示根據本揭示之一實施例中操作方法300之流程圖，方法300用於如第1圖、第2A圖以及第2B圖之數位類比轉換器。須注意的是，在操作第3圖所繪示的方法300之前/之中/之後，仍有額外的步驟須執行，在此僅對部分的步驟作簡短地說明。
一併參閱第1圖及第3圖，步驟310中，根據數位資料N0及上取樣比率m產生數位輸入訊號N1。數位資料N0對應第一取樣頻率fs的，數位輸入訊號N1對應第二取樣頻率m‧fs，且上取樣比率m大於1。在一些實施例中，第一取樣頻率fs的範圍介於48kHz到192kHz之間。在一些實施例中，上取樣比率m的範圍介於10到128之間。在一些實施例中，數位輸入訊號N1為N位元的脈碼調變訊號或脈密調變訊號。在一些實施例中，N的範圍介於16到24之間。
一併參閱第2A圖及第3圖，步驟320中，根據數位輸入訊號N1、第一數位輸出訊號y1(z)以及第一z領域轉移函數H(z)產生訊號b(z)，其中數位輸入訊號N1具有z領域表示式x(z)。在一些實施例中，第一z領域轉移函數 H(z)為
步驟330中，根據訊號b(z)以及反饋誤差訊號c(z)產生第一數位輸出訊號y1(z)以及第一誤差訊號-p1(z)。在一些實施例中，第一數位輸出訊號y1(z)是單位 元脈寬調變訊號。
步驟340中，將第一誤差訊號-p1(z)放大一預定比率k，藉此產生第二誤差訊號g(z)。在一些實施例中，預定比率k為介於2到16之間的正整數。在一些實施例中，預定比率k為2的倍數。
步驟350中，根據第二誤差訊號g(z)產生第二訊號o(z)以及第三誤差訊號-p2(z)。在一些實施例中，第二訊號o(z)是單位元脈寬調變訊號。
步驟360中，根據第二訊號o(z)以及第二z領域 轉移函數產生第二數位輸出訊號y2(z)。在一些實施 例中，第二數位輸出訊號y2(z)是多位元脈寬調變訊號。
步驟370中，根據第三誤差訊號-p2(z)以及z領 域轉移函數產生反饋誤差訊號c(z)。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
200A‧‧‧雜訊塑形器
200B‧‧‧數位類比轉換介面
202,204,222,224,242,244‧‧‧疊加單元
210‧‧‧第一數位濾波器
220‧‧‧第一數位調變器
226,246‧‧‧截斷器
228,248‧‧‧數位脈寬調變載波
230‧‧‧增益區塊
232,264‧‧‧放大單元
240‧‧‧第二數位調變器
250‧‧‧第二數位濾波器
260‧‧‧第三數位濾波器
262‧‧‧延遲單元
272‧‧‧第一數位類比轉換單元
274‧‧‧第二數位類比轉換單元
276‧‧‧放大器
278‧‧‧重建單元
a(z),d(z)‧‧‧訊號
b(z)‧‧‧第一輸出訊號
c(z)‧‧‧反饋誤差輸出訊號
g(z)‧‧‧第二誤差輸出訊號
o(z)‧‧‧第二輸出訊號
-p1(z)‧‧‧第一誤差輸出訊號
-p2(z)‧‧‧第三誤差輸出訊號
x(z)‧‧‧數位輸入訊號
y1(z)‧‧‧第一數位輸出訊號
y2(z)‧‧‧第二數位輸出訊號
y(z),S24‧‧‧重建類比訊號
S21‧‧‧第一類比輸出訊號
S22‧‧‧第二類比輸出訊號
S23‧‧‧縮放第二類比輸出訊號

Claims (20)

  1. 一種電路，包含：一第一數位濾波器具有一z領域(z-domain)轉移函數H(z)，該第一數位濾波器用以根據一數位輸入訊號以及一第一數位輸出訊號產生一第一輸出訊號；一第一數位調變器，用以根據該第一輸出訊號以及一反饋誤差輸出訊號產生該第一數位輸出訊號以及一第一誤差輸出訊號；一增益區塊，用以將該第一誤差輸出訊號放大一預定比率k，藉此產生一第二誤差輸出訊號；一第二數位調變器，用以根據該第二誤差輸出訊號產生一第二輸出訊號以及一第三誤差輸出訊號； 一第二數位濾波器具有一z領域轉移函數，該第 二數位濾波器用以根據該第二輸出訊號產生一第二數位輸出訊號；以及一第三數位濾波器，用以根據該第三誤差輸出訊號產生該反饋誤差輸出訊號。
  2. 如申請專利範圍第1項所述之電路，其中該 第三數位濾波器具有一z領域轉移函數
  3. 如申請專利範圍第1項所述之電路，其中該預定比率k的範圍介於2到16之間。
  4. 如申請專利範圍第1項所述之電路，其中該z 領域轉移函數H(z)為
  5. 如申請專利範圍第1項所述之電路，其中該第一數位調變器以及該第二數位調變器是單位元脈寬調變(PWM)數位調變器。
  6. 如申請專利範圍第1項所述之電路，更包含：一內差濾波器，用以根據一數位資料以及一上取樣比率m產生該數位輸入訊號，其中該數位資料對應一第一取樣頻率fs，該數位輸入訊號對應一第二取樣頻率m‧fs。
  7. 如申請專利範圍第6項所述之電路，其中該上取樣比率m的範圍介於10到128之間。
  8. 如申請專利範圍第6項所述之電路，其中該第一數位濾波器、該第二數位濾波器、該第一數位調變器以及該第二數位調變器根據一時脈頻率操作，其中該時脈頻率與該第二取樣頻率m‧fs相等。
  9. 如申請專利範圍第1項所述之電路，更包含：一第一數位類比轉換器，用以根據該第一數位輸出訊號 產生一第一類比輸出訊號；一第二數位類比轉換器，用以根據該第二數位輸出訊號產生一第二類比輸出訊號；一放大器，用以根據該第二類比輸出訊號以及一縮放比 率產生一縮放第二類比輸出訊號；以及 一重建單元，用以根據該第一類比輸出訊號以及該縮放第二類比輸出訊號產生一重建類比訊號。
  10. 如申請專利範圍第1項所述之電路，更包含：一第一數位類比轉換器，用以根據該第一數位輸出訊號產生一第一類比輸出訊號；一第二數位類比轉換器，用以根據該第二數位輸出訊號 以及一縮放比率產生一縮放第二類比輸出訊號；以及 一重建單元，用以根據該第一類比輸出訊號以及該縮放第二類比輸出訊號產生一重建類比訊號。
  11. 一種電路，包含：一數位電路，用以根據具有z領域表示式x(z)之一數位輸入訊號、具有截斷誤差-p1(z)之一第一數位調變器、具有截斷誤差-p2(z)之一第二數位調變器以及具有z領域轉移函數H(z)之一濾波轉移函數產生具有z領域表示式y1(z)之一第一數位輸出訊號以及具有z領域表示式y2(z)之一第二數位輸出訊號；以及 一數位類比介面，用以根據該第一數位輸出訊號以及該第二數位輸出訊號產生具有z領域表示式y(z)之一重建類比訊號，其中該z領域表示式y1(z)、y2(z)及y(z)為 ，以及
  12. 如申請專利範圍第11項所述之電路，其中該比率k的範圍介於2到16之間
  13. 如申請專利範圍第11項所述之電路，其中 該z領域轉移函數H(z)為
  14. 如申請專利範圍第11項所述之電路，其中該第一數位輸出訊號為一單位元脈寬調變訊號以及該第二數位輸出訊號為一多位元脈寬調變訊號。
  15. 如申請專利範圍第11項所述之電路，其中該數位類比介面包含：一第一數位類比轉換器，用以根據該第一數位輸出訊號 產生一第一類比輸出訊號；一第二數位類比轉換器，用以根據該第二數位輸出訊號產生一第二類比輸出訊號；一放大器，用以根據該第二類比輸出訊號以及一縮放比 率產生一縮放第二類比輸出訊號；以及 一重建單元，用以根據該第一類比輸出訊號以及該縮放第二類比輸出訊號產生一重建類比訊號。
  16. 如申請專利範圍第11項所述之電路，其中該數位類比介面包含：一第一數位類比轉換器，用以根據該第一數位輸出訊號產生一第一類比輸出訊號；一第二數位類比轉換器，用以根據該第二數位輸出訊號 以及一縮放比率產生一縮放第二類比輸出訊號；以及 一重建單元，用以根據該第一類比輸出訊號以及該縮放第二類比輸出訊號產生一重建類比訊號。
  17. 一種方法，包含：根據一數位輸入訊號、一第一數位輸出訊號以及一第一z領域轉移函數H(z)產生一第一輸出訊號；根據該第一輸出訊號以及一反饋誤差輸出訊號透過一第一數位調變器產生該第一數位輸出訊號以及一第一誤差輸出訊號；將該第一誤差輸出訊號放大一預定比率k，藉此產生一 第二誤差輸出訊號；根據該第二誤差輸出訊號透過一第二數位調變器產生一第二輸出訊號以及一第三誤差輸出訊號；根據該第二輸出訊號以及一第二z領域轉移函數 產生一第二數位輸出訊號；以及 根據該第三誤差輸出訊號產生該反饋誤差輸出訊號。
  18. 如申請專利範圍第17項所述之方法，其中 產生該反饋誤差輸出訊號是根據一第三z領域轉移函數
  19. 如申請專利範圍第17項所述之方法，其中 該第一z領域轉移函數H(z)為
  20. 如申請專利範圍第17項所述之方法，更包含：根據一數位資料以及一上取樣比率m產生該數位輸入訊號，其中該數位資料對應一第一取樣頻率fs，該數位輸入訊號對應一第二取樣頻率m‧fs，該上取樣比率m大於1。
TW103145538A 2014-02-11 2014-12-25 轉換電路及其轉換方法 TWI538412B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/177,519 US9136865B2 (en) 2014-02-11 2014-02-11 Multi-stage digital-to-analog converter

Publications (2)

Publication Number Publication Date
TW201539987A true TW201539987A (zh) 2015-10-16
TWI538412B TWI538412B (zh) 2016-06-11

Family

ID=53775868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145538A TWI538412B (zh) 2014-02-11 2014-12-25 轉換電路及其轉換方法

Country Status (3)

Country Link
US (2) US9136865B2 (zh)
CN (1) CN104836582B (zh)
TW (1) TWI538412B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136865B2 (en) * 2014-02-11 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stage digital-to-analog converter
US9979445B2 (en) 2016-07-15 2018-05-22 Futurewei Technologies, Inc. Digital to analog converter apparatus, system, and method with quantization noise that is independent of an input signal
US11005493B2 (en) * 2017-04-25 2021-05-11 Telefonaktiebolaget Lm Ericsson (Publ) Digital-to-analog conversion circuit
CN109150187A (zh) * 2018-08-02 2019-01-04 南京理工大学 一种基于多比特数字信号的数模转换电路
JP7466126B2 (ja) * 2019-03-28 2024-04-12 パナソニックＩｐマネジメント株式会社 Ａｄコンバータ、センサ処理回路、及びセンサシステム
US11870453B2 (en) * 2021-11-22 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Circuits and methods for a noise shaping analog to digital converter

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369403A (en) * 1992-09-01 1994-11-29 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Dual quantization oversampling digital-to-analog converter
US5323157A (en) 1993-01-15 1994-06-21 Motorola, Inc. Sigma-delta digital-to-analog converter with reduced noise
DE19854124C1 (de) * 1998-11-24 2000-08-24 Bosch Gmbh Robert Sigma-Delta D/A-Wandler
JP4209035B2 (ja) * 1999-05-28 2009-01-14 株式会社ルネサステクノロジ Δςモジュレータ、ｄａコンバータ、および、ａｄコンバータ
US6920182B2 (en) * 2001-01-09 2005-07-19 Microtune (Texas), L.P. Delta-sigma modulator system and method
JP4530119B2 (ja) * 2001-06-08 2010-08-25 ルネサスエレクトロニクス株式会社 ディジタルδςモジュレータおよびそれを用いたｄ／ａコンバータ
FR2840471A1 (fr) * 2002-05-28 2003-12-05 St Microelectronics Sa Modulateur sigma-delta numerique-numerique, et synthetiseur de frequence numerique l'incorporant
JP3748543B2 (ja) * 2002-08-12 2006-02-22 ローム株式会社 可変次数型デルタシグマ変調器及びｄａ変換器
US20060072657A1 (en) * 2002-11-22 2006-04-06 Koninklijke Philips Electronics N.V. Pulse width-modulated noise shaper
JP2007520136A (ja) * 2004-01-28 2007-07-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マルチビットデジタル信号をアナログ信号に変換するｄａコンバータシステムおよび方法
US7570693B2 (en) * 2005-09-26 2009-08-04 Ess Technology, Inc. Low noise digital to pulse width modulated converter with audio applications
JP5143748B2 (ja) * 2006-12-27 2013-02-13 シャープ株式会社 Δς変調型デジタルアナログ変換器、デジタル信号処理方法、およびａｖ装置
JP4237230B2 (ja) * 2007-01-22 2009-03-11 パナソニック株式会社 パルス幅変調方法およびこれを用いたデジタル−アナログ変換器
US7432841B1 (en) * 2007-05-29 2008-10-07 Texas Instruments Incorporated Delta-sigma analog-to-digital converter with pipelined multi-bit quantization
US7868798B2 (en) * 2009-03-31 2011-01-11 Lsi Corporation Methods and apparatus for whitening quantization noise in a delta-sigma modulator using dither signal
US7969340B2 (en) * 2009-07-22 2011-06-28 Mediatek Inc. Noise-shaped segmented digital-to-analog converter
US7903015B1 (en) * 2009-08-24 2011-03-08 Texas Instruments Incorporated Cascaded DAC architecture with pulse width modulation
US8299946B2 (en) 2010-02-03 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Noise shaping for digital pulse-width modulators
US8031096B2 (en) * 2010-02-18 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. High resolution delta-sigma digital-to-analog converter
JP5505557B2 (ja) * 2011-03-18 2014-05-28 富士通株式会社 Ｍａｓｈ方式シグマデルタ・モジュレータおよびｄａ変換回路
US8325074B2 (en) 2011-03-22 2012-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method and circuit for continuous-time delta-sigma DAC with reduced noise
US8698663B2 (en) * 2012-08-29 2014-04-15 Telefonaktiebolaget L M Ericsson (Publ) Digital analog converter
US9136865B2 (en) * 2014-02-11 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stage digital-to-analog converter

Also Published As

Publication number Publication date
US20160006451A1 (en) 2016-01-07
US9136865B2 (en) 2015-09-15
TWI538412B (zh) 2016-06-11
CN104836582B (zh) 2018-06-08
CN104836582A (zh) 2015-08-12
US9525429B2 (en) 2016-12-20
US20150229323A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
TWI538412B (zh) 轉換電路及其轉換方法
JP6228832B2 (ja) デルタシグマ変調器
US9577663B1 (en) Bandwidth extension of oversampled analog-to-digital converters by means of gain boosting
JP6680824B2 (ja) 連続時間デルタシグマ変調器をスケール調整する電源
TW200901639A (en) Sigma-delta modulator with DAC resolution less than ADC resolution
Yoon et al. A purely-VCO-based single-loop high-order continuous-time ΣΔ ADC
TWI523413B (zh) 用於放大一數位輸入訊號以產生一類比輸出訊號之系統及方法
TWI504161B (zh) 數位類比轉換系統與方法
US10404270B2 (en) Semiconductor device and operating method thereof
TWI636670B (zh) Δ-σ調製器
US20140062748A1 (en) System and method for pulse width modulation digital-to-analog converter
Keller et al. On the implicit anti-aliasing feature of continuous-time cascaded sigma–delta modulators
TW200428767A (en) Bi-quad digital filter configured with a bit binary rate multiplier
KR101559456B1 (ko) 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기
Wei et al. Limit Cycle Suppression Technique Using Random Signal In Delta-Sigma DA Modulator
US8698661B2 (en) System and method for pulse width modulation digital-to-analog converter
TW201431299A (zh) 串接威特比位元流產生器
US9484950B1 (en) Hardware efficient digital signal processing for on-the-fly delta sigma bit stream linear operator and compressor circuits
KR101463034B1 (ko) 병렬처리 시그마델타 변조기 및 설계 방법
Cho et al. Design of a Stereo Audio Sigma Delta ADC with 92.4 dB SNR and-88.3 dB THD+ N
Shukla et al. Comparative Analysis of Decimation Approach of Single Stage Discrete Time Sigma-Delta modulator using Simulink
Labajo-Gerasta et al. 3 rd–Order Dual Truncation 18-Bit Audio MASH 2-1 Delta-Sigma Digital to Analog Converter in 90nm CMOS Technology Implementation
TW201433097A (zh) 數位類比轉換系統與方法
JP2018121290A (ja) 連続時間型デルタシグマａｄｃ回路
Yan State boundedness of a discrete-time single-bit sigma-delta analog-to-digital converter