TW201431299A - 串接威特比位元流產生器 - Google Patents

串接威特比位元流產生器 Download PDF

Info

Publication number
TW201431299A
TW201431299A TW102129709A TW102129709A TW201431299A TW 201431299 A TW201431299 A TW 201431299A TW 102129709 A TW102129709 A TW 102129709A TW 102129709 A TW102129709 A TW 102129709A TW 201431299 A TW201431299 A TW 201431299A
Authority
TW
Taiwan
Prior art keywords
bitstream
generator stage
generator
bit stream
stage
Prior art date
Application number
TW102129709A
Other languages
English (en)
Inventor
Peter Kiss
Said E Abdelli
Donald R Laturell
James F Macdonald
Ross S Wilson
Original Assignee
Lsi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lsi Corp filed Critical Lsi Corp
Publication of TW201431299A publication Critical patent/TW201431299A/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3022—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本發明揭示一種位元流產生器，其包含連接成一串接配置之至少第一位元流產生器級及第二位元流產生器級。該第一位元流產生器級包含一第一加法器，其接收一輸入信號並產生指示該輸入信號與表示由該第一位元流產生器級產生之多個位元流候選者之中最緊密逼近該輸入信號之一第一位元流候選者之間之一差之一第一誤差信號。該第二位元流產生器級包含一第二加法器，其接收該第一誤差信號並產生指示該第一誤差信號與表示由該第二位元流產生器級產生之多個位元流候選者之中最緊密逼近該輸入信號之一第二位元流候選者之間之一差之一第二誤差信號。該位元流產生器中之一第三加法器接收該第一位元流候選者及該第二位元流候選者並產生更緊密逼近該輸入信號之一輸出信號。

Description

串接威特比位元流產生器
本發明大體上係關於電路及電子電路，且更特定言之，係關於位元流產生器。
有時候被稱為積分三角(Σ△)調變之三角積分(△Σ)調變係一種用於將類比信號轉換(即，編碼)為數位信號或將較高解析度數位信號轉換為較低解析度數位信號之熟知技術。三角積分調變器(或轉換器)本質上採用超取樣以減小量化雜訊之頻帶內功率，且使用回饋以塑形此雜訊並使其移動至頻帶外。三角積分轉換器對類比電路不精確度之固有容限使其等呈現出充分適用於混合信號特定應用積體電路(ASIC)中之高解析度介面之晶片上設計。
在過去的幾十年，類比轉數位及數位轉類比轉換一直使用各種類型的三角積分調變器。此外，三角積分調變器用於高效的切換功率放大器(SWPA)中，包含(例如)通常用於數位音訊應用之D類SWPA及通常用於射頻(RF)應用之S類SWPA。
眾所周知，高階(例如，大於二階)一位元單環路三角積分調變器遭遇不穩定性。為解決此缺點，提出藉由串接一系列穩定低階(通常一位元)調變器以建立一穩定的高階調變器建構之串接三角積分調變器。由一位元調變器製成之一串接調變器之輸出形成一多位元之位元流。
最近，引入使用威特比解碼器作為具有記憶體之量化器之三角積分調變器以用於數位音訊應用。(參見(例如)H.Kato於2002年5月10日至13日發表在《Proceedings of the AES 112th Convention,Munich》(預印版5615)的「Trellis Noise-shaping Converters and 1-bit Digital Audio」及P.Harpe於2003年1月29日發表在《Research Report》(Philips Research)的「Trellis-type Sigma-delta Modulators for Super Audio CD Applications」，其等之全部內容係針對所有目的以引用方式全部併入本文中)。眾所周知，由於常規的(即，無記憶體或非威特比)高階一位元單環路三角積分調變器遭遇不穩定性，高階一位元單環路威特比位元流產生器與低階一位元單環路威特比位元流產生器相比亦更加趨於不穩定。
本發明之實施例提供用於使用複數個串接低階位元流產生器形成一穩定高階(例如，大於二階)位元流產生器之技術。
根據本發明之一實施例，一種位元流產生器包含連接成一串接配置之至少第一位元流產生器級及第二位元流產生器級。該第一位元流產生器級包含一第一加法器，其經調適以接收供應至該位元流產生器之一輸入信號並經操作以產生指示該輸入信號與表示由該第一位元流產生器級產生之複數個位元流候選者之中最緊密逼近該輸入信號之一第一位元流候選者之間之一差之一第一誤差信號。該第二位元流產生器級包含一第二加法器，其經調適以接收由該第一加法器產生之該第一誤差信號並經操作以產生指示該第一誤差信號與表示由該第二位元流產生器級產生之複數個位元流候選者之中最緊密逼近該輸入信號之一第二位元流候選者之間之一差之一第二誤差信號。該位元流產生器進一步包含一第三加法器，其經調適以接收分別由該第一位元流產生器級及該第二位元流產生器級產生之該第一位元流候選者及該第二 位元流候選者並經操作以產生與該第一位元流候選者相比更緊密逼近該輸入信號之一輸出信號。
根據本發明之一實施例，一種用於使用複數個低階位元流產生器形成一穩定高階位元流產生器之方法包含以下步驟：提供至少第一位元流產生器級及第二位元流產生器級；將該第一位元流產生器級及該第二位元流產生器級連接成一串接配置，該第一位元流產生器級包含一第一加法器，其經調適以接收供應至該位元流產生器之一輸入信號並經操作以產生指示該輸入信號與表示由該第一位元流產生器級產生之複數個位元流候選者之中最緊密逼近該輸入信號之一第一位元流候選者之間之一差之一第一誤差信號，該第二位元流產生器級包含一第二加法器，其經調適以接收由該第一加法器產生之該第一誤差信號並經操作以產生指示該第一誤差信號與表示由該第二位元流產生器級產生之複數個位元流候選者之中最緊密逼近該輸入信號之一第二位元流候選者之間之一差之一第二誤差信號；及使分別由該第一位元流產生器級及該第二位元流產生器級產生之該第一位元流候選者及該第二位元流候選者相加，以藉此產生與該第一位元流候選者相比更緊密逼近該輸入信號之該位元流產生器之一輸出信號。
根據結合隨附圖式閱讀之本發明之詳細描述將明白本發明之實施例。
100‧‧‧單環路三角積分調變器
102‧‧‧加法器
104‧‧‧環路濾波器
106‧‧‧位元量化器
108‧‧‧加法器
150‧‧‧單環路三角積分調變器
200‧‧‧三階三角積分調變器/位元流產生器
202‧‧‧第一調變器級
204‧‧‧第二調變器級
206‧‧‧第三調變器級
208‧‧‧第一加法器
210‧‧‧第二加法器
212‧‧‧第一濾波器
214‧‧‧第一位元量化器
216‧‧‧延遲元件
218‧‧‧第三加法器
220‧‧‧第四加法器
222‧‧‧第二濾波器
224‧‧‧第二位元量化器
226‧‧‧第三數位濾波器
228‧‧‧第五加法器
230‧‧‧第六加法器
232‧‧‧第四濾波器
234‧‧‧第三位元量化器
236‧‧‧第五數位濾波器
300‧‧‧一位元單環路威特比位元流產生器/調變器
302‧‧‧加法器
304‧‧‧環路濾波器
306‧‧‧排序器
308‧‧‧威特比解碼器
310‧‧‧最佳位元流候選者
350‧‧‧一位元單環路威特比位元流產生器
400‧‧‧串接威特比位元流產生器
402‧‧‧第一單環路位元流產生器級
404‧‧‧第二單環路位元流產生器級
406‧‧‧加法器
408‧‧‧環路濾波器
410‧‧‧排序器
412‧‧‧威特比解碼器
416‧‧‧加法器
418‧‧‧環路濾波器
420‧‧‧排序器
422‧‧‧威特比解碼器
424‧‧‧加法器
500‧‧‧串接位元流產生器
502‧‧‧第三單環路位元流產生器級
506‧‧‧加法器
508‧‧‧環路濾波器
510‧‧‧排序器
512‧‧‧威特比解碼器
514‧‧‧加法器
a1‧‧‧放大器
a2‧‧‧放大器
a3‧‧‧放大器
e1‧‧‧截尾誤差信號/輸入信號
e2‧‧‧第二誤差信號/輸入誤差信號
x1‧‧‧輸入信號
x2‧‧‧輸出信號
x3‧‧‧信號
y‧‧‧全域輸出信號
y1‧‧‧位元流候選者
y2‧‧‧位元流候選者
yc1i‧‧‧位元流候選者
yc2i‧‧‧位元流候選者
下列圖式僅僅為實例目的而提出且非限制，其中遍及數個圖式中相同參考數字(在使用時)指示對應元件，且其中：圖1A係描繪一例示性單環路三角積分位元流產生器之一方塊圖；圖1B係描繪圖1A中所示之闡釋性位元流產生器之一線性化模型之一方塊圖； 圖2係描繪使用複數個串接穩定一位元單環路三角積分調變器形成之一例示性三階三角積分調變器之一方塊圖；圖3A係描繪一闡釋性一位元單環路威特比位元流產生器之一方塊圖；圖3B係描繪圖3A中所示之闡釋性一位元單環路威特比位元流產生器之一例示性替代表示之一方塊圖；圖4係描繪根據本發明之一實施例之一例示性串接威特比位元流產生器之至少一部分之一方塊圖；圖5係描繪根據本發明之另一實施例之一例示性串接威特比位元流產生器之至少一部分之一方塊圖；及圖6至圖10係描繪圖4中所示之闡釋性串接威特比位元流產生器之例示性模擬結果之波形。
應明白該等圖式中之元件係為了簡單及清楚之故而圖解。為避免對所圖解之實施例之視圖造成妨礙，不一定展示一商業上可行實施例中可能有用或必要的常見且熟悉的元件。
本文中將在闡釋性三角積分調變器及威特比位元流產生器之內容脈絡下描述本發明之實施例。然而，應瞭解，本發明之實施例不限於此等或任何其他特定位元流產生器。而是，本發明之實施例係更廣泛地關於用於使用複數個串接單環路位元流產生器形成一穩定威特比位元流產生器之技術。就此而言，本發明之實施例提供用於形成穩定高階(例如，大於二階)位元流產生器之技術。此外，在本文中的教示下，熟習此項技術者應明白，可對所示之闡釋性實施例作出屬於本發明之範疇內之數種修改。即，不希望或不應推斷出限制本文中所示及所述之實施例。
首先，為闡明並描述本發明之實施例之目的，由於本文中使用 多個術語，下表提供對某些縮寫字及其等對應定義之總結：
圖1A係描繪一例示性單環路三角積分調變器100之一方塊圖。三角積分調變器100包含一加法器102、一環路濾波器104(或替代性濾波器電路)及一位元量化器106(或替代性截尾器、比較器、限幅器等等)。加法器102包括經調適以接收一輸入信號x1之一第一輸入及經調適以接收一位元流候選者y1之一第二輸入。加法器102經操作以產生一輸出信號x2，其等於x1-y1。環路濾波器104經調適以自加法器102接收信號x2作為一輸入且產生供應至位元量化器106之一第一輸入之一信號x3作為一輸出。位元量化器106之一第二輸入經調適以接收一誤差信號e1。誤差信號e1係位元量化器106之截尾(或量化)誤差，且係由位元量化器之輸出與輸入之間之差而給定。位元量化器106經操作以依據誤差信號e1及先前位元流候選者而產生輸出y1，其指示最緊密逼近所取樣之輸入信號之一位元流候選者。
圖1B係描繪一例示性單環路三角積分調變器150之一方塊圖。三角積分調變器150係圖1A中所示之闡釋性三角積分調變器100之一線性化模型。在此實例中，使用一加法器108實施位元量化器106，該加法器108具有經調適以接收由環路濾波器104產生之信號x3之一第一輸入及經調適以接收截尾誤差信號e1之一第二輸入。因此，在一給定取樣週期內，回饋至加法器102之位元流候選者將為誤差信號e1及信號 x3之總和(即，y1=e1+x3)。如圖1A中所示，由加法器108產生之輸出信號y1表示在其中集中x1的能量之所關注的頻率頻帶中緊密逼近所取樣之輸入信號x1之一位元流候選者。
在z域中表示為Y1之輸出信號y1可如下判定：Y 1=(X 1-Y 1)．H+E 1 (1)
其中H係調變器的環路濾波器104之轉移函數。重新排列方程式(1)中之項得出下列推導式：
在上述方程式(2)中，三角積分調變器150之一信號轉移函數 (STF)可被定義為，且三角積分調變器之一雜訊轉移函數 (NTF)可被定義為。對STF及NTF使用此等定義，輸出信號 Y1可被如下表達：Y 1=STF．X 1+NTF．E 1
注意，STF及NTF係基於三角積分調變器150之一線性化模型，其僅僅係逼近且並未精確地描述所有境況下的非線性調變器。
如先前陳述，眾所周知高階(例如，大於二階)一位元單環路三角積分調變器遭遇不穩定性。為解決此缺點，提出藉由串接多個穩定低階調變器(通常一位元)以建立一穩定的高階調變器建構之串接三角積分調變器(參見(例如)Steven R.Norsworthy、Richard Schreier及Gabor C.Temes發表在《IEEE Press》(1997年)的「Delta-Sigma Data Converters：Theory,Design,and Simulation」，其內容係以引用方式併入本文中)。如將結合圖2描述，由一位元調變器製成之一串接調變器之一輸出形成一多位元之位元流。
具體言之，圖2係描繪使用複數個串接穩定一位元單環路三角積分調變器形成之一例示性三階三角積分調變器200之一方塊圖。三角積分調變器200採用一多級雜訊塑形(MASH)架構，且因此可被稱為一MASH-III數位三角積分調變器。三角積分調變器200包含三級202、204及206，各級包括一低階雜訊塑形濾波器及一位元量化器(例如，一比較器或限幅器)，使用(例如)一第一加法器208組合三級202、204及206之各自輸出，使得低階濾波器串接操作以提供一高階雜訊塑形濾波器。
更特定言之，一第一級202包含一第二加法器210、與第二加法器耦合之一放大器a1、與放大器a1之一輸出耦合之一第一濾波器212、與第一濾波器之一輸出耦合之一第一位元量化器214及與第一位元量化器之一輸出耦合之一第一延遲元件216。加法器210包含經調適以接收供應至位元流產生器200之一輸入信號u之一第一輸入及用於接收由位元量化器214產生之一位元流候選者v1之一第二輸入。加法器210經操作以產生等於輸入信號u減去位元流候選者v1之一輸出信號。由加法器210產生之信號饋送至放大器a1之一輸入，在此實例中，該放大器具有一增益1(即，單位增益)。由放大器a1產生之一信號饋送至濾波器212之一輸入，在此實例中，該濾波器具有一轉移函數位元量化器214經操作以接收由濾波器212產生之信號及一第一誤差信號e1，且產生供應至延遲元件216之位元流候選者v1。使用z域表示，延遲元件216具有與其相關聯之一延遲z-2。第一誤差信號e1係由經操作以自位元流候選者v1減去由濾波器212產生之信號之一第三加法器218產生。供應第一誤差信號e1作為第二級204之一輸入。
第二級204包含一第四加法器220、與第四加法器耦合之一放大器a2、與放大器a2之一輸出耦合之一第二濾波器222、與第二濾波器之 一輸出耦合之一第二位元量化器224及與第二位元量化器之一輸出耦合之一第三數位濾波器226。加法器220包含經調適以接收第一誤差信號e1之一第一輸入及用於接收由位元量化器224產生之一位元流候選者v2之一第二輸入。加法器220經操作以產生等於輸入信號e1減去位元流候選者v2之一輸出信號。由加法器220產生之信號饋送至放大器a2之一輸入，在此實例中，該放大器具有一增益1。由放大器a2產生之一信號饋送至濾波器222之一輸入，在此實例中，該濾波器具有一轉 移函數。位元量化器224經操作以接收由濾波器222產生之信 號及一第二誤差信號e2，且產生供應至濾波器226之位元流候選者v2。使用z域表示，濾波器226具有與其相關聯之一轉移函數z-1(1-z-1)。第二誤差信號e2係由經操作以自位元流候選者v2減去由濾波器222產生之信號之一第五加法器228產生。供應第二誤差信號e2作為第三級206之一輸入。
同樣地，第三級206包含一第六加法器230、與第六加法器耦合之一放大器a3、與放大器a3之一輸出耦合之一第四濾波器232、與第四濾波器之一輸出耦合之一第三位元量化器234及與第三位元量化器之一輸出耦合之一第五數位濾波器236。加法器230包含經調適以接收第二誤差信號e2之一第一輸入及用於接收由位元量化器234產生之一位元流候選者v3之一第二輸入。加法器230經操作以產生等於輸入誤差信號e2減去位元流候選者v3之一輸出信號。由加法器230產生之信號饋送至放大器a3之一輸入，在此實例中，該放大器具有一增益1。由放大器a3產生之一信號饋送至濾波器232之一輸入，在此實例中，該 濾波器具有一轉移函數。位元量化器234經操作以接收由濾 波器232產生之信號及一第三誤差信號e3，且產生供應至濾波器236之位元流候選者v3。使用z域表示，濾波器236具有與其相關聯之一轉移 函數(1-z-1)2。可藉由自234之輸入減去234之輸出而獲得由信號e3表示之位元量化器234之截尾誤差(即，量化誤差)。
如先前描述，藉由加法器208組合由調變器級202、204及206之各者產生之各自輸出信號。具體言之，加法器208包含經調適以接收由第一級202中之延遲元件216產生之一第一信號之一第一輸入、經調適以接收由第二級204中之濾波器226產生之一第二信號之一第二輸入及經調適以接收由第三級206中之濾波器236產生之一第三信號之一第三輸入。加法器208經操作以產生位元流產生器200之一輸出信號v，輸出信號v等於分別來自第一級202及第三級206之第一信號及第三信號之總和減去來自第二級204之第二信號。
參考圖2，在z域中分別表示為V1、V2及V3之位元流候選者v1、v2及v3可使用下列推導式加以判定：
其中a 1表示第一級202中之放大器a1之增益，E1表示z域中之誤差信號e1，且U表示z域中之輸入信號u。假定a 1等於1(即，單位增益放大器)，則上述方程式(3)簡化為用於判定位元流候選者v1之下列表達式：V 1=z -1．U+(1-z -1)E 1 (4)
以一類似方式，可在z域中使用下列表達式判定位元候選者v2及v3，分別假定放大器a2及a3之增益a 2及a 3亦等於1：V 2=z -1．E 1+(1-z -1)E 2 (5)
V 3=z -1．E 2+(1-z -1)E 3 (6)
使用上述方程式(4)至(6)且合併延遲元件216以及數位濾波器226 及236之各自比重，可在z域表示中使用下列推導式判定調變器輸出信號v：V=z -2．V 1+z -1．(1-z -1)(-1)．V 2+(1-z -1)2．V 3 V=z -3．U+(1-z -1)3．E 3 (7)
根據方程式(7)可知輸出信號v指示三階一位元三角積分調變器。注意，串接輸出僅展示來自第三級之截尾誤差e3之比重，同時取消第二級之截尾誤差e2及第一級之截尾誤差e1。因此，串接三角積分調變器實際上消除第一級或多級之截尾誤差並改良最後一級之截尾誤差之雜訊塑形。
可使用威特比解碼器作為截尾器實施三角積分調變器(或更一般而言，位元流產生器)。現在參考圖3A，一方塊圖描繪一闡釋性一位元單環路威特比位元流產生器300。在位元流產生器300中，將截尾器實施為提供位元流候選者yC1至yCN之一威特比解碼器。自供應至調變器之一輸入x減去此等位元流候選者yC1至yCN以產生對應的總和信號s1至sN；接著由產生經濾波之誤差信號e1至eN之一環路濾波器濾波信號s1至sN。各位元流候選者yi產生一對應的經濾波之誤差信號ei，i=1、……、N。由一排序器排序此等經濾波之誤差信號e1至eN並選擇該複數個候選者中最佳的位元流候選者yC作為位元流產生器之一輸出y。
更特定言之，位元流產生器300包含連接成一閉環回饋組態之一加法器302、一環路濾波器304、一排序器306及一威特比解碼器308。加法器302經操作以組合由威特比解碼器308產生之位元流候選者y1至yN與供應至調變器300之一輸入信號x並產生各自輸出信號s1至sN，其中各輸出信號指示自輸入信號x減去一對應的位元流候選者，其中N係大於1之一整數(例如，s1=x-yC1；sN=x-yCN)。
輸出信號s1至sN之各者行進穿過具有一轉移函數H(z)之濾波器 304，以產生在本文中統稱為誤差e之複數個對應的誤差信號e1至eN。因此，誤差信號e1至eN之各者分別表示輸入信號x與位元流候選者yC1至yCN之一對應者之間之一差。接著藉由排序器306按誤差之量值級排序此等誤差信號。威特比解碼器308使用此誤差信號以控制如何產生位元流候選者。選擇規定數目個先前儲存的候選者之中指示具有一最小誤差之一位元流候選者之一「最佳」位元流候選者310作為調變器300之輸出信號y。
在z域表示中，可使用下列推導式判定調變器300之一輸出信號Y：
在上述方程式(8)中，假定調變器300之一STF等於1(即，STF=1)，且假定一NTF等於1/H。假定誤差信號E為白色且與輸入信號X無關。
圖3B係描繪一例示性一位元單環路威特比位元流產生器350之一方塊圖。位元流產生器350僅僅係圖3A中所示之闡釋性位元流產生器300之一替代性表示。圖3A中所示之N-線寬信號僅僅組合於圖3B中所示之N線寬信號匯流排中。
可使用各種熟知的演算法實施一威特比解碼器。一種可能係使用威特比演算法之一全格實施方案(參見(例如)Andrew Viterbi於1967年4月發表在《IEEE Transactions on Information Theory》(第13卷，第2期，第260頁至第269頁)的「Error Bounds for Convolutional Codes and an Asymptotically Optimum Decoding Algorithm」，其內容係以引用方式全部併入本文中)。另一種替代性可能係使用諸如一M-演算法之一次最佳演算法(參見(例如)R.-K.Gopalan及O.M.Collins於2009年 12月發表在《IEEE Transactions on Circuits and Systems-Part I》(第56卷，第2期，第2655頁至第2668頁)的「An Optimization Approach to Single-Bit Quantization」，其內容係以引用方式全部併入本文中)。M-演算法用數位硬體實施方案之複雜度換取編碼信號之雜訊比(SNR)效能。由於用於M-演算法之M狀態之數目增加，威特比位元流產生器之SNR效能及數位硬體複雜度皆得以改良。
三角積分調變器或一威特比位元流產生器之穩定性取決於一或多個因數，諸如(例如)：．三角積分調變器或威特比位元流產生器中之數位環路濾波器之一轉移函數H(z)之階。高階H(z)展現出比低階H(z)更脆弱的穩定性。
．H(z)之一頻率回應，其可由H(z)之頻帶外增益及H(z)之頻率回應之銳度加以特徵化。H(z)之頻率回應愈銳利，雜訊塑形被視為更更具攻擊性且三角積分調變器或威特比位元流產生器更趨於不穩定(即，其具有脆弱的穩定性)。又，H(z)之頻率回應愈銳利，在時域中實際上安定脈衝回應h(t)所耗時間愈長；因此，當經由M-演算法實施威特比位元流產生器時，M需要更大的值。
一般而言，一高階H(z)亦展現出優於一低階H(z)之SNR效能，且此外一較銳利H(z)展現出優於不夠銳利H(z)之SNR效能。
威特比位元流產生器之穩定性亦取決於威特比解碼器之一實施方案。因為全格威特比解碼器被用作一位元流產生器時其數位硬體複雜度通常不切實際，所以M-演算法實施方案在SNR效能與硬體複雜度之間提供良好的折衷。因此，當設計位元流產生器時，SNR效能、硬體複雜度與穩定性之間存在權衡。
如先前陳述，高階一位元單環路位元流產生器(諸如300(或500))之一缺點係其遭遇不穩定性。為解決此缺點，本發明之實施例提供一串接威特比位元流產生器架構。根據本發明之實施例之串接威特比位 元流產生器架構採用複數個穩定低階位元流產生器以製造一穩定高階位元流產生器。如下文進一步詳細描述，根據本發明之實施例之串接威特比位元流產生器維持第一級之強健穩定性並經由有利的串接架構保持第二級之高SNR效能。
圖4係描繪根據本發明之一實施例之一例示性串接威特比位元流產生器400之至少一部分之一方塊圖。位元流產生器400包括連接成一串接組態之兩個單環路位元流產生器402及404。雖然圖4中展示兩個單環路位元流產生器，但是應明白，本發明之實施例不限於所採用的任何特定數目個串接單環路位元流產生器級。而是，在本文中的教示下，熟習此項技術者應明白，根據本發明之實施例之技術可以一類似方式擴展以串接兩個以上低階且穩定的威特比位元流產生器。
更特定言之，一第一單環路位元流產生器級402包含連接成一閉環回饋組態之一加法器406、一環路濾波器408、一排序器(排序1)410及一威特比解碼器(威特比1)412。應瞭解，第一位元流產生器級402中之一或多個功能方塊可組合為單個功能方塊及/或與一或多個其他方塊整合。此外，應明白，根據本發明之實施例，可於硬體、軟體或硬體與軟體之一組合(例如，韌體)中實施第一位元流產生器級402中之一或多個功能方塊。
加法器406經操作以組合由威特比解碼器412產生之一位元流候選者信號yC1i與供應至位元流產生器400之一輸入信號x1，且產生指示自輸入信號x1減去位元流候選者信號yC1i之一組合輸出信號x2(即，x2=x1-yC1i)。位元流候選者信號yC1i表示輸入信號x1之一量化估計。表示輸入信號x1與輸入信號之量化估計之間之一誤差之信號x2接著行進穿過具有一轉移函數H1(z)之環路濾波器408。環路濾波器408經操作以接收信號x2並產生一經濾波之誤差信號e1。經濾波之誤差信號e1饋送至排序器410，排序器410依據誤差之一量值排列位元流候選者且選 擇候選者之中具有一最小誤差值之一位元流候選者y1。因此，排序器410經操作以結合威特比解碼器412選擇複數個候選者yC1i(i=1至N，其中N係一整數)之中具有一最小誤差值且因此表示與由第一單環路位元流產生器級402處理之其他位元流候選者相比更緊密逼近輸入信號x1之一位元流候選者(「最佳」候選者)。
類似地，一第二單環路位元流產生器級404包含連接成一閉環回饋組態之一加法器416、一環路濾波器418、一排序器(排序2)420及一威特比解碼器(威特比2)422。加法器416經操作以組合由威特比解碼器422產生之一位元流候選者信號yC2i與一輸入信號(在此情況下，其係由第一位元流產生器級402中之加法器406產生之誤差信號x2)，且產生指示自輸入信號x2減去位元流候選者信號yC2i之一組合輸出信號x3(即，x3=x2-yC2i)。與位元流候選者信號yC1i相比，位元流候選者信號yC2i表示更精確地誤差量化。
表示信號x2與位元流候選者信號yC2i之間之一差之信號x3接著行進穿過具有一轉移函數H2(z)之環路濾波器418。環路濾波器418經操作以接收信號x3並產生一經濾波之誤差信號e2。經濾波之誤差信號e2饋送至排序器420，排序器420依據誤差之一量值排列位元流候選者且選擇候選者之中具有一最小誤差值之一位元流候選者y2。排序器420經操作以結合威特比解碼器422選擇複數個候選者yC2i(i=1至N)之中具有一最小誤差值且因此表示與由第二單環路位元流產生器級404處理之其他位元流候選者相比更緊密逼近信號x2之一位元流候選者(「最佳」候選者)。
應明白，雖然為清楚起見展示為不同的功能模組，但是亦預期串接威特比位元流產生器400中之一或多個模組可組合在一起及/或與一或多個其他模組整合，使得所得模組合併組合模組之各自功能。例如，威特比解碼器412可根據本發明之實施例與排序器410組合以實施 其中合併一排序功能之一威特比解碼器。
由串接威特比位元流產生器400產生之一全域輸出信號y係藉由組合來自個別單環路位元流產生器級402及404之各自輸出而產生。為達成此，串接位元流產生器400包含一加法器424或替代性組合電路，其經操作以相加由第二位元流產生器級404產生之位元流信號y2與由第一位元流產生器級402產生之位元流信號y1(即，y=y1+y2)。與第一位元流產生器級402輸出之個別位元流信號y1相比，輸出信號y有利地提供更為精確逼近輸入信號x1。
在z域表示中使用下列推導式計算串接威特比位元流產生器400之輸出信號y，其中大寫字母係用以標示z域中對應的信號：(X 1-Y C1i)．H1=E 1，其中Y1=YC1i | E1=最小值，這導致
輸出Y係由Y=Y1+Y2給定且因此
在上述方程式(9)中，串接威特比位元流產生器400之輸出Y僅包 含來自第二級之雜訊塑形截尾誤差項，且有利地取消(或至少減 小)來自第一級之雜訊塑形截尾誤差項(即，)。
如下文參考圖4中所示之例示性威特比位元流產生器400進一步詳細描述，上述推導式提供關於如何設計數位濾波器轉移函數H1及H2之指導。根據本發明之實施例，可自圖6至圖10中所示之MATLAB®(Math Works公司之一註冊商標)模擬結果推斷此等轉移函數之闡釋性實例。
具體言之，根據本發明之一實施例，第一級402中之濾波器408之轉移函數H1(z)經設計對全標度振幅輸入信號具有良好的穩定性，但是具有適度的雜訊比(SNR)效能(例如，約30dB至50dB)。第二級 404量化第一級402之雜訊塑形誤差項(即，)，其在所關注的頻率 頻帶中具有相對較小的功率(例如，約-40分貝數位全標度(dBFS)至-30分貝數位全標度(dBFS))。因此，第二級404中之濾波器418之轉移函數H2(z)應經設計對小的輸入信號(例如，約-40dBFS至-30dBFS)具有良好的穩定性，但是應展現出極好的SNR效能(例如，約60dB至80dB)。對於小的輸入信號(例如，約-40dBFS至-30dBFS)具有極好的SNR效能(例如，約60dB至80dB)之此一威特比位元流產生器將對大的輸入信號(例如，約-10dBFS至0dBFS)具有不良穩定性。因此，第一級402以SNR效能換取大的輸入信號穩定性，而第二級404以大的輸入信號穩定性換取SNR效能。如上文方程式(9)中所示，所得串接輸出Y展現出第一級402之全標度(即，約0dBFS)穩定性及第二級404之極好的SNR效能，因此保持各級之最佳特性，取消第一級之非所要高截 尾誤差項()，且輸出第二級之低截尾誤差項()。
圖5係描繪根據本發明之另一實施例之一例示性串接位元流產生器500之至少一部分之一方塊圖。位元流產生器500本質上藉由將一第三單環路位元流產生器級502分別串接至上文結合圖4描述之第一單環路位元流產生器級402及第二單環路位元流產生器級404而擴展用於圖4中所示之闡釋性位元流產生器400之原理。
繼續再次參考圖5，分別如同先前結合圖4描述之第一單環路位元流產生器級402及第二單環路位元流產生器級404之各者，一第三單環路位元流產生器級502包含連接成一閉環回饋組態之一加法器506、一環路濾波器508、一排序器(排序3)510及一威特比解碼器(威特比3) 512。加法器506經操作以組合由威特比解碼器512產生之一位元流候選者信號yC3i與一輸入信號(在此情況下，其係由第二位元流產生器級404中之加法器416產生之誤差信號x3)，且產生指示自輸入信號x3減去位元流候選者信號yC3i之一組合輸出信號x4(即，x4=x3-yC3i)。
表示信號x3與位元流候選者信號yC3i之間之一差之信號x4接著行進穿過具有一轉移函數H3(z)之環路濾波器508。環路濾波器508經操作以接收信號x4並產生一經濾波之誤差信號e3。經濾波之誤差信號e3饋送至排序器510，排序器510依據誤差之一量值排列位元流候選者且選擇候選者之中具有一最小誤差值之一位元流候選者y3。排序器510經操作以結合威特比解碼器512選擇複數個候選者yC3i(i=1至N，其中N係一整數)之中具有一最小誤差值且因此表示與由第三單環路位元流產生器級502處理之其他位元流候選者相比更緊密逼近輸入信號x4之一位元流候選者(「最佳」候選者)。
由串接威特比位元流產生器500產生之一輸出信號y係藉由組合來自個別單環路位元流產生器級402、404及502之各自輸出而產生。為達成此，位元流產生器500包含一加法器514或替代性組合電路，其經操作以相加分別由第二位元流產生器級404及第三位元流產生器級502產生之位元流信號y2及y3與由第一位元流產生器級402產生之位元流信號y1(即，y=y1+y2+y3)。與第一位元流產生器級402輸出之個別位元流信號y1相比，由包含三個串接單環路位元流產生器級之位元流產生器500產生之輸出信號y有利地提供更精確逼近輸入信號x1。
此外，與圖4中所示之包含兩個個串接單環路位元流產生器級之位元流產生器400相比，由圖5中所示之包含三個串接單環路位元流產生器級之位元流產生器500產生之輸出信號y大體上提供有利地更精確逼近輸入信號x1。因此，根據本發明之實施例，可有利地控制威特比位元流產生器中之串接單環路位元流產生器級之數目以產生所需精確 度的輸出信號。
在z域表示中，使用下列推導式計算串接威特比位元流產生器500之輸出信號y，其中如同上述表達式，大寫字母係用以標示z域中之對應的信號：
輸出Y係由Y=Y1+Y2+Y3給定，且因此
根據上述方程式(10)應明白，串接威特比位元流產生器500之輸 出Y僅包含來自第三級之雜訊塑形截尾誤差項，且有利地取消來 自第一級之雜訊塑形截尾誤差項(即，)及來自第二級之雜訊塑形 截尾誤差項(即，)二者。
僅舉例而言且在不損失一般性的情況下，圖6至圖10描繪圖4中所示之闡釋性串接威特比位元流產生器400之MATLAB®模擬結果。圖6至圖10中所示之例示性波形係使用4.17792千兆赫(GHz)之一取樣頻率而獲得。選取輸入信號(x1)為具有8個載波之一40兆赫茲(MHz)寬複合調變信號，各載波由5MHz寬頻分碼多重存取(WCDMA)信號調變。複合調變信號至6.5dB經歷一波峰因數抑制(CFR)。圖6、圖7及圖8中分別展示信號y1、y2(=x1-y1)及y(=y1+y2)之頻譜。圖9及圖10中展 示歸因於串接而產生的超過10dB之效能改良。
可在一積體電路中實施根據本發明之實施例之技術之至少一部分。在形成積體電路時，通常在一半導體晶圓之一表面上以一重複圖案製造相同晶粒。各晶粒包含本文中描述之一裝置，且可包含其他結構及/或電路。個別晶粒係由晶圓切割或切片而成，接著封裝為一積體電路。熟習此項技術者將瞭解如何切片晶圓及封裝晶粒以產生積體電路。隨附圖式中圖解說明之例示性電路之任一者或該等例示性電路之部分可為一積體電路之部分。如此製成之積體電路被視為本發明之實施例之部分。
根據本發明之實施例之一積體電路本質上可用於其中利用數位編碼及/或調變/解調變之任何應用及/或電子系統。用於實施本發明之實施例之合適的系統可包含(但不限於)功率放大器(例如，SWPA)、傳輸器、接收器、信號產生器、通信網路、電子儀器(例如，量測設備)等等。併有此等積體電路之系統被視為本發明之實施例之部分。在本文中提供之本發明之實施例之教示下，一般技術者將能夠預期本發明之實施例之其他實施方案及應用。
本文中描述之本發明之實施例之圖解旨在提供對各種實施例之結構之一般理解，且其等不旨在用作所有元件及可充分利用本文中描述之結構之設備及系統之特徵之完整描述。在本文中的教示下，熟習此項技術者將明白許多其他實施例；亦利用並由許多其他實施例導出其他實施例，使得在不脫離本發明之範疇之情況下可作出結構及邏輯替代及變化。該等圖式亦僅僅係表示性且未按比例繪製。因此，本說明書及該等圖式被視為一闡釋性意義而非一限制性意義。
在本文中僅僅為方便起見個別地及/或共同地藉由術語「實施 例」指代本發明之實施例且在實際上展示一個以上實施例或發明概念的情況下不旨在將本申請案之範疇限於任何單個實施例或發明概念。 因此，雖然本文中已圖解說明並描述特定實施例，但是應瞭解達成相同目的之一配置可替代為所示之特定實施例；即，本發明旨在涵蓋各種實施例之任何及所有調適或變動。在本文中的教示下，熟習此項技術者將明白上述實施例與本文中並未具體描述之其他實施例之組合。
提供符合37 C.F.R.§ 1.72(b)之「發明摘要」，這要求「發明摘要」將會容許讀者快速地確認技術發明之本質。應瞭解，37 C.F.R.§ 1.72(b)將不會被用來解譯或限制申請專利範圍之範疇或意義。此外，在前述「實施方式」中可知，為簡化本發明將各種圖式一起分組在單個實施例中。此發明方法並未被解譯為反映所陳述之實施例需要的特徵多於各申請專利範圍中明確敘述的特徵之意圖。而是，如隨附申請專利範圍反映，發明標的係位在小於單個實施例之全部特徵之範圍中。因此藉此將下列申請專利範圍併入「實施方式」，各申請專利範圍均可獨立作為所陳述之標的。
在本文中提供之本發明之實施例的教示下，一般技術者將能夠預期本發明之實施例之技術之其他實施方案及應用。雖然本文中已參考隨附圖式描述本發明之闡釋性實施例，但是應瞭解本發明之實施例不限於該等精確實施例，且在不脫離隨附申請專利範圍之範疇的情況下由熟習此項技術者在其中作出各種其他變化及修改。
400‧‧‧串接威特比位元流產生器
402‧‧‧第一單環路位元流產生器級
404‧‧‧第二單環路位元流產生器級
406‧‧‧加法器
408‧‧‧環路濾波器
410‧‧‧排序器
412‧‧‧威特比解碼器
416‧‧‧加法器
418‧‧‧環路濾波器
420‧‧‧排序器
422‧‧‧威特比解碼器
424‧‧‧加法器
e1‧‧‧截尾誤差信號/輸入信號
e2‧‧‧第二誤差信號/輸入誤差信號
x1‧‧‧輸入信號
x2‧‧‧輸出信號
x3‧‧‧信號
y‧‧‧全域輸出信號
y1‧‧‧位元流候選者
y2‧‧‧位元流候選者
yc1i‧‧‧位元流候選者
yc2i‧‧‧位元流候選者

Claims (20)

  1. 一種位元流產生器，其包括：至少第一位元流產生器級及第二位元流產生器級，其等連接成一串接配置，該第一位元流產生器級包含一第一加法器，其經調適以接收供應至該位元流產生器之一輸入信號並經操作以產生指示該輸入信號與表示由該第一位元流產生器級產生之複數個位元流候選者之中最緊密逼近該輸入信號之一第一位元流候選者之間之一差之一第一誤差信號，該第二位元流產生器級包含一第二加法器，其經調適以接收由該第一加法器產生之該第一誤差信號並經操作以產生指示該第一誤差信號與表示由該第二位元流產生器級產生之複數個位元流候選者之中最緊密逼近該輸入信號之一第二位元流候選者之間之一差之一第二誤差信號；及一第三加法器，其經調適以接收分別由該第一位元流產生器級及該第二位元流產生器級產生之該第一位元流候選者及該第二位元流候選者並經操作以產生與該第一位元流候選者相比更緊密逼近該輸入信號之該位元流產生器之一輸出信號。
  2. 如請求項1之位元流產生器，其中該第一位元流產生器級進一步包括一環路濾波器，其具有經調適以接收該第一誤差信號之一輸入且經操作以產生一經濾波之誤差信號。
  3. 如請求項2之位元流產生器，其中該第一位元流產生器級進一步包括與該環路濾波器之一輸出耦合之一排序器，該排序器經操作以依據誤差量值排列由該第一位元流產生器級產生之該複數個位元流候選者且選擇由該第一位元流產生器級產生之該複數個位元流候選者之中具有一最小誤差值之一位元流候選者。
  4. 如請求項1之位元流產生器，其中該第一位元流產生器級進一步包括一威特比解碼器，其經操作以產生由該第一位元流產生器級產生之該複數個位元流候選者、儲存由該第一位元流產生器級產生之該複數個位元流候選者之至少一子集，且自由該第一位元流產生器級產生之該複數個位元流候選者選擇具有低於由該第一位元流產生器級產生之其他位元流候選者之誤差量值之該第一位元流候選者。
  5. 如請求項1之位元流產生器，其中該第二位元流產生器級進一步包括一環路濾波器，其具有經調適以接收該第二誤差信號之一輸入且經操作以產生一經濾波之誤差信號。
  6. 如請求項5之位元流產生器，其中該第二位元流產生器級進一步包括與該環路濾波器之一輸出耦合之一排序器，該排序器經操作以依據誤差量值排列由該第二位元流產生器級產生之該複數個位元流候選者且選擇由該第二位元流產生器級產生之該複數個位元流候選者之中具有一最小誤差值之一位元流候選者。
  7. 如請求項5之位元流產生器，其中該第二位元流產生器級中之該環路濾波器之一轉移函數經組態以實質上取消由該第一位元流產生器級產生之雜訊塑形截尾誤差。
  8. 如請求項1之位元流產生器，其中該第二位元流產生器級進一步包括一威特比解碼器，其經操作以產生由該第二位元流產生器級產生之該複數個位元流候選者、儲存由該第二位元流產生器級產生之該複數個位元流候選者之至少一子集，且自由該第二位元流產生器級產生之該複數個位元流候選者選擇具有低於由該第二位元流產生器級產生之其他位元流候選者之誤差量值之該第二位元流候選者。
  9. 如請求項1之位元流產生器，其進一步包括一第三位元流產生器 級，該第三位元流產生器級包含一第四加法器，其經調適以接收由該第二加法器產生之該第二誤差信號並經操作以產生指示該第二誤差信號與表示由該第三位元流產生器級產生之複數個位元流候選者之中最緊密逼近供應至該第三位元流產生器級之一輸入信號之一第三位元流候選者之間之一差之一第三誤差信號。
  10. 如請求項9之位元流產生器，其中該第三位元流產生器級進一步包括：一環路濾波器，其具有經調適以接收該第三誤差信號之一輸入並經操作以產生一經濾波之誤差信號；及一排序器，其與該環路濾波器之一輸出耦合，該排序器經操作以依據誤差量值排列由該第三位元流產生器級產生之該複數個位元流候選者且選擇由該第三位元流產生器級產生之該複數個位元流候選者之中具有一最小誤差值之一位元流候選者。
  11. 如請求項9之位元流產生器，其中該第三位元流產生器級進一步包括一威特比解碼器，其經操作以產生由該第三位元流產生器級產生之該複數個位元流候選者、儲存由該第三位元流產生器級產生之該複數個位元流候選者之至少一子集，且自由該第三位元流產生器級產生之該複數個位元流候選者選擇具有低於由該第三位元流產生器級產生之其他位元流候選者之誤差量值之該第三位元流候選者。
  12. 如請求項1之位元流產生器，其中該第一位元流產生器級及該第二位元流產生器級之各者包括一單環路威特比位元流產生器。
  13. 如請求項1之位元流產生器，其中該第二位元流產生器級經組態使得取消由該第一位元流產生器級產生之雜訊塑形截尾誤差。
  14. 如請求項1之位元流產生器，其中該第二位元流產生器級經組態 使得至少減小由該第一位元流產生器級產生之雜訊塑形截尾誤差。
  15. 如請求項1之位元流產生器，其中該位元流產生器之至少一部分係製造於至少一積體電路中。
  16. 一種電子系統，其包括：一積體電路，其包含至少一位元流產生器，該至少一位元流產生器包括：至少第一位元流產生器級及第二位元流產生器級，其等連接成一串接配置，該第一位元流產生器級包含一第一加法器，其經調適以接收供應至該位元流產生器之一輸入信號並經操作以產生指示該輸入信號與表示由該第一位元流產生器級產生之複數個位元流候選者之中最緊密逼近該輸入信號之一第一位元流候選者之間之一差之一第一誤差信號，該第二位元流產生器級包含一第二加法器，其經調適以接收由該第一加法器產生之該第一誤差信號並經操作以產生指示該第一誤差信號與表示由該第二位元流產生器級產生之複數個位元流候選者之中最緊密逼近該輸入信號之一第二位元流候選者之間之一差之一第二誤差信號；及一第三加法器，其經調適以接收分別由該第一位元流產生器級及該第二位元流產生器級產生之該第一位元流候選者及該第二位元流候選者並經操作以產生與該第一位元流候選者相比更緊密逼近該輸入信號之該位元流產生器之一輸出信號。
  17. 如請求項16之系統，其中該至少一位元流產生器中之該第一位元流產生器級進一步包括一威特比解碼器，其經操作以產生由該第一位元流產生器級產生之該複數個位元流候選者、儲存由 該第一位元流產生器級產生之該複數個位元流候選者之至少一子集，且自由該第一位元流產生器級產生之該複數個位元流候選者選擇具有低於由該第一位元流產生器級產生之其他位元流候選者之誤差量值之該第一位元流候選者。
  18. 如請求項16之系統，其中該至少一位元流產生器中之該第一位元流產生器級進一步包括一威特比解碼器，其經操作以產生由該第一位元流產生器級產生之該複數個位元流候選者、儲存由該第一位元流產生器級產生之該複數個位元流候選者之至少一子集，且自由該第一位元流產生器級產生之該複數個位元流候選者選擇具有低於由該第一位元流產生器級產生之其他位元流候選者之誤差量值之該第一位元流候選者。
  19. 如請求項16之系統，其中該至少一位元流產生器包括一第三位元流產生器級，該第三位元流產生器級包含一第四加法器，其經調適以接收由該第二加法器產生之該第二誤差信號並經操作以產生指示該第二誤差信號與表示由該第三位元流產生器級產生之複數個位元流候選者之中最緊密逼近供應至該第三位元流產生器級之一輸入信號之一第三位元流候選者之間之一差之一第三誤差信號。
  20. 一種用於使用複數個低階位元流產生器形成一穩定高階位元流產生器之方法，該方法包括：提供至少第一位元流產生器級及第二位元流產生器級；將該第一位元流產生器級及該第二位元流產生器級連接成一串接配置，該第一位元流產生器級包含一第一加法器，其經調適以接收供應至該位元流產生器之一輸入信號並經操作以產生指示該輸入信號與表示由該第一位元流產生器級產生之複數個位元流候選者之中最緊密逼近該輸入信號之一第一位元流候選 者之間之一差之一第一誤差信號，該第二位元流產生器級包含一第二加法器，其經調適以接收由該第一加法器產生之該第一誤差信號並經操作以產生指示該第一誤差信號與表示由該第二位元流產生器級產生之複數個位元流候選者之中最緊密逼近該輸入信號之一第二位元流候選者之間之一差之一第二誤差信號；及使分別由該第一位元流產生器級及該第二位元流產生器級產生之該第一位元流候選者及該第二位元流候選者相加，以藉此產生與該第一位元流候選者相比更緊密逼近該輸入信號之該位元流產生器之一輸出信號。
TW102129709A 2013-01-18 2013-08-19 串接威特比位元流產生器 TW201431299A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/022321 WO2014113028A1 (en) 2013-01-18 2013-01-18 Cascaded viterbi bitstream generator

Publications (1)

Publication Number Publication Date
TW201431299A true TW201431299A (zh) 2014-08-01

Family

ID=51209973

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129709A TW201431299A (zh) 2013-01-18 2013-08-19 串接威特比位元流產生器

Country Status (3)

Country Link
US (1) US9385837B2 (zh)
TW (1) TW201431299A (zh)
WO (1) WO2014113028A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11366977B2 (en) * 2015-08-24 2022-06-21 UNIVERSITé LAVAL System and method for detecting spikes in noisy signals

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153593A (en) * 1990-04-26 1992-10-06 Hughes Aircraft Company Multi-stage sigma-delta analog-to-digital converter
GB2319932B (en) 1996-11-27 2001-07-25 Sony Uk Ltd Signal processors
IT1315978B1 (it) 2000-07-31 2003-03-26 St Microelectronics Srl Metodo per ripristinare la stabilita' di un modulatore sigma-delta ecircuito per mettere in pratica tale metodo.
JP2004507144A (ja) * 2000-08-11 2004-03-04 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Σδ変調器を同期させる方法および装置

Also Published As

Publication number Publication date
US9385837B2 (en) 2016-07-05
WO2014113028A1 (en) 2014-07-24
US20150074501A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
US7576671B2 (en) Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
US8344921B2 (en) Sigma-delta modulator with SAR ADC and truncater having order lower than order of integrator and related sigma-delta modulation method
CN1327618C (zh) 具有电流模式dem和dem判决逻辑的多电平量化器增量总和调制器
US7432841B1 (en) Delta-sigma analog-to-digital converter with pipelined multi-bit quantization
EP1081863B1 (en) Delta-sigma modulator with two-step quantization, and method for using two-step quantization in delta-sigma modulation
JP2010171484A (ja) 半導体集積回路装置
TWI538412B (zh) 轉換電路及其轉換方法
Swaminathan et al. A digital requantizer with shaped requantization noise that remains well behaved after nonlinear distortion
EP1374415A2 (en) Delta sigma converter incorporating a multiplier
EP3297169A1 (en) Continuous-time cascaded sigma-delta analog-to-digital
CN109889203B (zh) 半导体器件及其操作方法
JP3636130B2 (ja) トレリス型ノイズシェイピング変調器
TWI636670B (zh) Δ-σ調製器
US10659074B2 (en) Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator
Sun et al. Low-Complexity High-Order Vector-Based Mismatch Shaping in Multibit $\Delta\Sigma $ ADCs
US7511647B2 (en) Dynamic element matching method and device
US9584153B2 (en) Efficient dithering technique for sigma-delta analog-to-digital converters
TW201431299A (zh) 串接威特比位元流產生器
US7283081B2 (en) Application circuit and method for shaping noises
CN106788443B (zh) 一种改进型的MASH结构Sigma-Delta调制器
JP2010114894A (ja) 多段リセット可能シグマデルタアナログ／デジタル変換器
Li et al. Analysis and design of a multi-bit sigma-delta modulator for chromatography application
Temenos et al. Noise shaping advantages of band-pass multi-step look-ahead sigma-delta modulators over conventional ones in signal synthesis
Song Hardware reduction of MASH delta-sigma modulator based on partially folded architecture
Yesufu et al. An algorithm for high precision delta-sigma digital-to-analog converters