CN109889203B - 半导体器件及其操作方法 - Google Patents

半导体器件及其操作方法 Download PDF

Info

Publication number
CN109889203B
CN109889203B CN201811490785.XA CN201811490785A CN109889203B CN 109889203 B CN109889203 B CN 109889203B CN 201811490785 A CN201811490785 A CN 201811490785A CN 109889203 B CN109889203 B CN 109889203B
Authority
CN
China
Prior art keywords
adc
signal
output
node
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811490785.XA
Other languages
English (en)
Other versions
CN109889203A (zh
Inventor
罗承仁
朴多顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109889203A publication Critical patent/CN109889203A/zh
Application granted granted Critical
Publication of CN109889203B publication Critical patent/CN109889203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/46—Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
    • H03M3/446—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by a particular choice of poles or zeroes in the z-plane, e.g. by positioning zeroes outside the unit circle, i.e. causing the modulator to operate in a chaotic regime
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种半导体器件包括：环路滤波器，其接收差分模拟信号并产生指示模拟输入信号和反馈信号之间的误差的残差信号；第一ADC，其接收残差信号并产生第一数字表示；第二ADC，其接收模拟输入信号并产生与模拟输入信号相对应的第二数字表示；以及数模转换器(DAC)，其接收第一数字表示和第二数字表示之和，并产生模拟反馈信号。至少第一ADC是多位逐次逼近寄存器ADC。

Description

半导体器件及其操作方法
相关申请的交叉引用
本申请要求于2017年12月6日提交的韩国专利申请No.10-2017-0166803的优先权，其主题通过引用方式并入本文中。
技术领域
本发明构思涉及半导体器件以及半导体器件的操作方法。更具体地，本发明构思涉及一种将模拟信号转换为数字信号的半导体器件及其操作方法。
背景技术
在许多电子设备中，一个或多个模拟信号被转换为相应的数字信号。例如，使用传感器执行测量的测量装置向模数转换器(ADC)提供模拟信号，模数转换器(ADC)将模拟信号转换为相应的数字信号以用于后续处理。传感器的示例包括温度传感器、湿度传感器、压力传感器、麦克风、无线电接收机、数字测量设备等。
许多测量装置需要高分辨率，因此可以使用Δ-∑调制器。Δ-∑调制器具有能够以低成本和高分辨率将模拟信号转换为相应的数字信号的优点。一般来说，Δ-∑ADC使用Δ-∑调制器对模拟信号进行编码，然后将数字滤波器应用于Δ-∑调制器的输出以产生高分辨率数字输出。
Δ-∑调制器通常包括用于误差反馈的环路滤波器。Δ-∑调制器具有将量化噪声移动到高频带的噪声整形功能。
发明内容
本发明构思的一个方面提供了一种半导体器件，其将模拟信号转换为数字信号，同时降低了功耗并提高了操作稳定性。
本发明构思的另一方面提供了一种操作半导体器件的方法，其将模拟信号转换为数字信号，同时降低了功耗并提高了操作稳定性。
本发明构思领域的各个方面不限于上面提到的那些方面，并且本领域技术人员根据以下描述将清楚地理解未被提及的其他方面。
根据本公开的一个方面，提供了一种半导体器件，包括：环路滤波器，接收差分模拟信号并产生指示模拟输入信号和反馈信号之间的误差的残差信号；第一模数转换器(ADC)，接收残差信号并产生第一数字表示；第二ADC，接收模拟输入信号并产生与模拟输入信号相对应的第二数字表示；以及数模转换器(DAC)，接收第一数字表示和第二数字表示之和，并产生模拟反馈信号，其中第一ADC是使用第一阶跃电压的多位逐次逼近寄存器ADC。
根据本公开的一个方面，提供了一种半导体器件，包括：第一节点，在模拟输入信号和反馈信号之间执行减法操作，以产生差分模拟信号；第二节点，对第一数字表示和第二数字表示执行加法操作；数模转换器(DAC)，根据第二节点的输出产生反馈信号；增益块，对差分模拟信号执行放大操作；第一积分器，对经放大的差分模拟信号执行第一积分操作，以产生第一积分结果；第一滤波器和第二滤波器，第一滤波器对第一积分结果执行第一滤波操作，第二滤波器对第一积分结果执行第二滤波操作；第一子节点，对第一滤波器的输出和第二滤波器的输出执行加法操作；第二积分器，对第一子节点的输出执行第二积分操作，以产生第二积分结果；以及精细模数转换器(ADC)，根据第二积分结果产生第一数字表示。
根据本公开的一个方面，提供了一种操作半导体器件的方法。该方法包括：使用环路滤波器产生指示模拟输入信号和反馈信号之间的误差的残差信号，环路滤波器接收差分模拟信号；使用第一模数转换器(ADC)根据残差信号产生第一数字表示；使用第二ADC根据模拟输入信号产生第二数字表示；以及使用数模转换器(DAC)产生反馈信号，数模转换器(DAC)接收第一数字表示和第二数字表示之和，其中第一ADC是使用第一阶跃电压的多位逐次逼近寄存器ADC。
附图说明
通过参照附图详细描述本发明构思的示例实施例，本发明构思的以上和其他方面和特征将变得更清楚，在附图中：
图1是示出了根据本发明构思的实施例的半导体器件的电路框图；
图2是在一个实施例中进一步示出图1的半导体器件1的电路框图；
图3是在一个实施例中进一步示出图1和图2的Δ-∑调制器的电路框图；以及
图4、图5、图6和图7是以一些附加的细节说明根据本发明构思的实施例的半导体器件的操作的各种图。
具体实施方式
图1是示出了根据本发明构思的实施例的半导体器件1的相关部分的电路框图。
这里，半导体器件1(可能在信号处理操作中尤其)接收模拟输入信号(IN)并将模拟输入信号转换为相应的最终数字输出(OUT)。更具体地，图1中所示的实施例包括多级噪声整形(MASH)模数转换器(ADC)。
图1的MASH ADC可以理解为包括前端和后端。前端对模拟输入信号进行数字化，而后端对指示前端输出和模拟输入信号之间的差异的误差(前端误差)信号进行数字化。在此上下文中，术语“数字化”意味着使用一个或多个信号处理操作来产生与至少一个模拟信号相对应的数字输出信号(数字表示)。类似于图1中所示的MASH ADC的那些MASH ADC容易受到系数误差的潜在不利影响。然而，可以使用更高阶的前端调制器来减轻这个弱点。此外，可以使用反馈型前端调制器来更好地确保信号稳定性。
术语“0-L MASH ADC”通常指其中使用奈奎斯特ADC作为前端的配置。因此，0-LMASH ADC不包括环路滤波器作为前端的一部分，并且后端Δ-∑调制器可以用于对前端误差进行数字化。半导体器件1可以是0-L MASH ADC，但是本发明构思的范围不限于此。
参考图1，半导体器件1包括Δ-∑调制器10、第二ADC 220，并且还可以包括信号传递函数(STF)块240和抽取器260。
在操作中，第二ADC 220接收模拟输入信号，并输出与模拟输入信号相对应的第二数字信号(或“第二数字表示”)。换言之，第二ADC 220输出模拟输入信号的近似数字表示。
某些粗-精细ADC架构被设计为降低功耗，同时保持高信号分辨率。粗-精细ADC由于它们通常包括粗ADC和精细ADC而因此得名。粗ADC使用第一阶跃电压来检测输入信号的特定部分。在该上下文中，术语“部分”指输入信号的任意部分。例如，输入信号可以包括一系列任意指定的部分(...P-1，P，P+1，...)。因此，假设指定为‘P’的特定周期，由第二ADC220提供的第二数字表示是P的近似数字表示，并且通过使用数模转换器(DAC)从模拟输入信号中减去P而得到“残差”，以产生针对精细ADC的相应输入(或反馈信号)。
精细ADC可以使用小于或等于第一阶跃电压的第二阶跃电压。精细ADC实质上接收残差信号并输出与提供给第一ADC 120的残差信号相对应的第一数字信号(或“第一数字表示”)。在下文中，将对该方案进行一些附加的详细描述。
与前述内容一致，图1中所示的第二ADC 220可以是粗ADC，并且第一ADC 120可以是精细ADC。可以使用由精细ADC提供的第一数字表示对由粗ADC提供的第二数字表示进行数字信号处理，以产生最终数字输出。
在本发明构思的一些实施例中，第二ADC 220可以实现为逐次逼近寄存器(SAR)ADC。具体地，第二ADC 220可以是多位SAR ADC，其具有相对低的功耗。然而，由于SAR ADC的分辨率通常仅约12比特，因此SAR ADC不适用于高分辨率操作环境。相反，具有20比特的分辨率或更高分辨率的Δ-∑调制器通常适用于高分辨率环境，然而其具有相对高的功耗。
在本发明构思的某些实施例中，粗-精细ADC可以包括SAR ADC作为粗ADC，并且包括Δ-∑调制器作为精细ADC，以实现功耗与分辨率要求之间的平衡。尽管如此，这种设计易受过程一致性和物理噪声问题的影响。例如，当粗-精细ADC中的粗ADC和精细ADC的最低有效位的相应大小基本上不同时，可能出现误差并且分辨率降低。
在一个实施例中，图1的Δ-∑调制器10包括环路滤波器100、以及第一ADC 120和DAC 140。环路滤波器100接收指示模拟输入信号(IN)和DAC 140提供的反馈信号之间的误差的差分模拟信号。下面将参考图2描述环路滤波器100的一个可能的实施例。
第一ADC 120输出第一数字表示信号，该第一数字表示信号是与通过环路滤波器100之后的差分模拟信号相对应的数字信号。第一数字表示信号被共同地提供给第二节点180和第三节点280。
第二节点180将由第二ADC 220提供的第二数字表示信号与由第一ADC 120提供的第一数字表示信号相加，以产生反馈信号的数字版本，该反馈信号的数字版本作为输入提供给DAC 140。然后，DAC 140将反馈信号的数字版本转换为模拟反馈信号并将该模拟反馈信号提供给第一节点160，其中第一节点160在模拟输入信号(IN)和反馈信号之间执行减法操作，以产生传递到环路滤波器100的差分模拟信号。
第三节点280将由第一ADC 120提供的第一数字表示信号与STF块240的输出信号相加。得到的信号被提供给抽取器260。
STF块240是数字信号处理块，其从第二ADC 220接收第二数字表示信号，并根据预设的特征表达式执行数字信号处理。例如，在本发明构思的一个实施例中，STF块240可以根据与由第二ADC 220所提供的第二数字表示信号相关联的以下特征表达式来执行数字信号处理。
STF(z)＝2z-1-z-2
以这种方式，可以导出最终数字输出(OUT)，其中通过将反映环路滤波器100的信号特性的特征表达式与由第二ADC 220提供的第二数字表示信号相乘获得的结果与由第一ADC 120提供的第一数字表示信号相加以获得求和结果，该求和结果作为输入应用于抽取器260。
抽取器260接收通过将STF块240的输出与由第一ADC 120提供的第一数字表示相加而获得的信号，并产生N比特的输出，其中N是自然数。具体地，在本发明构思的一些实施例中，N将大于或等于20。
在前述配置中，抽取器260用作数字低通滤波器以抑制由Δ-∑调制器10提供的输出信号的高频分量，以便以低频输出率产生(例如)20比特或更高高分辨率的代码。
假设第一ADC 120是具有与第二ADC 220的第二阶跃电压相同的第一阶跃电压的多位SAR ADC，与例如第一ADC 120是第一位闪存ADC的配置相比，实现了显著的优点。
尽管如上所述将第二ADC 220配置为根据某些粗-精细ADC结构的多位SAR ADC提供了低功耗和高分辨率，但是当第一ADC 120是1位闪存ADC时，还需要附加电路以对由LSB大小的差异引起的潜在误差进行校正。例如，为了校正这种类型的误差，可能需要将第一ADC 120的输出信号乘以K的电路，其中K＞＞1，以提供冗余。然而，提供执行乘以K的操作的电路增加了半导体器件的总成本和尺寸，并产生具有相对高功耗的半导体器件。此外，反馈信号的最小值被限制于Δ-∑调制器中的K。
因此，通过将第一ADC 120提供为多位SAR ADC，本发明构思的实施例避免了这些潜在的问题。附加地，存在如下优点：更精确地表达了与Δ-∑调制器10的输入相对应的“Δ”值，并且通过减少包括Δ-∑调制器10中提供的积分器在内的电路的电压电平的变化，可以提高其稳定性。此外，可以提高滤波器的整体性能，或者可以增强与滤波器系数的选择相关联的自由度。
图2是在一个实施例中进一步示出根据本发明构思的实施例的半导体器件1的电路框图。
参考图2，半导体器件1的Δ-∑调制器10再次包括环路滤波器100、第一ADC 120、DAC 140、第一节点160和第二节点180。
然而，环路滤波器100还被示为包括增益块130、第一积分器102、第一滤波器103、第二滤波器104、第一子节点105、第二积分器106、第二子节点107和第三滤波器108。
增益块130接收由第一节点160提供的差分模拟信号，执行缩放操作，并将缩放结果提供给第一积分器102。
第一积分器102从增益块130接收缩放结果，执行第一积分操作，并且将第一积分结果共同提供给第一滤波器103和第二滤波器104。在图2示出的实施例中，例如，第一积分器102的系数可以被如下定义，但是本发明构思的范围不限于此，并且本领域技术人员将认识到可以根据所需目的而不同地定义系数。然而，作为一个示例，C1可以是1，使得：
在该假设下，第一滤波器103接收由第一积分器102提供的输出，执行第一滤波操作，并将结果提供给第一子节点105，其中C2可以是1，使得：
c2Z-1
第二滤波器104也接收由第一积分器102提供的输出，执行第二滤波操作，并向第一子节点105提供结果，其中A1可以是2，使得：
A1(1-z-1)
第一子节点105将第一滤波器103的输出与第二滤波器104的输出相加以产生求和结果，并且还从求和结果中减去由第三滤波器108(下文中描述)提供的输出，并将得到的输出提供给第二积分器106。
第二积分器106接收第一子节点105的输出，执行第二积分操作以产生第二积分结果，并将第二积分结果提供给第二子节点107和第一ADC 120。在图2所示的实施例中，第二积分器106的系数可以被定义为：
第二子节点107从由第一ADC 120提供的第一数字表示中减去从第二积分器106接收的第二积分结果，以产生提供给第三滤波器108的输出。
第三滤波器108接收由第二子节点107提供的输出，执行第三滤波操作，并将结果提供给第一子节点105。也就是说，在由第一ADC 120执行的数字转换之后，第三滤波器108使用剩余电压作为输入来执行第三滤波操作。在一个示例中，第三滤波器108的系数可以是：
z-1(1-z-1)
在图2所示的实施例中，Δ-∑调制器10使用由第一积分器102和第二积分器106的组合提供的二次积分操作来使用提供为多位SAR ADC的第一ADC 120的残差提供包括第二子节点107、第三滤波器108和第一子节点105的噪声耦合路径，以表现三级滤波器特性。
图3是在另一实施例中进一步示出根据本发明构思的实施例的类似于图1和图2的半导体器件中使用的Δ-∑调制器的Δ-∑调制器的电路框图。图3的Δ-∑调制器用模数转换设备109代替ADC 120，模数转换设备109提供下面描述的输出‘V’，其中针对图3的Δ-∑调制器的噪声传递函数(NTF)和信号传递函数(STF)可以表示为：
V＝(2z-1-z-2)U+(1-z-1)3E2
STF(z)＝2z-1-Z-2
NTF(z)＝(1-z-1)3
这里，STF(z)是提供给STF块240的特征表达式。然而，由于上述特征表达式的系数仅包括整数，因此存在可以通过仅使用移位器、延迟器和减法器而经济地提供该特征表达式的优点。此外，存在可以使用STF块240在模拟输入信号的带宽中消除谐波失真音调的优点。
图4是进一步示出在本发明构思的某些实施例的上下文中可以用作上述二次积分器的开关电容器(SC)网络的电路图。在这方面，提供应用(Z-1E1N)的第一路径。应用Vop1的第二路径和应用Von1的第三路径连接到第一子节点105。这里，第一路径与由图3的第三滤波器108通过反相器111提供的输出相对应，第二路径与图3的第一滤波器的输出相对应，并且第三路径与图3的第二滤波器104的输出相对应，其中第二路径和第三路径向差分放大器112提供输入，差分放大器112提供Vop2作为输出。
图5是示出了根据本发明构思的某些实施例的第一积分器120被提供为多位SARADC的示例的电路图。图6是时序图，并且图7是进一步描述图5的电路的操作的流程图。
一起参考图1、图2、图3、图4、图5、图6和图7，使用第一ADC 120提供已经通过环路滤波器100的模拟输入信号IN的第一数字表示(S701)，其中第一ADC 120包括多位SAR ADC。
还使用第二ADC 220和差分放大器112提供模拟输入信号的第二数字表示(S703)。
使用环路滤波器100确定模拟输入信号和由DAC 140提供的反馈信号之间的误差(S705)。这里，由第二ADC 220提供的第二数字表示可以与由第一ADC 120提供的第一数字表示相加，其结果作为输入被应用于DAC 140，从而产生模拟反馈信号。
前述方法步骤(S705)可以包括：使用第一积分器102对增益块130的输出执行第一积分操作，分别使用第一滤波器103和第二滤波器104对第一积分器102的输出各自执行第一滤波操作和第二滤波操作，使用第二子节点105对第一滤波器103的输出和第二滤波器104的输出执行加法操作，使用第二积分器120对第二子节点105的输出执行第二积分操作，并将得到的信号提供给第一ADC 120。
备选地或附加地，前述方法步骤(S705)还可以包括：使用第二子节点107对第二积分器120的输出和第一ADC 120的输出执行减法运算，使用第三滤波器108对第二子节点107的输出执行第三滤波操作，以及使用第一子节点105对第一滤波器103的输出、第二滤波器104的输出和第三滤波器108的输出执行减法操作。
此外，上述方法包括将第一数字表示和第二数字表示相加(S707)。
在本发明构思的一些实施例中，所述方法还可以包括：在第一节点160处对模拟输入信号和反馈信号执行减法操作。
此外，在本发明构思的一些实施例中，所述方法还可以包括：使用STF块240对第二ADC 220的输出执行预设数字信号处理。
此外，在本发明构思的一些实施例中，上述方法还可以包括：根据STF块240的输出和第一ADC 120的输出作为应用于抽取器260的输入，产生N比特(其中N是自然数)的输出。
根据到目前为止所描述的本发明构思的各种实施例，可以提供具有降低的功耗和改善的操作稳定性的ADC。
具体地，通过将第一ADC120提供为多位SAR ADC，存在如下优点：不需要由于LSB大小的偏差而添加误差补偿电路。此外，由于Δ-∑调制器的反馈信号的最小值不限于特定范围，因此可以提高ADC的整体操作稳定性。
此外，存在如下优点：更精确地表达了与Δ-∑调制器10的输入相对应的“Δ”值，并且可以减小包括Δ-∑调制器10中提供的积分器在内的电路元件的电压电平的变化，同时可以提高其稳定性，此外，可以提高滤波器性能，或者可以增强选择滤波器系数的自由度。
此外，Δ-∑调制器10可以通过使用提供为多位SAR ADC的第一ADC 120的残差提供噪声耦合路径同时仅采用第一积分器102和第二积分器106的二次积分器，来表现三级滤波器特性。
在结束详细描述时，本领域技术人员将理解，可以对优选实施例进行许多变化和修改而基本上不会脱离本发明构思的原理。因此，本公开所公开的优选实施例仅用于一般性和描述性意义，而不是用于限制的目的。

Claims (20)

1.一种半导体器件，包括：
环路滤波器，接收差分模拟信号并产生指示模拟输入信号和反馈信号之间的误差的残差信号；
第一模数转换器ADC，接收所述残差信号并产生第一数字表示；
第二ADC，接收所述模拟输入信号并产生与所述模拟输入信号相对应的第二数字表示；以及
数模转换器DAC，接收所述第一数字表示和所述第二数字表示之和，并产生模拟反馈信号，
其中所述第一ADC是使用第一阶跃电压的多位逐次逼近寄存器SAR ADC。
2.根据权利要求1所述的半导体器件，其中，所述第二ADC是使用第二阶跃电压的多位SAR ADC，所述第二阶跃电压小于或等于所述第一阶跃电压。
3.根据权利要求1所述的半导体器件，还包括：
第一节点，在所述模拟输入信号和所述反馈信号之间执行减法操作，以产生所述差分模拟信号。
4.根据权利要求3所述的半导体器件，其中，所述环路滤波器还包括：
增益块，接收所述差分模拟信号，并对所述差分模拟信号执行缩放操作以产生缩放结果；
第一积分器，接收所述缩放结果，并对所述缩放结果执行第一积分操作以产生第一积分结果；
第一滤波器和第二滤波器，共同接收所述第一积分结果，并分别对所述第一积分结果执行第一滤波操作和第二滤波操作；
第一子节点，将所述第一滤波器的输出与所述第二滤波器的输出相加，以产生求和结果；以及
第二积分器，接收第一子节点的输出，执行第二积分操作以产生第二积分结果，并将所述第二积分结果提供给所述第一ADC。
5.根据权利要求4所述的半导体器件，其中，所述环路滤波器还包括：
第二子节点，在所述第二积分结果和所述第一ADC提供的所述第一数字表示之间执行减法操作；以及
第三滤波器，接收所述第二子节点的输出信号并执行第三滤波操作，
其中所述第一子节点在所述第三滤波器的输出和所述求和结果之间执行减法操作。
6.根据权利要求1所述的半导体器件，还包括：
信号传递函数STF块，从所述第二ADC接收所述第二数字表示，并执行预设数字信号处理。
7.根据权利要求6所述的半导体器件，还包括：
第三节点，将所述STF块的输出与来自所述第一ADC的第一数字表示相加。
8.根据权利要求7所述的半导体器件，还包括：
抽取器，接收所述第三节点的输出，以产生N比特的最终数字输出，其中N是自然数。
9.根据权利要求1所述的半导体器件，其中，所述第二ADC是粗ADC，并且所述第一ADC是精细ADC。
10.一种半导体器件，包括：
第一节点，在模拟输入信号和反馈信号之间执行减法操作，以产生差分模拟信号；
第二节点，对第一数字表示和第二数字表示执行加法操作；
数模转换器DAC，根据所述第二节点的输出产生所述反馈信号；
增益块，对所述差分模拟信号执行放大操作；
第一积分器，对经放大的差分模拟信号执行第一积分操作，以产生第一积分结果；
第一滤波器和第二滤波器，所述第一滤波器对所述第一积分结果执行第一滤波操作，并且所述第二滤波器对所述第一积分结果执行第二滤波操作；
第一子节点，对所述第一滤波器的输出和所述第二滤波器的输出执行加法操作；
第二积分器，对所述第一子节点的输出执行第二积分操作，以产生第二积分结果；以及
精细模数转换器ADC，根据所述第二积分结果产生所述第一数字表示。
11.根据权利要求10所述的半导体器件，还包括：
粗ADC，根据所述模拟输入信号产生所述第二数字表示；
信号传递函数STF块，接收所述第二数字表示并执行预设数字信号处理；
第三节点，对所述STF块的输出和所述第一数字表示执行加法操作；以及
抽取器，接收所述第三节点的输出，以产生N比特的最终数字输出，其中N是自然数。
12.一种操作半导体器件的方法，所述方法包括：
使用环路滤波器产生指示模拟输入信号和反馈信号之间的误差的残差信号，所述环路滤波器接收差分模拟信号；
使用第一模数转换器ADC根据所述残差信号产生第一数字表示；
使用第二ADC根据所述模拟输入信号产生第二数字表示；以及
使用数模转换器DAC产生所述反馈信号，所述数模转换器DAC接收所述第一数字表示和所述第二数字表示之和，
其中所述第一ADC是使用第一阶跃电压的多位逐次逼近寄存器SAR ADC。
13.根据权利要求12所述的方法，其中，所述第二ADC是使用第二阶跃电压的多位SARADC，所述第二阶跃电压小于或等于所述第一阶跃电压。
14.根据权利要求12所述的方法，还包括：
在第一节点处在所述模拟输入信号和反馈信号之间执行减法操作，以产生所述差分模拟信号。
15.根据权利要求14所述的方法，还包括：
使用增益块对所述差分模拟信号执行缩放操作，以产生缩放结果；
使用第一积分器对所述缩放结果执行第一积分操作，以产生第一积分结果；
使用第一滤波器对所述第一积分结果执行第一滤波操作；
使用第二滤波器对所述第一积分结果执行第二滤波操作；
在第一子节点处将所述第一滤波器的输出与所述第二滤波器的输出相加，以产生求和结果；以及
使用第二积分器对第一子节点的输出执行第二积分操作以产生第二积分结果，并将所述第二积分结果提供给所述第一ADC。
16.根据权利要求15所述的方法，还包括：
在第二子节点处，在所述第二积分结果和所述第一数字表示之间执行减法操作；
使用第三滤波器对所述第二子节点的输出执行第三滤波操作；以及
在所述第三滤波器操作的结果和所述求和结果之间执行减法操作。
17.根据权利要求12所述的方法，还包括：
使用信号传递函数STF块对所述第二数字表示执行预设数字信号处理。
18.根据权利要求17所述的方法，还包括：
在第三节点处将所述STF块的输出与所述第一数字表示相加。
19.根据权利要求18所述的方法，还包括：
使用抽取器根据所述第三节点的输出产生具有N比特的最终数字输出，其中N是自然数。
20.根据权利要求12所述的方法，其中，所述第二ADC是粗ADC，并且所述第一ADC是精细ADC。
CN201811490785.XA 2017-12-06 2018-12-06 半导体器件及其操作方法 Active CN109889203B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0166803 2017-12-06
KR1020170166803A KR102441025B1 (ko) 2017-12-06 2017-12-06 반도체 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN109889203A CN109889203A (zh) 2019-06-14
CN109889203B true CN109889203B (zh) 2023-12-19

Family

ID=66924991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811490785.XA Active CN109889203B (zh) 2017-12-06 2018-12-06 半导体器件及其操作方法

Country Status (3)

Country Link
US (1) US10404270B2 (zh)
KR (1) KR102441025B1 (zh)
CN (1) CN109889203B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3105897B1 (fr) * 2019-12-26 2023-10-27 Thales Sa Dispositif de conversion analogique-numérique comprenant deux étages cascadés de conversion analogique-numérique avec registre à approximations successives et mise en forme du bruit, et capteur électronique associé
US10931299B1 (en) * 2020-03-31 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Analog to digital converter with VCO-based and pipelined quantizers
CN112713898B (zh) * 2020-12-21 2022-12-09 湖南国科微电子股份有限公司 一种噪声整形sar adc以及一种soc

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271782B1 (en) * 1998-08-06 2001-08-07 Jesper Steensgaard-Madsen Delta-sigma A/D converter
CN102725963A (zh) * 2011-01-30 2012-10-10 北京大学深圳研究生院 一种多位δ-σ调制器
CN103840833A (zh) * 2014-02-24 2014-06-04 电子科技大学 一种红外焦平面阵列读出电路的模数转换电路
CN103916130A (zh) * 2013-01-07 2014-07-09 立锜科技股份有限公司 三角积分调变装置
CN105391450A (zh) * 2014-09-02 2016-03-09 恩智浦有限公司 高效模拟-数字转换器
CN106253908A (zh) * 2015-06-11 2016-12-21 美国亚德诺半导体公司 过采样δ‑σ调制器的超低功耗双量化器架构
CN106561002A (zh) * 2015-10-02 2017-04-12 英飞凌科技奥地利有限公司 借助于增益提升的过采样模数转换器的带宽扩展

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000044098A1 (en) * 1999-01-19 2000-07-27 Steensgaard Madsen Jesper Residue-compensating a / d converter
US6195032B1 (en) 1999-08-12 2001-02-27 Centillium Communications, Inc. Two-stage pipelined recycling analog-to-digital converter (ADC)
FI107664B (fi) 1999-09-03 2001-09-14 Nokia Mobile Phones Ltd Delta-sigma-modulaattori, jossa on kaksivaiheinen kvantisointi, sekä menetelmä kaksivaiheisen kvantisoinnin käyttämiseksi delta-sigma-modulaatiossa
US6459400B1 (en) 2000-12-01 2002-10-01 Stmicroelectronics, Inc. Apparatus for high speed analog-to-digital conversion by localizing an input voltage to a voltage range
US6940436B2 (en) 2003-10-31 2005-09-06 Texas Instruments Incorporated Analog-to-digital conversion system with second order noise shaping and a single amplifier
US7129874B2 (en) * 2004-06-10 2006-10-31 Nordic Semiconductor Asa Method and apparatus for operating a pipelined ADC circuit
TWI318508B (en) * 2006-04-19 2009-12-11 Realtek Semiconductor Corp Sigma-delta modulator
JP2013058972A (ja) 2011-09-09 2013-03-28 Renesas Electronics Corp 逐次比較型ａｄ変換器及びその制御方法
US8618975B2 (en) 2011-10-26 2013-12-31 Semtech Corporation Multi-bit successive approximation ADC
US20140240153A1 (en) * 2013-02-28 2014-08-28 Texas Instruments Incorporated Advanced overload protection in sigma delta modulators
US9178529B2 (en) 2013-10-18 2015-11-03 Analog Devices Global Multi-stage noise shaping analog-to-digital converter
US9490818B2 (en) * 2013-11-27 2016-11-08 Silicon Laboratories Inc. Cancellation of delta-sigma quantization noise within a fractional-N PLL with a nonlinear time-to-digital converter
KR101583292B1 (ko) 2014-01-23 2016-01-07 고려대학교 산학협력단 아날로그-디지털 변환기의 동적 레지듀 증폭기 및 그 증폭 방법
US9219492B1 (en) 2014-09-19 2015-12-22 Hong Kong Applied Science & Technology Research Institute Company, Limited Loading-free multi-stage SAR-assisted pipeline ADC that eliminates amplifier load by re-using second-stage switched capacitors as amplifier feedback capacitor
US9614510B2 (en) 2015-03-13 2017-04-04 Texas Instruments Incorporated Input path matching in pipelined continuous-time analog-to-digital converters
KR101670440B1 (ko) 2015-05-07 2016-10-28 고려대학교 산학협력단 저전력 고속 축차 비교형 아날로그 디지털 변환기 및 그 변환 방법
KR101645571B1 (ko) 2015-08-18 2016-08-04 연세대학교 산학협력단 비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치
US9787316B2 (en) 2015-09-14 2017-10-10 Mediatek Inc. System for conversion between analog domain and digital domain with mismatch error shaping
US9838031B2 (en) 2015-12-16 2017-12-05 Analog Devices Global Dither injection for continuous-time MASH ADCS
KR101840683B1 (ko) * 2017-09-27 2018-03-21 포항공과대학교 산학협력단 잔류전압 적분을 이용한 축차 근사형 아날로그 디지털 변환기

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271782B1 (en) * 1998-08-06 2001-08-07 Jesper Steensgaard-Madsen Delta-sigma A/D converter
CN102725963A (zh) * 2011-01-30 2012-10-10 北京大学深圳研究生院 一种多位δ-σ调制器
CN103916130A (zh) * 2013-01-07 2014-07-09 立锜科技股份有限公司 三角积分调变装置
CN103840833A (zh) * 2014-02-24 2014-06-04 电子科技大学 一种红外焦平面阵列读出电路的模数转换电路
CN105391450A (zh) * 2014-09-02 2016-03-09 恩智浦有限公司 高效模拟-数字转换器
CN106253908A (zh) * 2015-06-11 2016-12-21 美国亚德诺半导体公司 过采样δ‑σ调制器的超低功耗双量化器架构
CN106561002A (zh) * 2015-10-02 2017-04-12 英飞凌科技奥地利有限公司 借助于增益提升的过采样模数转换器的带宽扩展

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高性能及新颖性A/D转换器技术综述;黄伟;严利人;周卫;;微电子学(第06期);51-56 *

Also Published As

Publication number Publication date
US20190199367A1 (en) 2019-06-27
KR102441025B1 (ko) 2022-09-05
KR20190069650A (ko) 2019-06-20
CN109889203A (zh) 2019-06-14
US10404270B2 (en) 2019-09-03

Similar Documents

Publication Publication Date Title
CN107465412B (zh) Δ-σ调制器、模拟-数字转换器和信号转换方法
US7948414B2 (en) Delta-sigma analog-to-digital conversion apparatus and method thereof
JP2704060B2 (ja) 過サンプリング変換器
US7525464B2 (en) Sigma-delta modulator with DAC resolution less than ADC resolution
US8344921B2 (en) Sigma-delta modulator with SAR ADC and truncater having order lower than order of integrator and related sigma-delta modulation method
US7446687B2 (en) Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator
US6313775B1 (en) Delta-sigma modulator with two-step quantization, and method for using two-step quantization in delta-sigma modulation
CN109889203B (zh) 半导体器件及其操作方法
US7450047B1 (en) Sigma-delta modulator with DAC resolution less than ADC resolution and increased dynamic range
JP3407871B2 (ja) アナログデジタル混在δς変調器
JP2010171484A (ja) 半導体集積回路装置
KR20160115800A (ko) Δς 변조기
US8427350B2 (en) Sigma-delta modulator
US6535154B1 (en) Enhanced noise-shaped quasi-dynamic-element-matching technique
US20110267211A1 (en) Analog-digital converter and operating method thereof
US9871533B2 (en) Hybrid digital/analog noise shaping in the sigma-delta conversion
CN114900189B (zh) 低噪声泄露的mashδς调制器
US11121718B1 (en) Multi-stage sigma-delta analog-to-digital converter with dither
JP7466126B2 (ja) Ａｄコンバータ、センサ処理回路、及びセンサシステム
US11621722B2 (en) Multi quantizer loops for delta-sigma converters
WO2020195754A1 (ja) アナログデジタルコンバータ、センサ処理回路、及びセンサシステム
US20230060505A1 (en) Techniques to reduce quantization noise in delta sigma converters
US20240063812A1 (en) Excess Loop Delay Compensation for a Delta-Sigma Modulator
WO2023227270A1 (en) Analog-to-digital converter and cascaded analog-to-digital converter
WO2010046853A2 (en) Sigma-delta modulator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant