KR101645571B1 - 비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치 - Google Patents

비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치 Download PDF

Info

Publication number
KR101645571B1
KR101645571B1 KR1020150116055A KR20150116055A KR101645571B1 KR 101645571 B1 KR101645571 B1 KR 101645571B1 KR 1020150116055 A KR1020150116055 A KR 1020150116055A KR 20150116055 A KR20150116055 A KR 20150116055A KR 101645571 B1 KR101645571 B1 KR 101645571B1
Authority
KR
South Korea
Prior art keywords
signal
adc
module
sigma
input
Prior art date
Application number
KR1020150116055A
Other languages
English (en)
Inventor
채영철
조우진
박인준
박찬민
김태웅
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020150116055A priority Critical patent/KR101645571B1/ko
Application granted granted Critical
Publication of KR101645571B1 publication Critical patent/KR101645571B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M2201/16—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 코어스/파인(Coarse/Fine)의 2-단계 ADC를 설계함에 있어서 코어스는 슬로프(Slope) ADC를, 파인은 시그마-델타(Sigma-Delta) ADC를 사용하는 형태의 2-단계 아날로그 디지털 변환 장치를 제공하기 위한 것으로서, 입력되는 입력신호(INPUT)를 오버 샘플링(oversampling)하여 시간 주기로 많은 화소로 출력하는 시그마-델타 모듈과, CAPDAC를 이용한 비동기 레퍼런스를 통해 램프신호를 발생시켜 상기 시그마-델타 모듈에 전달하여 입력신호(INPUT)의 전압레벨과 램프신호의 전압레벨을 서로 비교하여 오버 샘플링의 동작을 제어하는 코어스 모듈과, 상기 코어스 모듈의 출력신호를 디지털 신호(AD_OUT)로 변환하는 ADC와, 상기 ADC에서 출력되는 디지털 신호(AD_OUT)를 기반으로 레퍼런스 레벨을 조절하여 시그마-델타 모듈의 선형성을 제공하는 파인 모듈을 포함하여 구성되는데 있다.

Description

비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치{Sigma-Delta Zoom ADC by using Slope ADC with Asynchronous Reference Generation}
본 발명은 아날로그 디지털 변환 장치에 관한 것으로, 특히 코어스/파인(Coarse/Fine)의 2-단계 ADC를 설계함에 있어서 코어스는 슬로프(Slope) ADC를, 파인은 시그마-델타(Sigma-Delta) ADC를 사용하는 형태의 2-단계 아날로그 디지털 변환 장치에 관한 것이다.
온-칩(on-chip) 아날로그-디지털 변환기들(ADCs)은 통상적으로 시스템을 단순화하며, 시스템 전력을 감소시키고 시스템 중량을 감소시키기 위해 사용되어 왔다. 게다가, CMOS 이미지 센서들은 이들이 온-칩 ADCs의 집적을 용이하게 하기 때문에, 눈에 보이는 영상화한 응용에 폭넓게 적용되어져 왔다.
CMOS 이미지 센서들은 전형적으로 특히 병렬 처리에 적합한 수동 또는 능동 화소 센서(APS)의 어레이를 구성한다. 상기 ADC 구조는 칩 당 하나의 ADC로부터 화소 당 하나의 ADC로 구성될 수 있다. 상기 칩 당 단일 ADC는 고속으로 동작하며, 상기 화소 당 하나의 ADC는 프레임 비율로 동작한다.
도 1 은 기존의 줌 아날로그 디지털 변환장치의 구조를 나타낸 구성도이다.
도 1에서 도시하고 있는 것과 같이, 입력신호(INPUT) 및 귀환(feedback) 루프로 이전 입력신호의 출력신호를 입력으로 필터링을 수행하는 루프 필터(10)와, 상기 루프 필터(10)에서 필터링된 화소 당 하나의 1비트 디지털 신호로 변환하여 출력하는 ADC(20)와, 상기 ADC(20)에서 출력된 디지털 신호를 상기 루프 필터(10)의 입력으로 아날로그 신호로 변환하여 귀환(feedback) 루프시키는 DAC(30)로 구성된다.
이처럼, 기존의 줌 ADC는 코어스(Coase) ADC를 귀환 루프를 통해 SAR(Successive Approximation Register) ADC로 구현함에 따라 제어 로직이 복잡하여 CMOS 이미지 센서나 온도 센서와 같은 콤팩트(Compact)한 설계가 필요한 곳에 적용하기 어려운 문제점이 있다.
공개특허공보 제10-2015-0017132호 (공개일자 : 2015.02.16) 등록특허공보 제10-1358744호 (공개일자 : 2014.01.28)
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 코어스/파인(Coarse/Fine)의 2-단계 ADC를 설계함에 있어서 코어스는 슬로프(Slope) ADC를, 파인은 시그마-델타(Sigma-Delta) ADC를 사용하는 형태의 2-단계 아날로그 디지털 변환 장치를 제공하는데 그 목적이 있다.
본 발명의 다른 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치의 특징은 입력되는 입력신호(INPUT)를 오버 샘플링(oversampling)하여 시간 주기로 많은 화소로 출력하는 시그마-델타 모듈과, CAPDAC를 이용한 비동기 레퍼런스를 통해 램프신호를 발생시켜 상기 시그마-델타 모듈에 전달하여 입력신호(INPUT)의 전압레벨과 램프신호의 전압레벨을 서로 비교하여 오버 샘플링의 동작을 제어하는 코어스 모듈과, 상기 코어스 모듈의 출력신호를 디지털 신호(AD_OUT)로 변환하는 ADC와, 상기 ADC에서 출력되는 디지털 신호(AD_OUT)를 기반으로 레퍼런스 레벨을 조절하여 시그마-델타 모듈의 선형성을 제공하는 파인 모듈을 포함하여 구성되는데 있다.
바람직하게 상기 시그마-델타 모듈은 병렬 연결된 적어도 2개 이상의 제 1 커패시터(c/4)와, 상기 제 1 커패시터(c/4)들과 각각 선택적으로 직렬 연결되어 입력신호(INPUT)를 스위칭하는 제 1 스위치와, 상기 제 1 커패시터(c/4)들과 각각 선택적으로 병렬 연결되어 상기 코어스 모듈(200)에서 입력되는 램프신호를 스위칭하는 제 2 스위치와, 상기 제 1 커패시터(c/4)들과 직렬 연결되어 증폭기의 제 1 입력단에 접속되고, 커패시터(c)를 통해 증폭기의 제 1 입력단과 출력단 사이에 접속되는 적분기를 포함하여 구성되는 것을 특징으로 한다.
바람직하게 상기 코어스 모듈은 ADC에서 출력되는 디지털 신호(AD_OUT) 및 코어스 모듈의 마지막 단에서 귀환(feedback) 루프되는 출력신호를 입력받아 코어스 제어신호로 통해 하나의 신호를 출력하는 먹스와, 상기 먹스의 출력신호를 입력으로 비동기 레퍼런스 값을 생성하는 제 1 D-플립플롭과, 상기 이전 D-플립플롭의 출력신호를 입력으로 비동기 레퍼런스 값을 생성하는 제 n D-플립플롭을 포함하여 구성되는 것을 특징으로 한다.
바람직하게 상기 제 1 내지 제 n D-플립플롭에서 출력되는 각 출력신호는 상기 시그마-델타 모듈에 구성되어 있는 제 2 스위치들로 각각 입력되는 램프신호에 해당되는 것을 특징으로 한다.
바람직하게 상기 파인 모듈은 상기 시그마-델타 모듈의 제 1 커패시터(c/4) 및 적분기 사이에 병렬로 연결되는 상기 제 1 커패시터와 동일한 용량을 갖는 제 2 커패시터(c/4)와, 상기 제 2 커패시터와 직렬로 연결되어 입력신호(INPUT)를 스위칭하는 제 3 스위치와, 상기 제 3 스위치와 커패시터 사이에 연결되어 ADC(300)에서 출력되는 디지털 신호(AD_OUT)를 스위칭하는 제 4 스위치가, 시그마-델타 모듈의 적어도 2개 이상의 제 1 스위치 앞단 및 제 1 커패시터 뒷단으로 각각 병렬 연결되어 ADC에서 출력되는 디지털 신호(AD_OUT)를 전달하는 것을 특징으로 한다.
이상에서 설명한 바와 같은 본 발명에 따른 비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치는 다음과 같은 효과가 있다.
첫째, 코어스(Coarse) ADC를 슬로프(Slope) ADC로 대체하여 추가적인 로직의 요구사항을 최소화 하였으며 콤팩트(Compact)한 설계가 가능하여 CMOS 이미지 센서에 콤팩트 레벨 ADC로 집적이 가능하다.
둘째, 코어스 로직에 비동기 로직을 사용하여 코어스 동작을 신속히 수행 가능하도록 설계하였다.
셋째, 줌(Zoom) ADC를 콤팩트하게 설계함으로써 활용범위가 매우 넓으며, CMOS 이미지 센서와 같은 고밀도 응용 기술(High-Density Application)에 대응가능하고, 온도 센서와 같이 콤팩트한 구현의 중요한 응용 기술에도 쉽게 사용될 수 있다.
도 1 은 기존의 줌 아날로그 디지털 변환장치의 구조를 나타낸 구성도
도 2 는 비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치의 구성을 나타낸 구성도
도 3 은 도 2에서 시그마-델타 모듈의 구성을 상세히 나타낸 회로도
도 4 는 도 2에서 코어스 모듈의 구성을 상세히 나타낸 회로도
도 5 는 도 2에서 파인 모듈의 구성을 상세히 나타낸 회로도
본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 2 는 비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치의 구성을 나타낸 구성도이다.
도 2에서 도시하고 있는 것과 같이, 입력되는 입력신호(INPUT)를 오버 샘플링(oversampling)하여 시간 주기로 많은 화소로 출력하는 시그마-델타 모듈(100)과, CAPDAC를 이용한 비동기 레퍼런스를 통해 램프신호를 발생시켜 상기 시그마-델타 모듈(100)에 전달하여 입력신호(INPUT)의 전압레벨과 램프신호의 전압레벨을 서로 비교하여 오버 샘플링의 동작을 제어하는 코어스 모듈(200)과, 상기 코어스 모듈(200)의 출력신호를 디지털 신호(AD_OUT)로 변환하는 ADC(300)와, 상기 ADC(300)에서 출력되는 디지털 신호(AD_OUT)를 기반으로 레퍼런스 레벨을 조절하여 시그마-델타 모듈(100)의 선형성을 제공하는 파인 모듈(400)과, 램프신호가 램핑을 시작할 때부터 클럭(CLK)에 응답하여 카운트를 시작하여 카운트 결과로서 n비트 디지털 값을 출력하는 카운터(500)로 구성된다.
도 3 은 도 2에서 시그마-델타 모듈의 구성을 상세히 나타낸 회로도이다.
도 3에서 도시하고 있는 것과 같이, 상기 시그마-델타 모듈(100)은 병렬 연결된 적어도 2개 이상의 제 1 커패시터(c/4)와, 상기 제 1 커패시터(c/4)들과 각각 선택적으로 직렬 연결되어 입력신호(INPUT)를 스위칭하는 제 1 스위치와, 상기 제 1 커패시터(c/4)들과 각각 선택적으로 병렬 연결되어 상기 코어스 모듈(200)에서 입력되는 램프신호를 스위칭하는 제 2 스위치와, 상기 제 1 커패시터(c/4)들과 직렬 연결되어 증폭기(102)의 제 1 입력단에 접속되고, 커패시터(c)를 통해 증폭기(102)의 제 1 입력단과 출력단 사이에 접속되는 적분기로 구성된다.
이처럼, 파인 ADC로 시그마-델타를 사용할 경우, 전체회로의 정확도는 낮게 가져갈 수 있는 이점이 있다. 즉, 일반적으로 높은 회로 정확도를 요구하는 파인 ADC를 오퍼샘플링(Oversampling) ADC인 시그마-델타를 사용함으로써 파인 ADC의 회로 정확도가 높지 않아도 되고, 또한 코어스 ADC의 경우도 회로의 정확도가 낮아도 된다.
이때, 도 3에서는 제 1 커패시터(c/4) 4개를 병렬 연결한 구조로 구성하고 있으나, 이는 하나의 일 실시예로 이에 한정되지 않으며 설계에 따라 다양한 개수로 구성될 수 있다.
도 4 는 도 2에서 코어스 모듈의 구성을 상세히 나타낸 회로도이다.
도 4에서 도시하고 있는 것과 같이, 상기 코어스 모듈(200)은 ADC(300)에서 출력되는 디지털 신호(AD_OUT) 및 코어스 모듈(200)의 마지막 단에서 귀환(feedback) 루프되는 출력신호를 입력받아 코어스 제어신호로 통해 하나의 신호를 출력하는 먹스(201)와, 상기 먹스(201)의 출력신호를 입력으로 비동기 레퍼런스 값을 생성하는 제 1 D-플립플롭(202)과, 상기 제 1 D-플립플롭(202)의 출력신호를 입력으로 비동기 레퍼런스 값을 생성하는 제 2 D-플립플롭(203)과, 상기 제 2 D-플립플롭(203)의 출력신호를 입력으로 비동기 레퍼런스 값을 생성하는 제 3 D-플립플롭(204)과, 상기 제 3 D-플립플롭(204)의 출력신호를 입력으로 비동기 레퍼런스 값을 생성하는 제 4 D-플립플롭(205)으로 구성된다.
그리고 상기 제 1 내지 제 4 D-플립플롭(202~205)에서 출력되는 각 출력신호는 상기 시그마-델타 모듈(100)에 구성되어 있는 제 2 스위치들로 각각 입력되는 램프신호에 해당된다. 따라서 도 3에서 시그마-델타 모듈(100)이 4개의 제 1 커패시터(c/4)가 병렬 연결된 구성임에 따라, 상기 D-플립플롭도 4개로 구성되는 것이 바람직하다.
도 5 는 도 2에서 파인 모듈의 구성을 상세히 나타낸 회로도이다.
도 5에서 도시하고 있는 것과 같이, 상기 파인 모듈(400)은 시그마-델타 모듈(100)의 적어도 2개 이상의 제 1 스위치 앞단 및 제 1 커패시터 뒷단으로 각각 병렬 연결되어 ADC(300)에서 출력되는 디지털 신호(AD_OUT)를 전달된다.
즉, 파인 모듈(400)은 상기 시그마-델타 모듈(100)의 제 1 커패시터(c/4) 및 적분기 사이에 병렬로 연결되는 상기 제 1 커패시터와 동일한 용량을 갖는 제 2 커패시터(c/4)와, 상기 제 2 커패시터와 직렬로 연결되어 입력신호(INPUT)를 스위칭하는 제 3 스위치와, 상기 제 3 스위치와 커패시터 사이에 연결되어 ADC(300)에서 출력되는 디지털 신호(AD_OUT)를 스위칭하는 제 4 스위치가 적어도 2개 이상의 제 1 스위치 앞단 및 제 1 커패시터 뒷단으로 각각 병렬 연결된다.
이와 같이 본 발명에서는 코어스(Coarse)를 와 파인(Fine)의 구조를 하나의 하드웨어로 구현함으로써, 콤팩트(Compact)하게 구현이 가능하며 코어스 ADC를 슬로프(Slope) ADC로 대체하여 추가적인 로직의 요구사항을 최소화 하였다.
또한 콤팩트한 설계가 가능하여 CMOS 이미지 센서에 콜럼 레벨(Column Level) ADC로 집적이 가능하며, 코어스 로직에 비동기 로직(Asynchronus Logic)을 사용하여 코어스 동작을 신속히 수행 가능하도록 설계된다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술적 분야의 통상의 지식을 가진자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (5)

  1. 입력되는 입력신호(INPUT)를 오버 샘플링(oversampling)하여 시간 주기로 화소로 출력하는 시그마-델타 모듈과,
    CAPDAC를 이용한 비동기 레퍼런스를 통해 램프신호를 발생시켜 상기 시그마-델타 모듈에 전달하여 입력신호(INPUT)의 전압레벨과 램프신호의 전압레벨을 서로 비교하여 오버 샘플링의 동작을 제어하는 코어스 모듈과,
    상기 코어스 모듈의 출력신호를 디지털 신호(AD_OUT)로 변환하는 ADC와,
    상기 ADC에서 출력되는 디지털 신호(AD_OUT)를 기반으로 레퍼런스 레벨을 조절하여 시그마-델타 모듈의 선형성을 제공하는 파인 모듈을 포함하여 구성되는 것을 특징으로 하는 시그마-델타 줌 아날로그 디지털 변환 장치.
  2. 제 1 항에 있어서, 상기 시그마-델타 모듈은
    병렬 연결된 적어도 2개 이상의 제 1 커패시터(c/4)와,
    상기 제 1 커패시터(c/4)들과 각각 선택적으로 직렬 연결되어 입력신호(INPUT)를 스위칭하는 제 1 스위치와,
    상기 제 1 커패시터(c/4)들과 각각 선택적으로 병렬 연결되어 상기 코어스 모듈에서 입력되는 램프신호를 스위칭하는 제 2 스위치와,
    상기 제 1 커패시터(c/4)들과 직렬 연결되어 증폭기의 제 1 입력단에 접속되고, 커패시터(c)를 통해 증폭기의 제 1 입력단과 출력단 사이에 접속되는 적분기를 포함하여 구성되는 것을 특징으로 하는 시그마-델타 줌 아날로그 디지털 변환 장치.
  3. 제 2 항에 있어서, 상기 코어스 모듈은
    ADC에서 출력되는 디지털 신호(AD_OUT) 및 코어스 모듈의 마지막 단에서 귀환(feedback) 루프되는 출력신호를 입력받아 코어스 제어신호로 통해 하나의 신호를 출력하는 먹스와,
    상기 먹스의 출력신호를 입력으로 비동기 레퍼런스 값을 생성하는 제 1 D-플립플롭과,
    앞 단에 이웃하여 위치하는 D-플립플롭의 출력신호를 입력으로 비동기 레퍼런스 값을 생성하는 제 n D-플립플롭을 포함하여 구성되는 것을 특징으로 하는 시그마-델타 줌 아날로그 디지털 변환 장치.
  4. 제 3 항에 있어서,
    상기 제 1 내지 제 n D-플립플롭에서 출력되는 각 출력신호는 상기 시그마-델타 모듈에 구성되어 있는 제 2 스위치들로 각각 입력되는 램프신호에 해당되는 것을 특징으로 하는 시그마-델타 줌 아날로그 디지털 변환 장치.
  5. 제 2 항에 있어서, 상기 파인 모듈은
    상기 시그마-델타 모듈의 제 1 커패시터(c/4) 및 적분기 사이에 병렬로 연결되는 상기 제 1 커패시터와 동일한 용량을 갖는 제 2 커패시터(c/4)와,
    상기 제 2 커패시터와 직렬로 연결되어 입력신호(INPUT)를 스위칭하는 제 3 스위치와,
    상기 제 3 스위치와 커패시터 사이에 연결되어 ADC(300)에서 출력되는 디지털 신호(AD_OUT)를 스위칭하는 제 4 스위치가,
    시그마-델타 모듈의 적어도 2개 이상의 제 1 스위치 앞단 및 제 1 커패시터 뒷단으로 각각 병렬 연결되어 ADC에서 출력되는 디지털 신호(AD_OUT)를 전달하는 것을 특징으로 하는 시그마-델타 줌 아날로그 디지털 변환 장치.
KR1020150116055A 2015-08-18 2015-08-18 비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치 KR101645571B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150116055A KR101645571B1 (ko) 2015-08-18 2015-08-18 비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150116055A KR101645571B1 (ko) 2015-08-18 2015-08-18 비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치

Publications (1)

Publication Number Publication Date
KR101645571B1 true KR101645571B1 (ko) 2016-08-04

Family

ID=56709582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150116055A KR101645571B1 (ko) 2015-08-18 2015-08-18 비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치

Country Status (1)

Country Link
KR (1) KR101645571B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109387854A (zh) * 2017-08-09 2019-02-26 延世大学校产学协力团 器的两步跟踪的距离测量装置及方法
US10291250B2 (en) 2017-08-23 2019-05-14 SK Hynix Inc. Two-step single-slope comparator with high-resolution and high-speed and CMOS image sensor including the same
US10404270B2 (en) 2017-12-06 2019-09-03 Samsung Electronics Co., Ltd. Semiconductor device and operating method thereof
US10411724B2 (en) 2017-08-21 2019-09-10 SK Hynix Inc. Two-step single-slope comparator with high linearity and CMOS image sensor including the same
WO2024082739A1 (zh) * 2022-10-18 2024-04-25 杭州万高科技股份有限公司 一种高精度增量型zoom ADC架构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980032431A (ko) * 1996-10-08 1998-07-25 클라크３세존엠 개방 루프 차동 증폭기를 갖는 서브레인지 아날로그/디지털 컨버터
JP2007208984A (ja) * 2006-01-31 2007-08-16 Agilent Technol Inc デルタ−シグマａ／ｄコンバータ内における内部マルチビットアナログ／デジタルコンバータの非線形性の計測及び補正
KR101358744B1 (ko) 2011-12-09 2014-02-10 한양대학교 산학협력단 아날로그 디지털 변환기를 이용한 고해상도 이미지 센서
KR20150017132A (ko) 2013-08-06 2015-02-16 한국전기연구원 오버샘플링을 통한 비닝을 지원하는 이미지 센서의 구동 회로 및 방법
US20160065231A1 (en) * 2014-09-02 2016-03-03 Nxp B.V. Efficient analog to digital converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980032431A (ko) * 1996-10-08 1998-07-25 클라크３세존엠 개방 루프 차동 증폭기를 갖는 서브레인지 아날로그/디지털 컨버터
JP2007208984A (ja) * 2006-01-31 2007-08-16 Agilent Technol Inc デルタ−シグマａ／ｄコンバータ内における内部マルチビットアナログ／デジタルコンバータの非線形性の計測及び補正
KR101358744B1 (ko) 2011-12-09 2014-02-10 한양대학교 산학협력단 아날로그 디지털 변환기를 이용한 고해상도 이미지 센서
KR20150017132A (ko) 2013-08-06 2015-02-16 한국전기연구원 오버샘플링을 통한 비닝을 지원하는 이미지 센서의 구동 회로 및 방법
US20160065231A1 (en) * 2014-09-02 2016-03-03 Nxp B.V. Efficient analog to digital converter

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109387854A (zh) * 2017-08-09 2019-02-26 延世大学校产学协力团 器的两步跟踪的距离测量装置及方法
KR101938984B1 (ko) * 2017-08-09 2019-04-10 연세대학교 산학협력단 Spad 거리측정 센서 기반의 2단계 트래킹을 이용한 거리 측정 장치 및 방법
US10746543B2 (en) 2017-08-09 2020-08-18 Industry-Academic Cooperation Foundation, Yonsei University Apparatus for measuring distance using two-step tracking based on SPAD sensor and method thereof
CN109387854B (zh) * 2017-08-09 2023-06-09 延世大学校产学协力团 距离测量装置及方法
US10411724B2 (en) 2017-08-21 2019-09-10 SK Hynix Inc. Two-step single-slope comparator with high linearity and CMOS image sensor including the same
US10291250B2 (en) 2017-08-23 2019-05-14 SK Hynix Inc. Two-step single-slope comparator with high-resolution and high-speed and CMOS image sensor including the same
US10404270B2 (en) 2017-12-06 2019-09-03 Samsung Electronics Co., Ltd. Semiconductor device and operating method thereof
WO2024082739A1 (zh) * 2022-10-18 2024-04-25 杭州万高科技股份有限公司 一种高精度增量型zoom ADC架构

Similar Documents

Publication Publication Date Title
KR101645571B1 (ko) 비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치
US11184017B2 (en) Method and circuit for noise shaping SAR analog-to-digital converter
JP6004664B2 (ja) 光電変換装置、光電変換装置の駆動方法
JP4802767B2 (ja) アナログ−デジタル変換装置と、それを用いた固体撮像装置とその駆動方法
EP2290823B1 (en) Solid-state imaging device
EP2104235A1 (en) Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device, and camera system
US20110221619A1 (en) Da converter, ad converter, and semiconductor device
JP6070654B2 (ja) Ａ／ｄ変換器
US8912941B2 (en) Analog-digital conversion circuit and method for driving the same
KR20060052937A (ko) 공간 효율적 저전력 주기적 ａ／ｄ 변환기
US8797455B2 (en) Analog-to-digital converter, image sensor including the same, and apparatus including image sensor
JP2008066986A (ja) Ａｄ変換回路および光検出装置
KR20090123206A (ko) 데시메이션 필터, 아날로그 디지털 변환기, 및 이를포함하는 이미지 센서
US20170171483A1 (en) Image capturing device
US8081098B2 (en) Integrator, delta-sigma modulator, analog-to-digital converter and applications thereof
KR20130064971A (ko) 아날로그 디지털 변환기를 이용한 고해상도 이미지 센서
JP6021090B2 (ja) アナログデジタル変換装置、その駆動方法、撮像素子、撮像装置およびバッテリモニタシステム
JP2010154562A (ja) Ａｄ変換装置、固体撮像装置、半導体装置
Chen et al. History, present state-of-art and future of incremental ADCs
US10897232B2 (en) Multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
JP2017112605A (ja) 撮像装置
US9806737B2 (en) Circuit and method for converting analog signal to digital value representation
Perenzoni et al. A column readout channel for infrared and terahertz bolometers with direct analog to digital conversion
TWI782637B (zh) 增量型類比數位轉換器與使用其的電路系統
JP5263272B2 (ja) Ｄａ変換装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 4