CN106253908A - 过采样δ‑σ调制器的超低功耗双量化器架构 - Google Patents

过采样δ‑σ调制器的超低功耗双量化器架构 Download PDF

Info

Publication number
CN106253908A
CN106253908A CN201610402286.5A CN201610402286A CN106253908A CN 106253908 A CN106253908 A CN 106253908A CN 201610402286 A CN201610402286 A CN 201610402286A CN 106253908 A CN106253908 A CN 106253908A
Authority
CN
China
Prior art keywords
adc
output
delta
sigma modulator
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610402286.5A
Other languages
English (en)
Other versions
CN106253908B (zh
Inventor
K·Q·恩古因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN106253908A publication Critical patent/CN106253908A/zh
Application granted granted Critical
Publication of CN106253908B publication Critical patent/CN106253908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/42—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in parallel loops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本公开涉及过采样Δ‑Σ调制器的超低功耗双量化器架构。模数转换器(ADC)的耗电量为汽车和消费装置的一个重要要求。ADC的一个特点是用于过采样Σ‑Δ调制器的双量化架构。双量化Δ‑Σ调制器具有用于数字化所述环路滤波器的输出端的第一量化器和用于数字化所述量化器的输入的第二量化。然而，第二量化器的量化噪声是高度相关的信号，并显著降低了Δ‑Σ调制器的频谱。为了解决这个问题，作出到双量化架构的改进，以取消数字化输入端的第二量化器的量化噪声。此外，该改进允许第二量化器以比第一量化器慢得多的采样速率运行。有利地，改进提供了功耗和调制器的总面积的降低。

Description

过采样Δ-Σ调制器的超低功耗双量化器架构
技术领域
本发明涉及集成电路的领域，尤其涉及一种用于过采样Σ-Δ调制器的低功耗双量化架构。
背景技术
在许多电子应用中，将模拟输入信号转换为数字输出信号(例如，用于进一步的数字信号处理)。例如，在精度测量系统中，电子装置被设置有一个或多个传感器以进行测量，以及这些传感器可产生模拟信号。然后该模拟信号被提供给模数转换器(ADC)的输入，以产生用于进一步处理的数字输出信号。在另一实例中，天线基于在空气中携带信息/信号的电磁波产生的模拟信号。由天线产生的模拟信号然后被作为输入提供到ADC，以产生用于进一步处理的数字输出信号。
模数转换器可用于在许多地方，诸如宽带通信系统，音响系统，接收器系统等。ADC应用于范围广泛的应用，包括通信，能源，医疗，仪器和测量，电机和电源控制，工业自动化和航空航天/国防。模数转换器可以转换表示现实世界现象的模拟电信号，例如，光，声，温度或压力用于数字处理。
发明内容
模数转换器(ADC)的功耗是用于汽车和消费电子设备的一个重要的要求。ADC的一个特点是用于过采样Σ-Δ调制器的双量化架构。双量化Δ-Σ调制器具有用于数字化环路滤波器的输出的第一量化器和用于数字化量化器的输入的第二量化器。然而，第二量化器的量化噪声是高度相关的信号，并显著降低了Δ-Σ调制器的频谱。为了解决这个问题，作出到双量化架构的改进，以取消数字化输入端的第二量化器的量化噪声。此外，该改进允许第二量化器以比第一量化器慢得多的采样速率运行。有利地，该改进提供了调制器的功耗和总面积的降低。
附图说明
为了提供本公开内容和其特征和优点的更完整的理解，结合附图参考下面的描述，其中类似的参考数字表示相同的部件，其中：
图1示出根据本公开的一些实施例的基本的Σ-Δ模数转换器；
图2示出根据本公开的一些实施例，用于过采样Σ-Δ转换器的双量化架构；
图3示出根据本公开的一些实施例，用于过采样Σ-Δ转换器的改性双量化架构；
图4是根据本公开的一些实施例的流程图，示出用于通过具有双量化架构的Δ-Σ调制器处理模拟输入信号并产生数字输出信号的低功率方法，所述数字输出信号表示在Δ-Σ调制器的数字输出的模拟输入信号；
图5示出根据本公开的一些实施例，用于过采样Σ-Δ转换器的修改后的双量化架构的变型；和
图6示出根据本公开的一些实施例，用于过采样Σ-Δ转换器的修改后的双量化架构的另一变型。
具体实施方式
位模数转换器(ADC)的基础
模数转换器(ADC)是转换由模拟信号携带的连续物理量到数字位的电子设备，所述数字位表示量的幅度。该转换涉及模拟输入信号的量化，所以转换会引入小量的误差。通常，所述量化是通过对模拟输入信号的周期采样进行。结果是数字值序列(即，数字信号)，其已转换连续时间和连续振幅模拟输入信号到离散时间和离散幅度的数字信号。
ADC通常由以下的应用要求来定义：其功耗，其面积或硅上尺寸，其带宽(它可以正确转换为数字信号的模拟信号的频率范围内)，其分辨率(最大模拟信号可分为和表示在数字信号的离散电平数)，其信噪比(相对于ADC引入的噪声，ADC可以如何准确测量信号)。模数转换器(ADC)有许多不同的设计，其可根据应用要求进行选择。每个应用可以具有不同的要求。某些应用可需要非常低的功率消耗，以及设计为低功耗是不普通的。
Δ-Σ模数转换器(DS ADC)的理解
基于Δ-Σ(DS)调制的模数转换器(ADC)(这里称为“DS ADC”，或在某些情况下，如“DS调制器”)已被广泛用于数字音频和高精密仪器仪表系统。DS ADC通常提供了能够以低成本高分辨率的优点将模拟输入信号转换成数字信号。通常情况下，DS ADC编码器使用Δ-Σ调制器的模拟信号。量化器可用于该目的，例如采用低分辨率ADC。如果适用，DS ADC可以应用数字滤波器至DS调制器的输出，以形成更高分辨率的数字输出。
图1示出示例性的Δ-Σ模数转换器(DS ADC)。该DS ADC包括Δ-Σ调制器部分102。如果需要，DS ADC还可以包括温度计代码至二进制编码器104。DS ADC的Δ-Σ调制部分102可以处理模拟输入信号(“模拟IN”)，并在Δ-Σ调制器部分的数字输出(“O”)产生表示模拟输入信号的数字输出信号(例如，温度计代码)。温度计代码至二进制编码器104可基于所述数字输出信号产生N位输出。整体DS ADC因此能够将模拟输入信号转换成N位输出。
通常，Δ-Σ调制器部分102将包括环路滤波器106，量化器108(例如，粗糙ADC，多比特闪速ADC，等)，以及反馈数模转换器(DAC)110。Δ-Σ调制器的原理操作涉及：(1)使用具有高过采样率的量化器，和(2)使用环路滤波器执行与噪声整形误差的反馈。尽管量化器108是粗糙的(例如，对它自己，量化器可以引入显着量的量化误差)，以足够高的过采样率过采样可以在很宽的带宽分发量化噪声，和噪声整形可以推动量化噪声到更高的频率。如在图1中看到地，环路滤波器106被包括以提供对Δ-Σ调制器误差的反馈，和成形量化器108的基带噪声到更高的频率。环路滤波器106的组成部分是一个或多个阶段或积分器，和阶段/积分器的数目取决于环路滤波器106的顺序。高阶环路滤波器可以提供更多的噪声整形，但以复杂的成本、功率和面积为代价。为了提供错误反馈，通常是通过取原始模拟输入信号和原始模拟输入信号的重构版本(即，反馈信号)之间的差所产生误差，这是使用数模转换器(DAC)的反馈110产生。反馈DAC 110将在数字输出O的数字输出信号转换回模拟信号作为反馈信号(即，原始的模拟输入信号的重构版本)。根据环路滤波器的量级，更多的积分器和相应的反馈路径(未示出)可以提供用于高阶环路滤波器。
双量化架构
修改图1所示的基本Δ-Σ调制器的许多设计已经提出以用于解决各种设计要求。一个这样的设计是双量化结构，其目的是减少在信号链中的输入信号的内容。图2示出用于过采样Σ-Δ转换器的双量化架构。在双量化架构中，如由名称表示两个量化器被使用：ADC1 202和ADC2204。ADC1 202数字化该环路滤波器106的输出，和ADC2 204(附加量化)数字化该模拟输入信号(“模拟IN”)到Δ-Σ调制器。ADC2 204的输出被添加到ADC1 202的输出，以及环路滤波器106只处理ADC1202的量化噪声。不带附加量化器ADC2 204，环路滤波器将必须处理ADC1 202的量化噪声和输入信号。减少或除去在环路滤波器中的输入信号内容，可以减少在Δ-Σ调制器中的信号摆动，从而放宽净空要求。因此，整个Δ-Σ调制器可以使用消耗非常少功率的低电压电路来实现。
双量化架构可以如下理解。假设环路滤波器106是用离散时间积分器的第二级环路过滤器，每个积分可表示为：设W＝X+q2，其中W是ADC2 204的输出，X是到Δ-Σ调制器的模拟输入信号，和q2是ADC2204的量化噪声。然后，Δ-Σ调制器的数字输出(“Y”)如下：Y＝X+q1(1-z-1)2+q2(1-z-1)2，其中，q1是ADC1 202的量化噪声。图2中所示的这种双重量化体系结构的重要问题在于，使用ADC2 204引入了Δ-Σ调制器中的附加量化噪声q2。ADC2 204的量化噪声q2是高度相关的信号，其可显著降低Y的频谱内容，即使当量化噪声q2被第二阶高通滤波器成形。
具有量化噪声消除的改进的双重量化架构
实现在双量化架构附加ADC中的量化噪声的问题，双量化架构被修改，使得其他ADC的量化噪声(基本上)在△-Σ调制器的数字输出取消。图3示出了根据本公开的一些实施例的用于过采样Σ-Δ转换器的改性双量化架构。转换器的Δ-Σ调制器部分可以是具有双量化架构的(超)低功率Δ-Σ，其可处理模拟输入信号(“X”)调制器并在数字输出生成表示数字输出信号(“Z”)的模拟输入信号。Δ-Σ调制器具有环路滤波器302，具有数字输出信号(“A”)的第一ADC(ADC1)304，具有数字输出信号(“W”)的第二(ADC2)306，和反馈DAC 310。
对双量化架构的改进涉及获取ADC2 306的输出(“W”)，其具有输入信号X的数字表示和ADC2 306(W＝X+q2)的量化噪声q2，和注入W至反馈路径的DAC 310的反馈以及ADC1 304的数字输出信号A。通过提供W至反馈DAC 310的输入端，估算数字输出信号(“A”)的Δ-Σ调制器的环路现在通过ADC2 306的输出(“W”)中提供的估计协助。措辞不同地，通过提供具有输入信号的粗略估计W的反馈DAC 310，处理输入信号X和反馈DAC 310产生的反馈信号之间的差的高精度环路可以更好地估计并产生数字输出信号。改进进一步涉及在ADC2 306的输出增加数字信号处理块STF’(z)308，其中，STF’(z)308是在z域中环路滤波器302的信号传递函数(STF)的数字再创造。在本实施例中，环路滤波器302是二阶离散时间回路滤波器(虽然它不一定是二阶离散时间回路滤波器)，并且在STF(z)可表示为：
STF(z)＝-2z-1+z-2
ADC2 306的滤波输出B与数字输出信号A因此相结合，数字输出Z可以被表示为：
Z＝X+q1(1-z-1)-q2(STF(z))+q2(STF′(z))
当STF(z)和STF'(z)匹配时，则数字输出Z减少到仅输入X加上ADC1 304的频谱整形量化噪声q1，和ADC2 306的量化噪声q2在△-Σ调制器的数字输出有效地消除。有利地，ADC2 306的量化噪声q2消除还意味着ADC2 306的非线性不会影响△-Σ调制器的总频谱。
改进的双量化架构可以具有一个或多个有利特征来实现。因为ADC2306是在Δ-Σ调制器的环路之外，也可以运行以不同的速率ADC1 304和ADC2 306(其可以放宽ADC2 302的设计要求)。例如，(超)低功率Δ-Σ调制器可包括环路滤波器302(合适的阶，例如，二阶或更高)，用于处理Δ-Σ调制器的模拟输入信号X和从反馈DAC 310的反馈信号之间的误差，和第一模数转换器(ADC1 304)，用于以第一采样率数字化Δ-Σ调制器的环路滤波器302的输出(基于采样时钟SCLK1)，和第二ADC(ADC2 306)，用于以与第一采样率不同的第二采样率(基于采样时钟SCLK2)数字化到Δ-Σ调制器的模拟输入信号。第二ADC(ADC2306)的量化噪声q2在△-Σ调制器的数字输出为取消。
反馈路径现在处理ADC2 306的输出W和ADC1 304的输出A，以及Δ-Σ调制器包括第一组合部分302(例如，加法器或求和单元)，用于组合所述第一ADC(ADC1 304)的输出端和第二ADC(ADC2 306)的输出W以生成组合信号。反馈DAC 310转换所组合的信号，以产生反馈信号。
为了取消第二ADC(ADC2 306)的量化噪声q2，Δ-Σ调制器包括第二组合部分312(例如，加法器或求和单元)，用于组合第一ADC(ADC1304)的输出和第二ADC(ADC2 306)的滤波输出B，以产生Δ-Σ调制器的数字输出态。
表示环路滤波器的数字信号处理块STF'(z)308可以处理第二ADC(ADC2 306)的输出，并产生第二ADC(ADC2 306)的滤波输出B。数字信号处理块STF'(z)308可以包括匹配环路过滤的数字滤波器，用于过滤第二ADC2 306的输出。在其中Σ-Δ调制器(例如，环路滤波器302)使用离散时间电路实施的实施例中，STF'(Z)308可以很好地匹配STF(Z)，因为二者都是在离散时间域。
返回ADC1 304和ADC2 306在不同的采样速率运行，当ADC2 306的第二采样率比ADC1 304的第一采样率(显著)慢(快采样率通常意味着ADC会消耗更多的功率)时，Δ-Σ调制器可以实现超低功耗。换句话说，ADC2 306不必在调制器的时钟速率操作(例如，ADC1304的第一采样率)。只需要ADC2 306的相对低的过采样率，这导致在整个调制器的功耗大幅度减少。例如，ADC2 306可以4或8的过采样比率工作。将在调制器的时钟速率工作的唯一块是STF'(z)308。放松ADC2 306的采样速率意味着简单(但速度较慢)ADC架构都可以使用。例如，ADC2 306可以使用逐次逼近寄存器(SAR)ADC结构来实现，这样可以大大降低整个调制器的硅面积。
用于模数转换的低功率方法
图4是根据本公开的一些实施例的流程图，示出用于通过具有双量化架构的Δ-Σ调制器处理模拟输入信号并产生数字输出信号的低功率方法，所述数字输出信号表示在Δ-Σ调制器的数字输出的模拟输入信号。示出的方法可以通过在图3、5和6中所示的电路执行。环路滤波器处理模拟输入信号和来自反馈数模转换器(DAC)的反馈信号之间的误差(任务602)。第一模数转换器(ADC)以第一采样率数字化Δ-Σ调制器的环路滤波器的输出(任务604)。第二ADC在从第一采样率不同的第二采样率数字化Δ-Σ调制器的模拟输入信号(任务606)。反馈数模转换器(DAC)转换组合第一ADC和第二ADC的输出的组合信号，以产生反馈信号(任务608)。组合部分组合第一ADC的输出和所述第二ADC的滤波输出，以产生Δ-Σ调制器的数字输出(任务610)。表示环路滤波器的数字处理块滤波所述第二ADC的输出，以产生所述第二ADC的滤波输出。有利地，Δ-Σ调制器可以在△-Σ调制器的数字输出取消所述第二ADC的量化噪声。
混合环路滤波器
回到图3，该示例示出了具有纯粹离散时间电路的二阶环路滤波器302(即，使用开关电容器电路实现)。在完整的离散时间设计中，开关电容器电路具有允许频率缩放的固有优势，这意味着当给出主时钟以定时调制器时，该环路滤波器可以接受超低功率转换器中的任何频率时钟。
特别地，(纯粹离散时间)环路滤波器302的前端具有第一阶段/积分器具有采样网络，这意味着第一阶段/积分器具有大开关和大电容器(其中开关是由采样时钟驱动)。当采样时钟当时离散时间前端的开关，开关注入其谐波到Δ-Σ调制器(因此芯片)的模拟输入引脚。模拟输入引脚有通往板充当天线的引线，芯片会发射大量排放。对于一些应用，辐射排放可导致芯片失败排放试验。并非具有纯粹离散时间电路，环路滤波器可以相反具有连续时间前端代替，使得该环路滤波器成为具有前端连续时间电路和后端离散时间电路的混合环路滤波器。
图5示出根据本公开的一些实施例，用于过采样Σ-Δ转换器的修改后的双量化架构的变型。环路滤波器502的连续时间前端和离散时间后端(在本文中称为“CT-DT混合环路滤波器”)。在本实施例，其中，环路滤波器502是第二级环路过滤器，第一级504使用连续时间电路(例如，RC电路，由传递函数表示)实施，而第二级506由离散时间电路实现(例如，开关电容器电路，由传递函数表示)。因此，由DAC 310处理所述模拟输入信号和反馈信号之间的误差包括：使用连续时间前端(其可以具有积分器或级)和离散时间后端(其可以具有一个集成器或阶段)处理误差。连续时间前端的优点包括片上联轴器和固有的抗混叠。对于环路滤波器502代替具有纯粹的开关电容电路，前端能由连续时间电路来实现，即，使用电阻器、电容器以及运算放大器。从而，模拟输入信号通过纯输入电阻到积分器(具有用反馈电容器负反馈的运算放大器)，不含任何开关。结果是具有可以驱动负载的连续时间前端，而不通过模拟输入注入谐波到芯片。后端可以具有离散时间电路，而不会影响整个系统。在某些情况下，对于混合动力车的CT-DT环路滤波器，使用双线性变换，设计者可以将离散时间前端转换成连续时间前端(甚至高阶离散时间回路滤波器)。
如果需要，无论是前端和后端，可由连续时间电路来实现。对于第二级环路过滤器，第一级504和第二级506都可以由连续时间电路来实现。
具有连续时间前端(或在环路滤波器任何连续时间电路)的一个问题在于：电路的R'和C'(电阻器和电容器)可导致前端的STF随着过程、电压和温度变化改变。因此，总的STFΔ-Σ调制器将随着处理、电压和温度变化而改变。当STF'(z)308匹配或跟踪环路滤波器502的STF，可需要电路跟踪变化的STF和这样的电路在计算上要求很高。
为了实现具有前端的连续时间电路的优点，但不需要STF的跟踪，可提供调谐电路508以调谐R’和连续时间前端C'(例如，第一级504)。调谐电路508的一个例子描述在US7095345(Nguyen等人)中，其在此将其全部引入作为参考。示例性调谐电路508可具有数字有限状态机和模拟调谐电路，用于保持连续时间第一阶段的RC乘积在跨越包括如下一个或多个的条件基本上恒定：过程，温度，电源，和采样率。具有离散电路的第二阶段506不需要调整。因此，STF(z)和STF'(z)之间的任何失配可以保持最小，以便不影响Δ-Σ调制器的整体性能和频谱内容。
在一些实施例中，调谐电路可以被提供以调谐具有连续时间前端和连续时间后端的连续时间回路滤波器。
在一些实施例中，连续时间前端包括改进的连续时间积分器，和积分器由调谐电路508控制。改进的连续时间积分器504可具有与输入电阻器串联的一对开关，以及放大器。该交换机可以通过调谐电路508控制。对于改进的连续时间积分器提供可编程电容器阵列(阵列包括许多电容器并联作为积分器的反馈电容，并且单独可控以切换进出电路)。可编程电容阵列由调谐电路508控制。调谐电路508可以包括数字有限状态机和模拟控制块。有限状态机可以包括多个D触发器和组合逻辑，以控制在模拟调谐电路中的可编程电容器阵列，以及在连续时间积分器中的电容器阵列。有限状态机的实现可以是在硬件描述语言或简单地通过手工设计。其结果是调谐电路508可控制连续时间前端的R'和C'。
简化的主要量化和扰
再参照图2，ADC1 202是传统的多比特闪速ADC，它采用2R比较器，其中R是ADC1202的分辨率。在一个示例中，ADC1具有8级，这意味着至少有8个比较器。当在超低功耗的设计环境中实施Δ-Σ调制器时，有大量的比较器是重大的缺点。此外，由环路设计决定，通过这些比较器的延迟要求是非常短的。这种快速的响应时间要求使得比较器设计非常耗电。
随着由图3所示的改进双量化架构(5和6)，该环路滤波器现在仅主要处理ADC2的量化q2误差，ADC1不必是完整的多位快闪型ADC(根据传统的Σ-Δ调制器的需要)。相反，ADC1(例如，图3、图5和6的ADC1 304)可降低以具有并产生至多三个输出电平。例如，ADC1可以减少闪速ADC只有+1，-1和0输出电平。使用降低的闪速ADC可以降低调制器芯片区域，因为不再需要快速的嵌入式闪存ADC。有利地，快速ADC可用于具有降低的复杂性，更小的面积，和由更低的功耗ADC1来实现。结果是超低功率多比特过采样Σ-Δ调制器。
图6示出根据本公开的一些实施例，改进后的双量化架构的过采样Σ-Δ转换器的另一变型。除了减少复杂性，反馈DAC 310的线性是通过一个数据加扰器602改进，其采用动态元件匹配加扰组合的信号(W+A)的数字输出信号。采用动态元件匹配加扰组合信号(W+A)可以平均出反馈DAC 310中子DAC的失配，以减少由反馈DAC 310产生的反馈信号的失真，这又可以提高Δ-Σ调制器的整体性能。为了实现动态元件匹配，数据加扰器602可扰乱组合信号(W+A)的数字输出信号，例如以随机的方式，通过使用控制开关矩阵的随机代码，用于路由反馈DAC 310的子DAC的组合信号(W+A)的数字输出信号。随机码可以控制路由，使得子DAC随机选定或使用，因此来自子DAC的噪声进行调制。虽然由于环路设计的严格的延迟时序要求，一些设计师担心通过数据加扰器602所产生的延迟，三级动态元件匹配数据打乱不需要大量电路或过度延迟。因此，该数据加扰器602可以最小的延迟反馈路径来实现，从而最低限度地影响了Δ-Σ调制器的环路延迟。
ADC2与ADC1的分辨率
随着改进的双量化架构，ADC2提供模拟输入信号X的粗略估计。一般来说，ADC2将具有2W的分辨率，其中，W是所述调制器输出的字宽度。在大多数情况下，ADC2的分辨率比ADC1更高。在操作过程中，ADC2转换具有足够高的分辨率的模拟输入信号X，以匹配调制器输出的分辨率(例如，4位分辨率)，而ADC1主要转换ADC2(例如，1.5位分辨率)的量化噪声q2，因为ADC1的输入围绕0和1LSB附近波动。因为ADC2可以以低得多的采样速率运行，它可以提供相对较高的分辨率的ADC，而不太多增加电路的复杂性，功率消耗，及区域(例如，使用诸如SAR ADC的简单结构)。ADC2的其他结构被披露设想，其中包括：闪ADC、循环ADC和流水线ADC。
变化和实现
这里描述的实施例特别有用于低功耗、低电压应用，如消费电子(例如，移动设备)，汽车电子等。在某些情况下，本文所讨论的特征可以适用于其中低功率模拟-数字数据转换是期望的设备，例如，穿戴式设备，用于因特网的分布式设备，感测设备，医疗设备，无线和有线通信，工业过程控制，音频和视频设备，以及其他基于数字处理系统。在一般情况下，具有有限功率的电子器件可以利用超低功率设计来执行数据转换。
另外，在上述各实施例的讨论中，电容器、时钟、DFFS、分频器、电感器、电阻器、放大器、开关、数字核心、晶体管和/或其它组件可容易地被替换，取代，或以其它方式修改，以适应特定的电路需求。此外，应该指出，使用互补的电子设备、硬件、软件等提供用于实现本公开的教导的同样可行选择。
各种Δ-Σ调制器的配件/转换器可包括电子电路以执行本文描述的功能。该电路可以在模拟域中，数字域，或在混合信号域操作。在一个示例实施例中，任何数量的图的电路的可在相关联的电子设备的电路板来实现。该板可以是一般的电路板，可以装在电子设备的内部电子系统的各种组件，并进一步为其他外围设备提供连接器。更具体地，电路板可以提供电连接，通过其该系统的其它部件可电通信。根据特定的配置需求、处理需求、计算机设计等，任何合适的处理器(包括数字信号处理器、微处理器、支撑芯片组等)、计算机可读非临时性存储元件等可以被适当地联接到所述板。其他组件(诸如，外部存储、另外的传感器、用于音频/视频显示器的控制器以及外围设备)可以通过电缆被连接到电路板插入式卡，或集成到板本身。
在另一示例实施例中，图的电路可以被实现为单独的模块(例如，具有相关联的部件和电路被配置为执行特定的应用程序或功能的设备)或实现为插件模块到应用电子设备的特定硬件。需要注意，本公开的具体实施例可以容易地包括在芯片上(SOC)包的系统中，无论是在部分或全部。SOC表示计算机或其它电子系统的组件集成到单个芯片的IC。它可以包含数字、模拟、混合信号以及经常射频功能：所有这些都可以在单个芯片衬底上提供。其他实施例可以包括多芯片模块(MCM)，具有多个位于单一的电子封装内并配置成彼此通过电子封装密切相互作用独立的IC。
此外，还必须要注意，所有的规格、尺寸以及且本文所概述的关系(例如，处理器，逻辑运算，数量等)只被提供用于示例的目的，仅教学。这样的信息可以变化相当大，而不脱离本公开的精神，或实施例和所附权利要求的范围。规格只适用于非限制性示例，因此，它们应被理解为这样。在前面的描述中，示例实施例已经参考特定的处理器和/或部件安排描述。可以对这样的实施方式进行各种修改和改变，而不脱离示例和所附权利要求的范围。说明书和附图相应地应被视为说明性的而不是限制性的意义。
注意，利用本文提供的许多例子，相互作用可以在两个、三个、四个或更多个电部件来描述。然而，这已只为清楚和示例的目的进行。但是应当理解，该系统可以以任何合适的方式合并。沿着类似的设计方案，任何示出的组件、模块和图的元件可以以各种可能的配置相结合，所有这些显然在本说明书的范围之内。在某些情况下，可能会更容易通过只引用电元件的有限数量来描述一个或多个一组给定流的功能。但是应当理解的是，图和其教导的电路是容易可扩展的，并且可以容纳大量的组件，以及更复杂/精密的安排和配置。因此，提供的示例不应该限制范围或抑制电路的广泛教导为可能应用于无数其它架构。
注意，在本说明书中，包含在“一个实施例”、示例实施例”、“实施例”、“另一实施例”、“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”等中引用的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)旨在表示，任何这样的功能都包含在本公开内容的一个或多个实施例，而是可或可以在相同的实施例被组合。
同样重要的是要注意，相关的数据转换功能，只示出了一些可能由被执行，或在可能的功能，在图中所示的系统。其中的一些操作可被删除或移除在适当情况下，或这些操作可以被修改或改变相当不脱离本公开的范围。另外，这些操作的定时可以大大改变。前面的操作流程已经提供了用于示例和讨论的目的。极大的灵活性通过在此描述的实施例提供，可以提供任何合适的布置、年表、配置和定时机制，而不脱离本公开的教导。
许多其它改变、替代、变化、改变和修改可以领域技术人员确定，它的目的是，本发明包括落入实施例和所附的权利要求的范围内的所有这样的改变、替换、变化、改变和修改。需要注意，上面描述的装置的所有可选特征也可以相对于该方法或本文中所描述，并且可以在任何地方被使用在一个或多个实施例在实施例中具体过程中实施。

Claims (20)

1.一种具有用于处理模拟输入信号并在数字输出产生表示模拟输入信号的数字输出信号的双量化架构的低功率Δ-Σ调制器，所述Δ-Σ调制器，包括：
环路滤波器，用于处理Δ-Σ调制器的模拟输入信号以及从数模转换器(DAC)反馈的反馈信号之间的误差；
第一模数转换器(ADC)，用于以第一采样率数字化△-Σ调制器的环路滤波器的输出；和
第二ADC，用于以与第一采样率不同的第二采样率数字化所述Δ-Σ调制器的模拟输入信号；
其中，△-Σ调制器的数字输出取消所述第二ADC的量化噪声在。
2.如权利要求1所述的△-Σ调制器，进一步包括：
第一结合部分，用于组合第一ADC的输出和第二ADC的输出，以产生组合的信号，其中所述反馈DAC转换所述组合的信号，以产生所述反馈信号。
3.如权利要求1所述的△-Σ调制器，进一步包括：
第二组合部分，用于组合第一ADC的输出和所述第二ADC的滤波输出，以产生Δ-Σ调制器的数字输出。
4.如权利要求3所述的Δ-Σ调制器，进一步包括：
表示环路滤波器的数字处理块，用于处理所述第二ADC的输出，并产生所述第二ADC的滤波输出。
5.如权利要求1所述的Δ-Σ调制器，其中，所述第二采样率比所述第一采样速率慢。
6.如权利要求1所述的Δ-Σ调制器，其中，所述环路滤波器包括连续时间前端和离散时间后端。
7.如权利要求5所述的Δ-Σ调制器，进一步包括：
具有数字有限状态机和模拟调谐电路的调谐电路，用于在包括如下的情况下保持连续时间第一阶段的RC乘积基本恒定。
8.如权利要求1所述的Δ-Σ调制器，其中，所述第一ADC具有至多三个输出级。
9.如权利要求2所述的Δ-Σ调制器，进一步包括：
数据加扰器，用于采用动态元件匹配加扰所述组合信号的数字输出信号。
10.一种用于通过具有双量化架构的Δ-Σ调制器处理模拟输入信号的并在△-Σ调制器的数字输出产生表示模拟输入信号的数字输出信号的低功率方法，所述方法包括：
通过环路滤波器处理模拟输入信号和从数模转换器(DAC)反馈的反馈信号之间的误差；
在第一采样率，由第一模数转换器(ADC)数字化所述Δ-Σ调制器的环路滤波器的输出；
以与所述第一采样率不同的第二采样率，由第二ADC数字化所述Δ-Σ调制器的模拟输入信号；
由一反馈数模转换器(DAC)转换组合第一ADC和第二ADC的输出的所述组合信号，以产生反馈信号；和
组合所述第一ADC的输出和所述第二ADC的滤波的输出以产生Δ-Σ调制器的数字输出。
11.如权利要求10所述的方法，进一步包括：
在Δ-Σ调制器的数字输出，由Δ-Σ调制器取消第二ADC的量化噪声。
12.如权利要求10所述的方法，进一步包括：
由表示环路滤波器的数字处理块滤波第二ADC的输出，以产生经滤波的输出。
13.如权利要求10所述的方法，其中，所述第二采样率比所述第一采样速率慢。
14.如权利要求10所述的方法，其中，处理所述模拟输入信号和反馈信号之间的误差包括使用连续时间前端和离散时间后端处理错误。
15.如权利要求14所述的方法，进一步包括：
使用具有数字有限状态机和模拟调谐电路的调谐电路调谐连续时间第一阶段的RC乘积在包括如下的一个或多个基本恒定：过程，温度，电源和采样率。
16.如权利要求10所述的方法，其中，数字化，由第一ADC的方法包括至多三个输出电平产生。
17.如权利要求10所述的方法，进一步包括：
采用动态元件匹配加扰所述组合信号。
18.一种用于具有双量化架构的Δ-Σ调制器用于转换模拟输入信号并在△-Σ调制器的数字输出产生表示模拟输入信号的数字输出信号的低功率△-Σ调制器，所述调制器包括：
装置，用于处理模拟输入信号和从数模转换器(DAC)反馈的反馈信号之间的误差；
第一模数转换装置，在第一采样率，数字化所述Δ-Σ调制器的环路滤波器的输出；
第二模数转换装置，以与所述第一采样率不同的第二采样率，数字化所述Δ-Σ调制器的模拟输入信号；
数模转换装置，用于转换组合的第一模数转换装置和第二模数转换装置的输出的所述组合信号，以产生反馈信号；和
装置，用于组合所述第一ADC的输出和所述第二ADC的滤波输出，以产生Δ-Σ调制器的数字输出。
19.如权利要求18所述的调制器，进一步包括：
匹配环路滤波器的数字滤波器，用于过滤所述第二ADC的输出，以产生经滤波的输出。
20.如权利要求10所述的方法，其中，所述第二采样率比所述第一采样速率慢。
CN201610402286.5A 2015-06-11 2016-06-08 过采样δ-σ调制器的超低功耗双量化器架构 Active CN106253908B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/736,419 2015-06-11
US14/736,419 US9419642B1 (en) 2015-06-11 2015-06-11 Ultra low power dual quantizer architecture for oversampling delta-sigma modulator

Publications (2)

Publication Number Publication Date
CN106253908A true CN106253908A (zh) 2016-12-21
CN106253908B CN106253908B (zh) 2019-09-13

Family

ID=56098127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610402286.5A Active CN106253908B (zh) 2015-06-11 2016-06-08 过采样δ-σ调制器的超低功耗双量化器架构

Country Status (4)

Country Link
US (1) US9419642B1 (zh)
EP (1) EP3104530B1 (zh)
JP (2) JP6421145B2 (zh)
CN (1) CN106253908B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109889203A (zh) * 2017-12-06 2019-06-14 三星电子株式会社 半导体器件及其操作方法
CN110022156A (zh) * 2017-11-22 2019-07-16 联发科技股份有限公司 连续时间δ-σ调制器
CN116593764A (zh) * 2023-03-29 2023-08-15 浙江朗德电子科技有限公司 高精度自标定电流传感器模块及其标定方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015211258A1 (de) * 2015-06-18 2016-12-22 Robert Bosch Gmbh Vorrichtungen und Verfahren zur Auswertung eines Signals von einem Drehwinkelgeber
US9641192B1 (en) * 2016-06-14 2017-05-02 Semiconductor Components Industries, Llc Methods and apparatus for a delta sigma ADC with parallel-connected integrators
US10135459B2 (en) 2016-10-25 2018-11-20 Analog Devices, Inc. ADC with capacitive difference circuit and digital sigma-delta feedback
US10298252B2 (en) 2016-11-13 2019-05-21 Analog Devices, Inc. Dynamic anti-alias filter for analog-to-digital converter front end
US10327659B2 (en) 2016-11-13 2019-06-25 Analog Devices, Inc. Quantization noise cancellation in a feedback loop
KR101887808B1 (ko) 2017-04-25 2018-08-10 서울대학교산학협력단 아날로그 디지털 변환 장치
US10574253B1 (en) * 2018-03-20 2020-02-25 Renesas Electronics America Inc. Low power ADC sampling in a digital power controller
KR102650109B1 (ko) 2018-06-05 2024-03-22 삼성전자주식회사 디지털 도메인에서 노이즈 쉐이핑을 수행하도록 구성되는 모듈레이터를 구현하기 위한 전자 회로
US10355709B1 (en) 2018-08-24 2019-07-16 Analog Devices, Inc. Multiplexed sigma-delta analog-to-digital converter
EP3700092B1 (en) * 2019-02-25 2023-08-30 ams International AG Analog-to-digital converter system, electronic device and analog-to-digital conversion method
US11569826B2 (en) * 2020-02-16 2023-01-31 Board Of Regents, The University Of Texas System Time-domain incremental two-step capacitance-to-digital converter
US11265000B1 (en) 2021-01-29 2022-03-01 Seagate Technology Llc Magnetoresistive asymmetry compensation
US11900970B2 (en) * 2021-01-29 2024-02-13 Seagate Technology Llc Magnetoresistive asymmetry compensation
CN112994695B (zh) * 2021-03-02 2023-12-05 江苏润石科技有限公司 一种高速低功耗Sigma-Delta模数转换器及数字处理单元
US11621722B2 (en) 2021-08-27 2023-04-04 Analog Devices, Inc. Multi quantizer loops for delta-sigma converters

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275577A1 (en) * 2004-06-10 2005-12-15 Johnny Bjornsen Method and apparatus for operating a pipelined ADC circuit
US7095345B2 (en) * 2004-06-29 2006-08-22 Analog Devices, Inc. Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter
US7119725B1 (en) * 2005-07-29 2006-10-10 Faraday Technology Corp. Sigma-delta modulator, D/A conversion system and dynamic element matching method
US20070013570A1 (en) * 2005-06-21 2007-01-18 Richard Gaggl System for analog-to-digital conversion
US20070040720A1 (en) * 2005-08-20 2007-02-22 Samsung Electronics Co., Ltd. Method of matching dynamic elements and multi-bit data converter
CN102882528A (zh) * 2012-07-05 2013-01-16 深圳大学 sigma-delta调制器
US20130119902A1 (en) * 2011-11-14 2013-05-16 Mark A. Gries System and Method for Managing DC Link Switching Harmonics
CN103929184A (zh) * 2014-04-16 2014-07-16 中国科学技术大学 一种基于数字噪声耦合技术的δ-σ调制器
EP2856642A1 (de) * 2012-05-24 2015-04-08 Hochschule Für Angewandte Wissenschaften München Geschalteter verstärker für variable versorgungsspannung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000008765A2 (en) 1998-08-06 2000-02-17 Steensgaard Madsen Jesper Delta-sigma a/d converter
JP2006191176A (ja) * 2004-12-28 2006-07-20 Sharp Corp スイッチング増幅器
JP2010245765A (ja) * 2009-04-03 2010-10-28 Panasonic Corp Ｄｅｍ（ダイナミック・エレメント・マッチング）
US8779957B2 (en) 2012-08-02 2014-07-15 Qualcomm Incorporated Low distortion feed-forward delta-sigma modulator
DE102013108573A1 (de) * 2013-08-08 2015-02-12 Infineon Technologies Ag Verfahren und Vorrichtungen zur Analog/Digital-Wandlung
US9184754B2 (en) * 2013-12-12 2015-11-10 Mediatek Inc. Analog-to-digital converting device and analog-to-digital converting method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275577A1 (en) * 2004-06-10 2005-12-15 Johnny Bjornsen Method and apparatus for operating a pipelined ADC circuit
US7095345B2 (en) * 2004-06-29 2006-08-22 Analog Devices, Inc. Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter
US20070013570A1 (en) * 2005-06-21 2007-01-18 Richard Gaggl System for analog-to-digital conversion
US7119725B1 (en) * 2005-07-29 2006-10-10 Faraday Technology Corp. Sigma-delta modulator, D/A conversion system and dynamic element matching method
US20070040720A1 (en) * 2005-08-20 2007-02-22 Samsung Electronics Co., Ltd. Method of matching dynamic elements and multi-bit data converter
US20130119902A1 (en) * 2011-11-14 2013-05-16 Mark A. Gries System and Method for Managing DC Link Switching Harmonics
EP2856642A1 (de) * 2012-05-24 2015-04-08 Hochschule Für Angewandte Wissenschaften München Geschalteter verstärker für variable versorgungsspannung
CN102882528A (zh) * 2012-07-05 2013-01-16 深圳大学 sigma-delta调制器
CN103929184A (zh) * 2014-04-16 2014-07-16 中国科学技术大学 一种基于数字噪声耦合技术的δ-σ调制器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110022156A (zh) * 2017-11-22 2019-07-16 联发科技股份有限公司 连续时间δ-σ调制器
CN110022156B (zh) * 2017-11-22 2023-06-30 联发科技股份有限公司 连续时间δ-σ调制器
CN109889203A (zh) * 2017-12-06 2019-06-14 三星电子株式会社 半导体器件及其操作方法
CN109889203B (zh) * 2017-12-06 2023-12-19 三星电子株式会社 半导体器件及其操作方法
CN116593764A (zh) * 2023-03-29 2023-08-15 浙江朗德电子科技有限公司 高精度自标定电流传感器模块及其标定方法

Also Published As

Publication number Publication date
EP3104530A1 (en) 2016-12-14
JP6421145B2 (ja) 2018-11-07
CN106253908B (zh) 2019-09-13
EP3104530B1 (en) 2020-05-27
JP2017005716A (ja) 2017-01-05
US9419642B1 (en) 2016-08-16
JP2018201231A (ja) 2018-12-20

Similar Documents

Publication Publication Date Title
CN106253908A (zh) 过采样δ‑σ调制器的超低功耗双量化器架构
Li et al. A 13-ENOB second-order noise-shaping SAR ADC realizing optimized NTF zeros using the error-feedback structure
CN106888018B (zh) Dac时序失配误差的数字测量
CN107786208B (zh) 连续mash adcs的抖动注入
CN106899302B (zh) Mash adc的自适应数字量化噪声消除滤波器
Hamoui et al. High-order multibit modulators and pseudo data-weighted-averaging in low-oversampling/spl Delta//spl Sigma/ADCs for broad-band applications
US9871534B2 (en) Analog-to-digital converter with embedded noise-shaped truncation, embedded noise-shaped segmentation and/or embedded excess loop delay compensation
US6940436B2 (en) Analog-to-digital conversion system with second order noise shaping and a single amplifier
Ghosh et al. Linearization through dithering: A 50 MHz bandwidth, 10-b ENOB, 8.2 mW VCO-based ADC
Fogelman et al. An audio ADC delta-sigma modulator with 100-dB peak SINAD and 102-dB DR using a second-order mismatch-shaping DAC
US11329660B2 (en) VCO-based continuous-time pipelined ADC
Yu et al. A low-power multi-bit/spl sigma//spl delta/modulator in 90-nm digital cmos without dem
US11652491B2 (en) High-pass shaped dither in continuous-time residue generation systems for analog-to-digital converters
He et al. Digital noise-coupling technique for delta–sigma modulators with segmented quantization
CN109787636A (zh) 连续时间三角积分调制器
JP2006013705A (ja) 複素バンドパスδσａｄ変調器、ａｄ変換回路及びディジタル無線受信機
WO2019081646A1 (en) RESIDUAL SIGNAL REDUCTION IN ANALOG TO DIGITAL CONVERTERS
CN110022157A (zh) 信号处理装置和δ-σ调制器
Shabra et al. Oversampled pipeline A/D converters with mismatch shaping
Bolatkale et al. A 28-nm 6-GHz 2-bit continuous-time ΔΣ ADC with− 101-dBc THD and 120-MHz bandwidth using blind digital DAC error correction
CN114124044A (zh) 一种片内正弦波激励发生器及制作方法
US10897232B2 (en) Multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
Zhang et al. A segmented data-weighted-averaging technique
CN111327316A (zh) 改善连续时间残余产生的模数转换器中阻塞信号公差的存根滤波器
Wang et al. 2nd-Order shaping technique of the DAC mismatch error in noise shaping SAR ADCs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant