CN104836582B - 多级数模转换器 - Google Patents

多级数模转换器 Download PDF

Info

Publication number
CN104836582B
CN104836582B CN201410169145.4A CN201410169145A CN104836582B CN 104836582 B CN104836582 B CN 104836582B CN 201410169145 A CN201410169145 A CN 201410169145A CN 104836582 B CN104836582 B CN 104836582B
Authority
CN
China
Prior art keywords
digital
output signal
output
analog
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410169145.4A
Other languages
English (en)
Other versions
CN104836582A (zh
Inventor
马丁·肯亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104836582A publication Critical patent/CN104836582A/zh
Application granted granted Critical
Publication of CN104836582B publication Critical patent/CN104836582B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/661—Improving the reconstruction of the analogue output signal beyond the resolution of the digital input signal, e.g. by interpolation, by curve-fitting, by smoothing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了多级数模转换器。一种电路，该电路包括第一数字滤波器H(z)、第二数字滤波器1/(1+H(z))、第三数字滤波器、第一数字调制器、第二数字调制器和增益模块。第一数字滤波器基于数字输入和第一数字输出信号生成第一输出。第一数字调制器基于第一输出和反馈误差输出生成第一数字输出信号和第一误差输出。增益模块将第一误差输出放大预定比例，从而生成第二误差输出。第二数字调制器基于第二误差输出生成第二输出和第三误差输出。第二数字滤波器基于第二输出生成第二数字输出信号。第三滤波器基于第三误差输出生成反馈误差输出。

Description

多级数模转换器
技术领域
本发明一般地涉及半导体技术领域，更具体地，涉及数模转换器。
背景技术
数模转换器(DAC)是将数字数据转换成模拟信号的器件或电路元件。在一些应用中，数字数据包括预定量的不同的数字编码，且数字编码中的每一个都与模拟信号中的唯一的电压或电流值对应。例如，在至少一个应用中，N位数字数据的2N个不同的数字编码对应于相应的模拟信号的2N个不同的电压或电流值，其中，N是正整数。能够将N位数字数据转换为相应的模拟信号的DAC也被称为具有N位分辨率的DAC。在一些应用中，通过具有布置为提供相应的2N个不同的电压或电流值的至少2N个无源或有源电子组件来实现具有N位分辨率的DAC。2N个无源或有源电子组件的失配会导致DAC的输出模拟信号的非线性转换误差。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种电路，包括：第一数字滤波器，具有z域传递函数H(z)，所述第一数字滤波器配置为基于数字输入和第一数字输出信号生成第一输出；第一数字调制器，配置为基于所述第一输出和反馈误差输出生成所述第一数字输出信号和第一误差输出；增益模块，配置为将所述第一误差输出放大预定比例k，从而生成第二误差输出；第二数字调制器，配置为基于所述第二误差输出生成第二输出和第三误差输出；第二数字滤波器，具有z域传递函数1/(1+H(z))，所述第二数字滤波器配置为基于所述第二输出生成第二数字输出信号；以及第三数字滤波器，配置为基于所述第三误差输出生成所述反馈误差输出。
在该电路中，所述第三数字滤波器具有z域传递函数z-1/k。
在该电路中，所述比例k在2到16的范围内。
在该电路中，所述z域传递函数H(z)是z-1/(1-z-1)。
在该电路中，所述第一数字调制器和所述第二数字调制器是单位脉冲宽度调制数字调制器。
该电路还包括：插值滤波器，配置为基于数字数据和上采样比例m生成所述数字输入，所述数字数据对应于第一采样频率fs，所述数字输入对应于第二采样频率m·fs，且m大于1。
在该电路中，所述上采样比例m在10到128的范围内变化。
在该电路中，所述第一数字滤波器、所述第二数字滤波器、所述第一数字调制器和所述第二数字调制器基于与所述第二采样频率相等的时钟频率进行工作。
该电路还包括：第一数模转换器，配置为基于所述第一数字输出信号生成第一模拟输出信号；第二数模转换器，配置为基于所述第二数字输出信号生成第二模拟输出信号；放大器，配置为基于所述第二模拟输出信号和缩放比例1/k生成缩放的第二模拟输出信号；以及重构单元，配置为基于所述第一模拟输出信号和所述缩放的第二模拟输出信号生成重构的模拟信号。
该电路还包括：第一数模转换器，配置为基于所述第一数字输出信号生成第一模拟输出信号；第二数模转化器，配置为基于所述第二数字输出信号和缩放比例1/k生成缩放的第二模拟输出信号；以及重构单元，配置为基于所述第一模拟输出信号和所述缩放的第二模拟输出信号生成重构的模拟信号。
根据本发明的另一方面，提供了一种电路，包括：数字电路，配置为：基于具有z域表达式x(z)的数字输入、具有截断误差-p1(z)的第一数字调制器、具有截断误差-p2(z)的第二数字调制器和具有由H(z)表示的z域传递函数的滤波传递函数，生成具有z域表达式y1(z)的第一数字输出信号和具有具有z域表达式y2(z)的第二数字输出信号，y1(z)＝x(z)H(z)/(1+H(z))+(p1(z)-p2(z)·z-1/k)(1/(1+H(z)))，以及y2(z)＝k(p2(z)/k-p1(z))(1/(1+H(z)))；以及数模接口电路，配置为基于所述第一数字输出信号和所述第二数字输出信号生成具有z域表达式y(z)的重构的模拟信号，且y(z)＝y1(z)+y2(z)/k。
在该电路中，所述比例k在2到16的范围内变化。
在该电路中，所述滤波传递函数H(z)的z域传递函数是z-1/(1-z-1)。
在该电路中，所述第一数字输出信号是单位脉冲宽度调制信号，且所述第二数字输出信号是多位脉冲宽度调制信号。
在该电路中，所述数模接口包括：第一数模转换器，配置为基于所述第一数字输出信号生成第一模拟输出信号；第二数模转换器，配置为基于所述第二数字输出信号生成第二模拟输出信号；放大器，配置为基于所述第二模拟输出信号和缩放比例1/k生成缩放的第二模拟输出信号；以及重构单元，配置为基于所述第一模拟输出信号和所述缩放的第二模拟输出信号生成所述重构的模拟信号。
该电路还包括：第一数模转换器，配置为基于所述第一数字输出信号生成第一模拟输出信号；第二数模转换器，配置为基于所述第二数字输出信号和缩放比例1/k生成缩放的第二模拟输出信号；以及重构单元，配置为基于所述第一模拟输出信号和所述缩放的第二模拟输出信号生成重构的模拟信号。
根据本发明的又一方面，提供了一种方法，包括：基于数字输入、第一数字输出信号和第一z域传递函数H(z)生成第一输出；基于所述第一输出和反馈误差输出由第一数字调制器生成所述第一数字输出信号和第一误差输出；将所述第一误差输出放大预定比例k，从而生成第二误差输出；基于所述第二误差输出由第二数字调制器生成第二输出和第三误差输出；基于所述第二输出和第二z域传递函数1/(1+H(z))生成第二数字输出信号；以及基于所述第三误差输出生成所述反馈误差输出。
在该方法中，基于第三z域传递函数z-1/k确定生成的所述反馈误差输出。
在该方法中，所述z域传递函数H(z)是z-1/(1-z-1)。
该方法还包括：基于数字数据和上采样比例m生成所述数字输入，所述数字数据对应于第一采样频率fs，所述数字输入对应于第二采样频率m·fs，且m大于1。
附图说明
当结合附图进行阅读时，通过以下详细描述可以更好地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘出。事实上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一些实施例的数模转换器(DAC)的系统框图。
图2A是根据一些实施例的DAC的噪音整形器和脉冲宽度调制(PWM)数模(D/A)接口电路的框图。
图2B是根据一些实施例的另一DAC的噪音整形器和PWM数模(D/A)接口电路的框图。
图3是根据一些实施例操作PWM DAC的方法的流程图。
具体实施方式
以下公开内容提供了用于实现本发明的不同特征的许多不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，并不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，并且也可以包括在第一部件和第二部件之间可形成附加部件，使得第一部件和第二部件不直接接触的实施例。此外，本发明可以在各个实例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，且其本身不指示所论述的各种实施例和/或结构之间的关系。
根据本发明的一个或多个实施例，通过第一数字调制器将多位过采样的脉冲编码调制(PCM)或脉冲密度调制(PDM)信号转换成一位PWM信号，以及基于第一数字调制器的截断误差(truncation error)通过第二数字调制器将其转换成多位PWM信号。在一些实施例中，通过由电路设计者确定的比例来有效地消除第一数字调制器的截断误差，并且降低第二数字调制器的截断误差。
图1是根据一些实施例的DAC100的系统框图。DAC100包括数字部分和模拟部分。在数字部分中，DAC100包括插值滤波器110和噪音整形器120。DAC100也包括桥接数字部分和模拟部分的D/A接口电路130。在模拟部分中，DAC100还包括低通滤波器140。
插值滤波器110接收数字数据N0且生成上采样(up-sample)数字输出N1。数字数据N0是对应于采样频率fs的N位数字信号，其中，N是正整数。在一些实施例中，数字数据N0是PCM信号。在一些实施例中，数字数据N0是PDM信号。在一些实施例中，N在16到24的范围内变化。在一些实施例中，采样频率fs是在48kHz到192kHz的范围内变化。插值滤波器110配置为基于数字数据N0和上采样比例m生成上采样数字输出N1。在一些实施例中，上采样数字输出N1也是N位PCM或PDM数字信号。由此，上采样数字输出N1与采样频率m·fs相对应。在一些实施例中，上采样比例m大于1。在一些实施例中，上采样比例m在10到128的范围内变化。在一些实施例中，在频域中，插值滤波器110用于将数字数据N0的量化噪音从对应于数字数据N0的采样频率的较窄带宽分布到对应于上采样数字输出N1的采样频率的较大带宽。
噪音整形器120是多级噪音整形器。噪音整形器120接收上采样数字输出N1作为噪音整形器120的数字输入。噪音整形器120生成数字输出N2以提供给D/A接口电路130。在一些实施例中，噪音整形器120至少具有第一PWM数字调制器(例如，图2A中的220)和第二PWM数字调制器(例如，图2A中的240)。数字输出信号N2通常比上采样数字输出N1具有更少的位(即，更低的分辨率)，其中，截断误差可归因于噪音整形器120的操作。在一些实施例中，数字输出N2至少包括第一数字输出信号和第二数字输出信号。第一数字输出信号基于第一数字调制器的输出。第二数字输出信号基于由第二数字调制器所处理的第一数字调制器的截断误差。在一些实施例中，在频域中，噪音整形器120通过将大部分噪音推向更高频率来抑制低频噪音。
D/A接口电路130配置为基于数字输出N2生成重构的模拟信号S1。结合图2A进一步示出了关于噪音整形器120和D/A接口电路130的具体细节。
低通滤波器(LPF)140通过对重构的模拟信号S1进行低通滤波生成模拟输出信号SOUT。在一些实施例中，LPF140抑制重构的模拟信号S1中的噪音，该噪音的频率大于数字数据N0的奈奎斯特频率(即，0.5·fs)。
图2A是根据一些实施例的DAC的噪音整形器200A和D/A接口电路200B的框图。在一些实施例中，噪音整形器200A可用作图1中的噪音整形器120。在一些实施例中，D/A接口电路200B可用作图1中的D/A接口电路130。基于它们的z域表达式或传递函数示出了图2A中的各个信号。
噪音整形器200A包括求和单元202、求和单元204、第一数字滤波器210、第一数字调制器220、增益模块230、第二数字调制器240、第二数字滤波器250和第三数字滤波器260。噪音整形器200A接收由z域表达式x(z)所表示的数字输入。在一些实施例中，数字输入x(z)对应于图1中的上采样数字输出N1。噪音整形器200A生成由z域表达式y1(z)和y2(z)所表示的数字输出信号。
求和单元202生成由a(z)所表示的输出，基于z域中的数字输入x(z)减去数字输出信号y1(z)来确定a(z)。第一数字滤波器210具有由H(z)所表示的z域传递函数，且配置为生成由b(z)所表示的输出，基于H(z)和a(z)来确定b(z)。
求和单元204生成由d(z)所表示的输出，d(z)是在z域中来自第一数字滤波器210的b(z)与来自第三数字滤波器260的反馈误差输出c(z)的和。第一数字调制器220基于d(z)生成第一数字输出信号y1(z)和第一误差输出-p1(z)。
第一数字调制器220包括求和单元222、求和单元224和截断器(truncator)226。求和单元222接收d(z)和数字脉冲宽度调制载波228，且截断器226基于求和单元222的输出生成第一数字输出信号y1(z)。在一些实施例中，截断器226是单位截断器，且将求和单元222和截断器226配置为PWM数字调制器。求和单元224接收d(z)和第一数字输出信号y1(z)且生成第一误差输出-p1(z)。
增益模块230包括放大单元232，该放大单元232接收第一误差输出-p1(z)并以预定比例(且有时也称作“增益”)k放大第一误差输出-p1(z)，从而生成由g(z)＝-k·p1z所表示的第二误差输出。
第二数字调制器240包括求和单元242、求和单元244和截断器246。求和单元242接收g(z)和数字脉冲宽度调制载波248，且截断器246基于求和单元242的输出生成由o(z)所表示的输出。在一些实施例中，截断器246是单位截断器，且将求和单元242和截断器246配置为PWM数字调制器。求和单元244接收g(z)和输出o(z)且生成第三误差输出-p2(z)。
第二数字滤波器250具有由1/(1+H(z))所表示的z域传递函数，且配置为基于1/(1+H(z))和o(z)生成第二数字输出信号y2(z)。在一些实施例中，输出o(z)是单位PWM信号，且第二数字输出信号y2(z)是多位PWM信号。
第三数字滤波器260包括配置为具有传递函数z-1/k的延迟单元262和放大单元264。因此，第三数字滤波器260生成由c(z)＝-z-1/k·p2(z)所表示的反馈误差输出。
基于以上所述，噪音整形器200A配置为生成第一数字输出y1(z)和第二数字输出y2(z)：
y1(z)＝x(z)H(z)/(1+H(z))+(p1(z)-p2(z)·z-1/k)(1/(1+H(z)))，以及
y2(z)＝k(p2(z)/k-p1(z))(1/(1+H(z)))。
在一些实施例中，H(z)是一阶或多阶低通数字滤波器。在一些实施例中，H(z)是z-1/(1-z-1)。在一些实施例中，k是在2到16的范围内的正整数。在一些实施例中，k是2的倍数。
在一些实施例中，通过硬连线的逻辑电路来实现噪音整形器200A。在一些实施例中，基于等于第二采样频率m·fs的时钟频率操作第一数字滤波器
210、第二数字滤波器250、第一数字调制器220和第二数字调制器240。在一些实施例中，通过执行一组指令的数字信号处理单元来实现噪音整形器200A。
D/A接口电路200B包括第一DAC单元272、第二DAC单元274、放大器276和重构单元。
第一DAC单元272配置为基于第一数字输出信号y1(z)生成第一模拟输出信号S21。在一些实施例中，第一DAC单元272是单位PWM DAC。在一些实施例中，DAC单元272是开关电容型DAC。在一些实施例中，DAC272是电流驱动型DAC。
第二DAC单元274配置为基于第二数字输出信号y2(z)生成第二模拟输出信号S22。在一些实施例中，第二DAC单元是多位DAC。在一些实施例中，DAC单元274是开关电容型DAC。在一些实施例中，DAC单元274是电流驱动型DAC。
放大器276配置为基于第二模拟输出信号S22和缩放比例1/k生成缩放的第二模拟输出信号S23。重构单元278配置为基于第一模拟输出信号S21和缩放第二模拟输出信号S23的和生成重构的模拟信号S24。在一些实施例中，重构的模拟信号S24可用作图1中的重构的模拟信号S1。
基于以上所述，重构的模拟信号S24具有z域表达式y(z)：
y(z)＝y1(z)+y2(z)/k，以及
y(z)＝x(z)H(z)/(1+H(z))+p2(z)/k((1-z-1)/(1+H(z)))。
因此，由y(z)所表示的重构的模拟信号S24具有在大约低频处的单元增益。并且，消除了误差p1(z)，且减小了误差p2(z)预定比例k。
图2B是根据一些实施例的另一DAC的噪音整形器200A和D/A接口电路200C的框图。图2B中与图2A中的相同或相似的组件被给予相同的参考标号，且省略它们的细节描述。
与图2A中的D/A接口电路200B相比，D/A接口电路200C具有DAC单元282，该DAC单元282配置为基于第二数字输出信号y2(z)和缩放比例1/k生成缩放第二模拟输出信号S23。换句话说，在DAC单元282内整体地实现图2A中的放大器276的功能。在一些实施例中，当DAC单元282是开关电容型DAC时，通过配置电容器的大小或比例来实施信号的缩放；或当DAC单元282是电流驱动型DAC时，通过配置电流元件的大小或比例来实施信号的缩放。
图3是根据一些实施例操作DAC(诸如结合图1、图2A和图2B示出的DAC)的方法300的流程图。应该理解，在图3中示出的方法300之前、期间和/或之后可以实施附加操作，且在此可以仅简单地描述一些其他工艺。
如图1和图3所示，工艺300开始于操作310，其中，基于数字数据N0和上采样比例m生成数字输入N1。数字数据N0对应于第一采样频率fs，数字输入N1对应于第二采样频率m·fs，且m大于1。在一些实施例中，fs在48kHz到192kHz的范围内。在一些实施例中，上采样比例m在10到128的范围内变化。在一些实施例中，数字输入N1是N位PDM信号或PCM信号。在一些实施例中，N在16到24的范围内变化。
如图2A和图3所示，工艺300进行到操作320。其中，基于由z域表达式x(z)所表示的数字输入N1、第一数字输出信号y1(z)和第一z域传递函数H(z)生成具有z域表达式b(z)的信号。在一些实施例中，z域传递函数H(z)是z-1/(1-z-1)。
工艺300进行到操作330，其中，基于信号b(z)和反馈误差信号c(z)由数字调制器220生成第一数字输出信号y1(z)和第一误差信号-p1(z)。在一些实施例中，第一数字输出信号y1(z)是单位PWM信号。
工艺进行到操作340，其中，以预定比例k放大第一误差信号-p1(z)，从而生成第二误差信号g(z)。在一些实例中，比例k在2到16的范围内。在一些实施例中，比例k是2的倍数。
工艺进行到操作350，其中，基于第二误差信号g(z)由数字调制器240生成第二信号o(z)和第三误差信号-p2(z)。在一些实施例中，第二信号o(z)是单位PWM信号。
工艺进行到操作360，其中，基于第二信号o(z)和第二z域传递函数1/(1+H(z))生成第二数字输出信号y2(z)。在一些实施例中，第二数字输出信号y2(z)是多位PWM信号。
工艺进行到操作370，其中，基于第三误差信号-p2(z)和z域传递函数z-1/k生成反馈误差信号c(z)。
根据一个实施例，一种电路包括具有z域传递函数H(z)的第一数字滤波器、第一数字调制器、增益模块、第二数字调制器、具有z域传递函数1/(1+H(z))的第二数字滤波器以及第三数字滤波器。第一数字滤波器配置为基于数字输入和第一数字输出信号生成第一输出。第一数字调制器配置为基于第一输出和反馈误差输出生成第一数字输出信号和第一误差输出。增益模块配置为以预定比例k放大第一误差输出，从而生成第二误差输出。第二数字调制器配置为基于第二误差输出生成第二输出和第三误差输出。第二数字滤波器配置为基于第二输出生成第二数字输出信号。第三数字滤波器配置为基于第三误差输出生成反馈误差输出。
根据另一实施例，一种电路包括数字电路和数模接口电路。数字电路配置为基于具有z域表达式x(z)的数字输入、具有截断误差-p1(z)的第一数字调制器、具有截断误差-p2(z)的第二数字调制器和具有由H(z)表示的z域传递函数的滤波传递函数，生成具有z域表达式y1(z)的第一数字输出信号和具有z域表达式y2(z)的第二数字输出信号，
y1(z)＝x(z)H(z)/(1+H(z))+(p1(z)-p2(z)·z-1/k)(1/(1+H(z)))，以及
y2(z)＝k(p2(z)/k-p1(z))(1/(1+H(z)))。
数模接口电路配置为基于第一数字输出信号和第二数字输出信号生成具有z域表达式y(z)的重构的模拟信号，且
y(z)＝y1(z)+y2(z)/k。
根据另一实施例，一种方法包括基于数字输入、第一数字输出信号和第一z域传递函数H(z)生成第一输出。基于第一输出和反馈误差输出由第一数字调制器生成第一数字输出信号和第一误差输出。将第一误差输出放大预定比例k，从而生成第二误差输出。基于第二误差输出由第二数字调制器生成第二输出和第三误差输出。基于第二输出和第二z域传递函数1/(1+H(z))生成第二数字输出信号。基于第三误差输出生成反馈误差输出。
上面概述了若干实施例的特征，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于执行与在此所介绍实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域普通技术人员还应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以作出多种变化、替换以及改变。

Claims (20)

1.一种数模转换器电路，包括：
第一数字滤波器，具有z域传递函数H(z)，所述第一数字滤波器配置为基于数字输入和第一数字输出信号生成第一输出；
第一数字调制器，配置为基于所述第一输出和反馈误差输出生成所述第一数字输出信号和第一误差输出；
增益模块，配置为将所述第一误差输出放大预定比例k，从而生成第二误差输出；
第二数字调制器，配置为基于所述第二误差输出生成第二输出和第三误差输出；
第二数字滤波器，具有z域传递函数1/(1+H(z))，所述第二数字滤波器配置为基于所述第二输出生成第二数字输出信号；以及
第三数字滤波器，配置为基于所述第三误差输出生成所述反馈误差输出。
2.根据权利要求1所述的数模转换器电路，其中，所述第三数字滤波器具有z域传递函数z-1/k。
3.根据权利要求1所述的数模转换器电路，其中，所述比例k在2到16的范围内。
4.根据权利要求1所述的数模转换器电路，其中，所述z域传递函数H(z)是z-1/(1-z-1)。
5.根据权利要求1所述的数模转换器电路，其中，所述第一数字调制器和所述第二数字调制器是单位脉冲宽度调制数字调制器。
6.根据权利要求1所述的数模转换器电路，还包括：
插值滤波器，配置为基于数字数据和上采样比例m生成所述数字输入，所述数字数据对应于第一采样频率fs，所述数字输入对应于第二采样频率m·fs，且m大于1。
7.根据权利要求6所述的数模转换器电路，其中，所述上采样比例m在10到128的范围内变化。
8.根据权利要求6所述的数模转换器电路，其中，所述第一数字滤波器、所述第二数字滤波器、所述第一数字调制器和所述第二数字调制器基于与所述第二采样频率相等的时钟频率进行工作。
9.根据权利要求1所述的数模转换器电路，还包括：
第一数模转换器，配置为基于所述第一数字输出信号生成第一模拟输出信号；
第二数模转换器，配置为基于所述第二数字输出信号生成第二模拟输出信号；
放大器，配置为基于所述第二模拟输出信号和缩放比例1/k生成缩放的第二模拟输出信号；以及
重构单元，配置为基于所述第一模拟输出信号和所述缩放的第二模拟输出信号生成重构的模拟信号。
10.根据权利要求1所述的数模转换器电路，还包括：
第一数模转换器，配置为基于所述第一数字输出信号生成第一模拟输出信号；
第二数模转化器，配置为基于所述第二数字输出信号和缩放比例1/k生成缩放的第二模拟输出信号；以及
重构单元，配置为基于所述第一模拟输出信号和所述缩放的第二模拟输出信号生成重构的模拟信号。
11.一种数模转换器电路，包括：
数字电路，配置为：
基于具有z域表达式x(z)的数字输入、具有截断误差-p1(z)的第一数字调制器、具有截断误差-p2(z)的第二数字调制器和具有由H(z)表示的z域传递函数的滤波传递函数，生成具有z域表达式y1(z)的第一数字输出信号和具有具有z域表达式y2(z)的第二数字输出信号，
y1(z)＝x(z)H(z)/(1+H(z))+(p1(z)-p2(z)·z-1/k)(1/(1+H(z)))，以及
y2(z)＝k(p2(z)/k-p1(z))(1/(1+H(z)))；以及
数模接口电路，配置为基于所述第一数字输出信号和所述第二数字输出信号生成具有z域表达式y(z)的重构的模拟信号，且
y(z)＝y1(z)+y2(z)/k。
12.根据权利要求11所述的数模转换器电路，其中，比例k在2到16的范围内变化。
13.根据权利要求11所述的数模转换器电路，其中，所述滤波传递函数H(z)的z域传递函数是z-1/(1-z-1)。
14.根据权利要求11所述的数模转换器电路，其中，所述第一数字输出信号是单位脉冲宽度调制信号，且所述第二数字输出信号是多位脉冲宽度调制信号。
15.根据权利要求11所述的数模转换器电路，其中，所述数模接口包括：
第一数模转换器，配置为基于所述第一数字输出信号生成第一模拟输出信号；
第二数模转换器，配置为基于所述第二数字输出信号生成第二模拟输出信号；
放大器，配置为基于所述第二模拟输出信号和缩放比例1/k生成缩放的第二模拟输出信号；以及
重构单元，配置为基于所述第一模拟输出信号和所述缩放的第二模拟输出信号生成所述重构的模拟信号。
16.根据权利要求11所述的数模转换器电路，还包括：
第一数模转换器，配置为基于所述第一数字输出信号生成第一模拟输出信号；
第二数模转换器，配置为基于所述第二数字输出信号和缩放比例1/k生成缩放的第二模拟输出信号；以及
重构单元，配置为基于所述第一模拟输出信号和所述缩放的第二模拟输出信号生成重构的模拟信号。
17.一种数模转换器电路的操作方法，包括：
基于数字输入、第一数字输出信号和第一z域传递函数H(z)生成第一输出；
基于所述第一输出和反馈误差输出由第一数字调制器生成所述第一数字输出信号和第一误差输出；
将所述第一误差输出放大预定比例k，从而生成第二误差输出；
基于所述第二误差输出由第二数字调制器生成第二输出和第三误差输出；
基于所述第二输出和第二z域传递函数1/(1+H(z))生成第二数字输出信号；以及
基于所述第三误差输出生成所述反馈误差输出。
18.根据权利要求17所述的数模转换器电路的操作方法，其中，基于第三z域传递函数z-1/k确定生成的所述反馈误差输出。
19.根据权利要求17所述的数模转换器电路的操作方法，其中，所述z域传递函数H(z)是z-1/(1-z-1)。
20.根据权利要求17所述的数模转换器电路的操作方法，还包括：
基于数字数据和上采样比例m生成所述数字输入，所述数字数据对应于第一采样频率fs，所述数字输入对应于第二采样频率m·fs，且m大于1。
CN201410169145.4A 2014-02-11 2014-04-24 多级数模转换器 Expired - Fee Related CN104836582B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/177,519 2014-02-11
US14/177,519 US9136865B2 (en) 2014-02-11 2014-02-11 Multi-stage digital-to-analog converter

Publications (2)

Publication Number Publication Date
CN104836582A CN104836582A (zh) 2015-08-12
CN104836582B true CN104836582B (zh) 2018-06-08

Family

ID=53775868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410169145.4A Expired - Fee Related CN104836582B (zh) 2014-02-11 2014-04-24 多级数模转换器

Country Status (3)

Country Link
US (2) US9136865B2 (zh)
CN (1) CN104836582B (zh)
TW (1) TWI538412B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136865B2 (en) * 2014-02-11 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stage digital-to-analog converter
US9979445B2 (en) * 2016-07-15 2018-05-22 Futurewei Technologies, Inc. Digital to analog converter apparatus, system, and method with quantization noise that is independent of an input signal
WO2018196959A1 (en) * 2017-04-25 2018-11-01 Telefonaktiebolaget Lm Ericsson (Publ) Digital-to-analog conversion circuit
CN109150187A (zh) * 2018-08-02 2019-01-04 南京理工大学 一种基于多比特数字信号的数模转换电路
WO2020195535A1 (ja) * 2019-03-28 2020-10-01 パナソニックＩｐマネジメント株式会社 デジタルフィルタ、ａｄコンバータ、センサ処理回路、及びセンサシステム
US11870453B2 (en) * 2021-11-22 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Circuits and methods for a noise shaping analog to digital converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1714502A (zh) * 2002-11-22 2005-12-28 皇家飞利浦电子股份有限公司 经脉冲宽度调制的噪声整形器
CN101317169A (zh) * 2005-09-26 2008-12-03 Ess技术公司 具有音频的应用的低噪声数字到脉宽调制转换器
CN101611543B (zh) * 2006-12-27 2012-10-10 夏普株式会社 △∑调制型数模转换器、数字信号处理方法以及av装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369403A (en) * 1992-09-01 1994-11-29 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Dual quantization oversampling digital-to-analog converter
US5323157A (en) 1993-01-15 1994-06-21 Motorola, Inc. Sigma-delta digital-to-analog converter with reduced noise
DE19854124C1 (de) * 1998-11-24 2000-08-24 Bosch Gmbh Robert Sigma-Delta D/A-Wandler
JP4209035B2 (ja) * 1999-05-28 2009-01-14 株式会社ルネサステクノロジ Δςモジュレータ、ｄａコンバータ、および、ａｄコンバータ
US6920182B2 (en) * 2001-01-09 2005-07-19 Microtune (Texas), L.P. Delta-sigma modulator system and method
JP4530119B2 (ja) * 2001-06-08 2010-08-25 ルネサスエレクトロニクス株式会社 ディジタルδςモジュレータおよびそれを用いたｄ／ａコンバータ
FR2840471A1 (fr) * 2002-05-28 2003-12-05 St Microelectronics Sa Modulateur sigma-delta numerique-numerique, et synthetiseur de frequence numerique l'incorporant
JP3748543B2 (ja) * 2002-08-12 2006-02-22 ローム株式会社 可変次数型デルタシグマ変調器及びｄａ変換器
CN1914806A (zh) * 2004-01-28 2007-02-14 皇家飞利浦电子股份有限公司 用于将多位数字信号转换成模拟信号的da转换器系统和方法
JP4237230B2 (ja) * 2007-01-22 2009-03-11 パナソニック株式会社 パルス幅変調方法およびこれを用いたデジタル−アナログ変換器
US7432841B1 (en) * 2007-05-29 2008-10-07 Texas Instruments Incorporated Delta-sigma analog-to-digital converter with pipelined multi-bit quantization
US7868798B2 (en) * 2009-03-31 2011-01-11 Lsi Corporation Methods and apparatus for whitening quantization noise in a delta-sigma modulator using dither signal
US7969340B2 (en) * 2009-07-22 2011-06-28 Mediatek Inc. Noise-shaped segmented digital-to-analog converter
US7903015B1 (en) * 2009-08-24 2011-03-08 Texas Instruments Incorporated Cascaded DAC architecture with pulse width modulation
US8299946B2 (en) 2010-02-03 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Noise shaping for digital pulse-width modulators
US8031096B2 (en) * 2010-02-18 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. High resolution delta-sigma digital-to-analog converter
JP5505557B2 (ja) * 2011-03-18 2014-05-28 富士通株式会社 Ｍａｓｈ方式シグマデルタ・モジュレータおよびｄａ変換回路
US8325074B2 (en) 2011-03-22 2012-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method and circuit for continuous-time delta-sigma DAC with reduced noise
US8698663B2 (en) * 2012-08-29 2014-04-15 Telefonaktiebolaget L M Ericsson (Publ) Digital analog converter
US9136865B2 (en) * 2014-02-11 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stage digital-to-analog converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1714502A (zh) * 2002-11-22 2005-12-28 皇家飞利浦电子股份有限公司 经脉冲宽度调制的噪声整形器
CN101317169A (zh) * 2005-09-26 2008-12-03 Ess技术公司 具有音频的应用的低噪声数字到脉宽调制转换器
CN101611543B (zh) * 2006-12-27 2012-10-10 夏普株式会社 △∑调制型数模转换器、数字信号处理方法以及av装置

Also Published As

Publication number Publication date
US9525429B2 (en) 2016-12-20
CN104836582A (zh) 2015-08-12
TW201539987A (zh) 2015-10-16
US20160006451A1 (en) 2016-01-07
TWI538412B (zh) 2016-06-11
US9136865B2 (en) 2015-09-15
US20150229323A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
CN104836582B (zh) 多级数模转换器
EP2843841B1 (en) Method and device for driving digital speaker based on code conversion
Pascual et al. High-fidelity PWM inverter for digital audio amplification: Spectral analysis, real-time DSP implementation, and results
US7058464B2 (en) Device and method for signal processing
JP6261821B2 (ja) マルチ帯域信号を生成するシステム及び方法
Li et al. A 21-GS/s single-bit second-order delta–sigma modulator for FPGAs
US10103744B1 (en) Power scaling a continuous-time delta sigma modulator
CN110945783B (zh) 失真减轻量化器电路、减轻失真噪声的方法和数字发送机
US9391633B2 (en) Digital-to-analog converter for reducing pop noise and harmonic tone and related converting method
US7061415B2 (en) Word length reduction circuit
TWI523413B (zh) 用於放大一數位輸入訊號以產生一類比輸出訊號之系統及方法
EP1653605A1 (en) Noise shaper for shaping a power spectral density of an error signal and method therefor
Vanderkooy et al. Why 1-bit sigma-delta conversion is unsuitable for high-quality applications
TWI504161B (zh) 數位類比轉換系統與方法
CN101364807A (zh) 三角积分调制器及其相关方法
CN113497746B (zh) 现场总线发射/接收器接口、具有接口的系统和编码方法
US10861433B1 (en) Quantizer
CN1878000B (zh) 数模转换器及其转换方法
CN101145785A (zh) 一种过采样增量调制方法和装置
CN108964666B (zh) 数字模拟转换电路及其数字模拟转换方法
Tariq et al. An iterative LMI algorithm for quantization noise reduction in ΔΣ modulators
CN107222216A (zh) 采用自噪声耦合的二阶连续时间sd模数转换器
Shukla et al. Comparative Analysis of Decimation Approach of Single Stage Discrete Time Sigma-Delta modulator using Simulink
TWI520499B (zh) 數位類比轉換系統與方法
CN113659939A (zh) 一种基于闭环负反馈的upwm失真校正方法及该方法构建的数字upwm调制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180608

CF01 Termination of patent right due to non-payment of annual fee