CN101317169A - 具有音频的应用的低噪声数字到脉宽调制转换器 - Google Patents

Abstract

本发明涉及一种数模转换。特别地，其可以应用于将脉冲编码调制的信号、例如用于CD和DVD的信号转换为脉宽调制的信号或模拟信号。

Description

具有音频的应用的低噪声数字到脉宽调制转换器

技术领域

本发明涉及数模转换。特别地，其应用于将脉冲编码调制的信号、例如用于CD和DVD中的信号转换为脉宽调制的信号或模拟信号。

背景技术

许多流媒体格式产生多位数据流。例如音频CD典型地将音乐编码为16位或24位脉冲编码调制的信号。MP3文件也可以被解码成脉冲编码调制的信号。

音频保真度部分地依赖于所用的数模(D/A)转换器的信噪比(singal tonoise ratio，SNR)。转换器可以是CD播放机的一部分，位于声卡上或包括在数字驱动的功率扬声器中。制造商的竞争基于其设备所获得的SNR。例如，CreativeLabs目前(2005年9月)宣布了Audigy Pro 4声卡，其在某些模式下获得113分贝的SNR。

相应地，对新的数字设计机会来临，特别是获得强信噪比的数字设计。

发明内容

本发明要解决的技术问题是，提出一种模数转换。特别地，其应用于将脉冲编码调制的信号，例如用于CD和DVD的信号转换为脉宽调制的信号或音频输出。本发明的特别方面在权利要求、说明书和附图中描述。

附图说明

图1示出了解码和放大信号的方法，

图2示出了接收宽位信号的处理系统的框图，

图3至图6涉及使用两个PWM调制器来产生一个输出信号，其中，

图3示出将两个PWM调制器及两个西格马-德耳塔(∑Δ)调制器配对，

图4示出两个∑Δ和两个脉宽调制器(PWM)的时钟控制，

图5示出成对的∑Δ调制器和PWM调制器的时序，

图6示出将两个PWM调制器连接到一个∑Δ调制器以产生一个组合输出，

图7示出32PWM调制器对于32个周期的信号间隔的时序，

图8示出所谓的边波(edge wave)实施例，

图9示出所谓的位重流(bit restreaming)实施例，

图10示出包括重流单元的硬件的高级框图，

图11示出重流单元的框图，

图12示出P12和P13时序信号，

图13示出位重流的输出，

图14示出逻辑环实施例的高级框图。

具体实施方式

以下参考附图进行详细描述。为了说明本发明对优选实施例进行描述，而不限于由权利要求定义的范围。本领域的普通技术人员可以基于以下的描述想到不同的等价变形。

音频源例如CD、DVD和解码的文件格式(MP3、AAC等)典型地产生将音频流表示为一系列波形样本的脉冲编码调制的信号。例如，标准CD以44.1kHz的取样率编码音乐，对每个样本有一个16位整数值。

闭环数字滤波实施例

在通过引用而结合的在先申请中，提供了在此部分地重复的背景技术。图1示出了解码和放大信号的方法。由信号处理器100接收多位数字信号(有时也称宽位，用于每样本16位或更多位，如24或32位)105，该信号处理器以较低的精度对输入进行过采样，并根据尼奎斯特(Nyquist)定理以足够高的频率取样以避免数据丢失。∑Δ调制器是过采样信号处理器的一个例子。∑Δ可以产生一位或多位的输出。∑Δ时钟速率和输出位的数目的乘积总是大于或等于输入时钟速率和输入位的数目的乘积。信号处理器还可以将数据格式从过采样的、位脉冲编码的(PCM)信号进一步转换为脉宽调制的(PWM)信号。脉宽调制的信号的一个信号间隔可以代表32或64个值，与被代表的值成比例地在时间上划分该信号间隔。例如，信号可以是23部分为高而9部分为低。PWM信号与∑Δ调制器相比具有降低的在高和低之间转换的数量的期望的特征(与∑Δ调制器的输出从高到低振荡时进行的多次转换相比，为每个信号间隔转换一次)。实际上，PWM信号的上升(或下降)沿的频率基本上是固定的(假设读者理解当输入信号是正的或负的峰值时，某些编码可能产生饱和的PWM信号)。上升沿的固定频率是期望的。

PWM信号105适合于由Class D数字功率放大器进行的处理，例如二元功率放大器110。由PWM编码∑Δ调制器的输出而降低上升沿的频率适应于ClassD放大器的最大切换速率。放大的PWM信号是输出105。一个或多个解调滤波器120直接地或作为下一级音频放大器、均衡器或其它模拟组件的输入地将放大的PWM信号例如转换为驱动扬声器或耳机的模拟音频信号。

图2是处理系统的框图，该处理系统接收宽位信号、例如16位或24位信号并产生PWM输出，该PWM输出可被合适地滤波以产生音频输出。实现具有这些能力的电路的Verilog码可以从通过引入而结合的在先申请的图7A至7D中找到。该实施例使用带数字滤波器240的反馈回路，该数字滤波器同步地对脉宽调制的信号取样并将其转换回可以与宽位输入(当前的或延迟的)的版本进行组合以产生误差校正信号的格式。数字输入信号105可以是例如以44.1kHz取样的16位脉冲编码调制的信号。图2示出的数字滤波器240可以帮助校正由编码器阶段230产生的失真(并且，更具体地说，由从过采样滤波器232转换到脉宽调制器234所产生的失真)。该实施例的数字滤波器240对脉宽调制信号235的每个子间隔同步地取样，并采用低通滤波器来平滑脉宽调制的数字信号235的数据流。

滤波阶段220可以是单个数字积分器(如带原始极的单极滤波器)。在该配置下，滤波阶段220接收并累加在数字输入信号205和滤波的信号236之间的任何可能的差。最后，这样的滤波阶段220帮助将该差校正到精确的零或近似为零(即，将误差校正到零)。这样，在一个实施例中，滤波阶段的传输函数可以是积分器H(s)＝1/s。滤波器输出信号225被发送到编码器阶段230。滤波阶段220可以是一阶、二阶或更高阶的元件。

替代地，滤波器阶段220可以是将误差校正信号与数字输入信号205的一个版本相组合的任何输入滤波器。代替原始极，可以用有限极来设计滤波器，以将校正信号与输入信号的一个版本进行组合。

编码器阶段230将滤波器输出信号225调制为脉宽调制的信号235。图2示出的实施例的编码器阶段230包括过采样滤波器232和脉宽调制器234。这样的实施例的过采样滤波器232例如可以是一阶西格马-德耳塔型调制器。过采样滤波器232可以将44.1kHz的16位滤波器输出信号225调制为1.411mHz(即32*44.1kHz，也称为“32x”过采样)的4位过采样的信号227。在其它实施例中，过采样滤波器232可以将宽位信号(例如12至24位)调制为只有几位(如2至6位)或一位的信号。这样的实施例中的过采样滤波器232例如可以在互补金属氧化物半导体(CMOS)过程中实现。

一个实施例的西格马-德耳塔调制器232可以表示在小数量位上的每个样本的振幅，而脉宽调制器234可以表示在短时间上每个周期的振幅。西格马-德耳塔调制器232可以通过在精确的时间产生4位而以一定的噪声特性非常精确表示信号。然而，来自于运行在西格马-德耳塔调制器的中间阶段的脉宽调制器的未增大的输出信号可能是不能令人满意的或不期望的，因为输出信号可能包含显著的失真。这样的失真被认为是，至少部分地是由于脉宽调制器不能在精确的时间处理来自西格马-德耳塔调制器的样本所造成的。

数学上，对于在一实施例中从西格马-德耳塔调制器232输出的位来说，有必要将其视为在产生它们的时钟的精确时间上的好的样本。然而，尽管脉宽调制器234可以是精确的，还是不能维持由∑Δ调制器给出的精确时序。例如，如果脉宽调制器234的输出对于周期的第一个四分之一是高的，表示信号电平为1/4。但是如果脉宽调制器234的输出对于周期的最后一个四分之一是高的，信号电平也表示为1/4。尽管脉冲调制器234的这两种情况都表示相同的信号电平(即信号值的1/4)，但它们是在不同的时间。脉宽调制器234的这种不能在精确时间处理西格马-德耳塔样本被认为，至少部分是导致由某些西格马-德耳塔到脉宽调制器编码过程引入的失真的原因。

图2所示实施例的脉宽调制器234将过采样的信号227(如，4位信号)从脉冲编码调制的数字信号转换到相对小范围的时间值、如脉宽调制的数字信号235。例如，如果要用4位数据的流来控制脉宽调制器234，使4位样本表示值“5”，则脉宽调制器234的输出对于其周期的5/16为高状态。一般地，如果4位数据被用来编码值“N”，则脉宽调制器234的输出对其周期的N/16为高状态。在这样的实施例中，脉宽调制器234可以16倍于4位过采样信号227的速率的时钟速率运行。对脉宽调制器234来说该时钟速率是过采样滤波器232的速率的M倍(此处M＝16，并且是过采样信号227中的级数)。在至少一个实施例中，这样的时钟速率使得可以产生适当的可变脉宽输出信号。

在图2中描述的信号处理电路200也包括反馈路径。如图2中所示，脉宽调制的数字信号235在与数字输入信号205在差分点210组合(此处是从输入信号205中减去)之前被馈入到数字滤波器240中。用这种方式，馈入滤波器阶段220的误差信号是数字输入信号205和被滤波的信号236之间的差值。图2所示实施例的数字滤波器240以脉宽调制器234的时钟速率运行，并因此能够以与在该输出时的可能的量化相同的速率来采样脉宽调制的输出信号235。

例如，如果一个实施例的脉宽调制器234以16MHz的时钟速率运行，其能够在16个时钟周期上处理4位的量。为了这样做，期望以1MHz的时钟速率为脉宽调制器234提供4位的量，并且然后在下一个16个时钟周期上(也就是，在脉宽调制器234处理下一个样本之前在下一微秒上)，脉宽调制器234产生脉宽调制的数字信号235。如果数字滤波器240以与脉宽调制的量化在被接收时的速率(在本例中，为16MHz)相同的速率运行，则数字滤波器240能同步地对出现在脉宽调制的数字信号235中的每项数学信息进行采样。特别地，数字滤波器240将接收在脉宽调制的数字信号235的时间上的每个可能位置的样本，因此使得数字滤波器240可以没有误差地测量脉宽调制的数字信号235。尽管数字滤波器240不能鉴别快于其时钟速率发生的事情，但是不会丢失信息，因为脉宽调制器234的改变也不能够快于该相同的时钟速率。这样，数字滤波器240能够捕获脉宽调制的数字信号235的每一位。

实施例的数字滤波器240也可以将输出信号235再合成为输出信号235的宽位(如16位)表示以产生经滤波的信号236，其是位宽和时钟速率与数字输入信号205相同的脉冲编码调制的信号。经滤波的信号236然后可以从数字输入信号205中减去以形成误差信号。在一实施例中，数字滤波器240用数字滤波设计以将输出信号235再合成以形成宽位经滤波的信号236。数字滤波器240可以是积分器或递归平均器例如简单的IIR单极滤波器(如，y(n)＝y(n-1)+a(x(n)-y(n-1))，在此“a”是比例因数例如为1/(2^9))。

尽管图2所示实施例包括闭环反馈路径，但应理解的是，也可以使用例如前馈路径或其它开环电路的等同实施例来实施。

图2所示实施例的闭环响应是这样的，来自编码器阶段230的失真被抑制，并且可以实现若干有利的性能特征。例如，所描述的实施例可以展现在音频带直至-1db的调制深度。

该实施例可以在脉宽调制过程中抑制误差，从而使THD对某些音频设备应用降低至大约90至100db。图2所示实施例还能抑制来自过采样滤波器232的噪声。特别是在滤波器阶段220是积分器、过采样滤波器232是一阶西格马-德耳塔调制器并且数字滤波器240是一阶滤波器的实施例中，由西格马-德耳塔调制器232引入的开环噪声可以被整形为一阶(即，噪声以每十倍频(per decade)降低20db)。然而，这样的实施例的闭环响应可以将该噪声再抑制两阶(即，一阶来自滤波器阶段220元件以及一阶来自数字滤波器240元件)。这样，这样的实施例可以将来自过采样滤波器232的噪声抑制到第三阶或更高(即，噪声以每十倍频降低60db或更多)。

多PWM实施例

使用∑Δ调制器的闭环系统，特别是高阶系统，具有不稳定性的挑战性问题。发明人在他们考虑如图3至5描述的用超过一个PWM调制器234之前的一段时间内曾工作于上述系统。通过研究和仿真，他们确定，具有32个(或64个)时钟周期的间隔的PWM信号可以受益于一组以时序偏置运行的32(或64)个PWM调制器。图7示出了32个PWM调制器对于32个周期的信号间隔的时序。X轴刻度555表示时钟周期。考虑间隔452为第一PWM调制器的信号间隔。八个信号间隔701错开在八个接续的时钟周期中开始，每个间隔持续32个时钟周期。四组八个信号间隔701、702、703、704表示由32个PWM调制器产生的32个信号间隔。例如，间隔453表示第十七个PWM调制器的信号间隔。从解释刚好两个PWM调制器并列工作的图中可以获得更多的细节。

图3至6涉及用两个PWM调制器来产生输出信号。图3将两个PWM调制器234a、234b与两个∑Δ调制器232a、232b配对。图6将两个PWM调制器234a、234b与一个∑Δ调制器232连接并产生一个组合的输出。图4解释两个∑Δ调制器和两个PWM调制器的时钟控制。图5描述时序。

图3的大多数元件沿用图2的附图标记。与图2不同的是双∑Δ调制器和PWM调制器，加上两个在信号到达滤波器240之前耦合于累加元件341的反馈路径。还示出一位的D/A转换器336a、336b，将它们结合以产生组合的输出信号337。这些D/A转换器可以是简单的电阻器、RC电路或其它配置。来自一对电阻器的输出可以被组合成一个能被电容地平滑的输出信号。

脉宽调制器234的脉宽调制的输出235如图2所示由累加元件341组合并被滤波。

图4描述∑Δ调制器和脉宽调制器的时钟控制。第一时钟451驱动∑Δ调制器232a、232b的采样。脉宽调制器产生由分离的时钟452、453驱动的信号间隔。图5描述来自脉宽调制器对的输出的时序关系。刻度555对应于∑Δ调制器的时钟451。脉宽调制器在运行中互相偏移，如前面在图7中描述的。在该图中，脉宽调制器产生32个周期长的信号间隔452、453。该图解释了由第一脉宽调制器产生的第一信号间隔，该第一信号间隔与第二信号间隔偏移16个时钟周期。

可替换地，图6描述了从单个∑Δ调制器232的输出驱动一对脉宽调制器。在其它方面，图6与图3一致，除了仅提供一个∑Δ调制器232外。

图3和图6描述了仅两个脉宽调制器，它们提示如何组合32个或64个脉宽调制器以产生模拟输出。在这样的配置中，累加单元341可以具有32个或64个一位输入。

边波实施例

图8描述了所谓的边波实施例。该方法图解为在∑Δ调制器232的一位输出827上的运行。该方法可被修改为运行于多位信号827上。在实施例834中，一系列位被接收并重新排序，从而使信号高位在排序后的串的开始、结束或中间。该重新排序正确地反映了在特定间隔中高位的数量，但是不精确表示它们的时序。因此，使用如在前面描述和解释的数字滤波的反馈环路电路。

在可替换的实施例835中，位序列可替换地被重新排序，以高位在前并且然后高位在后，或反之。该图解释两个输入序列，每个输入序列包括五个1。输出序列包括五个1、三个0、三个0和五个1。该两阶段重新排序保持了上升沿的期望的固定频率并将上升沿的数量降低因数2。

位重流实施例

图9示出所谓的位重流(restreaming)实施例。该方法被图解为在∑Δ调制器232的一位输出827上的运行。该方法还可以被修改为运行于多位信号827上。在一个实施例中，产生具有占位符(place holder)的基本信号，其具有模式0x10y10x10y1或1x01y01x01y0。从∑Δ调制器接收的位xyxy被插入到基本信号的占位符中。作为结果的信号具有边的固定频率。因为它可能引入时序失真，所有应用数字反馈滤波器。

另一实施例935采用降低上升沿频率的不同的基本信号模式。该模式一般地为0x11y00x11y0的形式并在从∑Δ调制器接收的位xyxy上运行。

在图10至13中提供了另外的细节。在图10中，主要元件在图中是偏差源1030，三个模拟积分器1040、1050、1060，差分元件1010，加权累加元件1070和重流元件1020。差分元件1010接收输入信号1013并将其从一对由重流单元1020提供的信号1021、1023中减去。这些信号中的一个是另一个的逆。差分元件将信号1021转换为电流并将其加到输入信号上或从输入信号减去。差分元件1010的输出1012、1014是馈入模拟积分器链的差分信号。在差分单元1020和偏差源1030之间剩下的连接1016是偏差。与每个模拟积分器(如1040)关联的是一对抽头(1041，1042)和一对输出(1043，1044)。来自差分单元和每个模拟积分器的输出耦合到加权累加元件1070。对不同的连接可以应用不同的权重。例如，应用于1041、1042的权重和应用于1051、1052的权重可以分别是20单位；应用于1061、1062的权重可以是50单位，而应用于1071、1072的权重可以是100单位。加权累加元件1070的输出1022、1024是重流元件1020的输入。重流元件运行以接收环路电路反馈信号并驱动误差校正信号1021、1023。重流元件可以是D型或其它静化(staticizing)元件，如时钟量化器。重流单元使用两个为方便起见称为P12和P23的时钟信号1026、1028。

图12解释P12和P23时钟信号。信号P12(1026，1202)对于三个时间间隔中的前两个是高电平。信号P23(1028，1201)对于第二和第三时间间隔是高电平。尽管不是直接与重流单元的运行相关，我们注意到信号是“不都为低”，这样，尽管信号上升沿和下降沿的表现不完美，还是能保证信号对绝不会都为低。这在图12中由参考线1203示出。实际上，硬件首先使输出由低变高，然后使输出由高变低。

在图11中示出重流单元的细节。主要元件是差分转换器1110、锁存器1120和众多的分立逻辑元件1141、1151、1161、1142、1152、1162、1143和1144。在图10中标记的输入信号1022、1024、1026、1028和输出信号1021、1023继续用在该图中。未标记的逻辑元件1151、1152的输入都是时钟信号P23(1028)。锁存器1120接收差分输入信号和差分时钟信号并驱动差分输出。显然冗余的反相器阻止到锁存状态的回程。如果差分时钟信号1112为高并且其逆1114为低，则输出状态1021是固定的或截止的。在相反的情况下，即时钟信号1112为低而其逆为高，则输出状态1021跟随输出状态1022。对该电路的分析显示该块的输出1021跟随在图13中示出的模式。基本信号1301由过采样器1302的输出填充，导致波形1303。

逻辑环实施例

图14是逻辑环实施例的高级框图。多位输入信号827分布1402到一系列由圆圈表示的组合逻辑块1403。(可替换地，在t和t-1时刻之间的输入信号差值可以被计算并分配)。方块1404是对应于圆形排列的元件组的D型逻辑块。

单输出实施例是在同时提交的申请文件中描述的多输出配置的变形。单输出沿着轮辐1405被传输到轮轴1406。当高位和低位旋转经过单输出轮辐时，该单输出产生类似PWM信号的波形。当传输经过时，单输出仅根据在串的头和尾的转移有效地判断串的长度。如果当输出是在串的中间或串的中间的相反位置时串的长度改变，则可以再改变长度，甚至重复，而不使采样轮辐的输出注意到该改变。

组合逻辑块1403在D型1404之间旋转串并适当地缩短或加长串。由输入信号1401或者在每个块1403中或者一般地对于到所有块的分布1402来计算串长度的差值。为了处理旋转，逻辑块可以简单地将当前D型值沿顺时针方向旋转一个位置。为了在尾部加1来加长串，逻辑块通过查找在顺时针方向的下一个位置上设置(set)的位以及在逆时针方向的下一个位置上的未设置(unset)的位来检测尾部。该逻辑块在位串旋转时或者在逆时针方向的位置上置位D型或禁止从逆时针方向位置到顺时针方向的位置的未设置的位的旋转。

因为该通常的方法和装置会引入失真，因此通过数字滤波器240来处理单输出235以产生如在前面的实施例中处理的误差校正信号。

前馈实施例

上述反馈实施例可以通过使用对数字设计者公知的设计而使之适用于前馈预校正。一种改编是加倍包括第一和第二阶段中的过采样和PWM编码以及在第一阶段末尾计算误差校正信号的处理部分。该误差校正被应用到缓存的前馈的输入信号的副本，绕过第一阶段。第二阶段处理校正的输入信号并输出结果。

图15示出图2中的元件被重新排序为一般的前馈配置。图2和图15共有的元件保持在图2中的附图标记。初始积分器220由缓冲器1520代替，以及累加元件1510与重新定位的差分元件210组合以计算误差校正项1505并应用它。缓冲器将对输入信号的一个版本的处理与预校正信号1505的计算相匹配。经校正的信号1505前向馈入到第二处理块1530，该模块可以包括至少一个产生至少一个由PWM调制器1534接收的过采样信号1527的∑Δ调制器1532。输出信号1535由预校正输入1505产生。

一些特殊的实施例

所公开的实施例可以作为方法或用来实施该方法的装置来实现。这些实施例也可以制造的产品的形式，如印有校正由将过采样的脉冲编码调制的信号转换为脉宽调制的信号所造成的失真的逻辑电路的媒介。或者，制造的产品可以是印有构建执行所描述的方法或这些方法的任何方面的集成电路的逻辑电路的媒介。

一个实施例是校正由转换过采样的脉冲编码调制的信号造成的失真的环路电路。该环路电路运行于宽位信号，并且包括接收宽位信号的差分元件和连接于该差分元件的输入滤波器。它还包括至少一个过采样器，如连接于该输入滤波器、产生至少一个具有比宽位信号低的精度和高的频率的过采样信号的∑Δ调制器。多个脉宽调制器连接于该过采样器，这些脉宽调制器的运行在时间上相偏移。多个输出与脉宽调制器以及至少一个数字滤波器相连。数字反馈滤波器产生至少部分地补偿由脉宽调制器产生的失真的校正信号，并使校正信号匹配宽位输入信号的精度和频率。所形成的校正信号被反馈到差分元件。

按照该实施例的一个方面，输入滤波器是组合宽位输入信号的实例和差分元件的输出的实例的积分器，该差分元件的输出来自宽位输入信号的另一个实例和所形成的校正信号的实例。

按照该实施例的另一个方面，脉宽调制器具有每脉宽间隔M个值的精度，并且至少M个脉宽调制器连接于过采样器。M个脉宽调制器以时间偏移运行，从而使由它们产生的脉宽间隔开始于M个不同的时间。

可以使用反馈或前馈。另一个实施例是校正由将过采样的脉冲编码调制的信号转换为脉宽调制的信号所造成的失真的环路电路。它运行于宽位输入信号并包括连接于宽位输入信号的输入缓冲器和连接于输入信号的、产生具有比宽位信号低的精度和高的频率的过采样信号的过采样器。多个脉宽调制器连接于过采样器。这些脉宽调制器的运行在时间上相偏移。至少一个数字前馈滤波器连接于脉宽调制器。数字前馈滤波器产生至少部分地补偿由脉宽调制器产生的失真的校正信号，并使校正信号匹配宽位输入信号的精度和频率。它将形成的校正信号向前馈入也连接于输入缓冲器的差分元件。

按照该实施例的一个方面，环路电路还包括包含第二过采样器的第二处理块，该第二过采样器连接于差分元件和一个或多个第二脉宽调制器。按照另一方面，环路电路还包括包含第二过采样器的第二处理块，该第二过采样器连接于差分元件和多个第二脉宽调制器。这些第二脉宽调制器的运行在时间上相偏移。

另一个实施例是减少将过采样的、宽位脉冲编码调制的信号转换为表示每信号间隔M个值的脉宽调制信号时导致的失真的方法。该方法包括分配一个或多个过采样信号到多个脉宽调制器，这些脉宽调制器的运行在时间上相偏移并且被分配到信号间隔的部分上，脉宽调制器引入失真。该方法还包括对来自脉宽调制器的脉宽调制的信号进行数字滤波。该滤波产生至少部分地补偿由脉宽调制器产生的失真的校正信号并使校正信号与宽位输入信号的精度和频率相匹配。该方法还包括组合校正信号和宽位输入信号的版本以产生被校正的信号，以及包括通过过采样和脉宽调制元件处理被校正的信号以产生被补偿的脉宽调制信号。

根据该实施例的一个方面，至少使用M个脉宽调制器。

另一个实施例是减少将过采样的、宽位脉冲编码调制的信号转换为表示每信号间隔M个值的脉宽调制信号时导致的失真的方法。该方法包括分配一个或多个过采样的信号到至少M个脉宽调制器，这些脉宽调制器的运行在时间上相偏移并且被分配到信号间隔的M个部分上。脉宽调制器引入失真。该方法还包括将来自脉宽调制器的脉宽调制的信号数字地滤波。该滤波包括产生至少部分地补偿由脉宽调制器产生的失真的校正信号并使校正信号匹配宽位输入信号的精度和频率。该方法还包括组合校正信号和宽位输入信号的一个版本以产生被校正的信号，以及包括通过过采样和脉宽调制处理被校正的信号以产生被补偿的脉宽调制的信号。

按照该实施例的一个方面，校正信号和宽位输入信号的版本的组合包括将校正信号和宽位输入信号的一个版本累加以产生误差补偿信号，并将该误差补偿信号和宽位输入信号的延迟版本积分以产生被校正的信号。

该实施例的另一方面包括由通过过采样和用来从至少M个脉宽调制器产生脉宽调制的信号的脉宽调制器元件的反馈来处理被校正的信号。

另一个装置实施例是校正由将过采样的脉冲编码调制的信号转换为脉宽调制的信号所造成的失真的环路电路。该环路电路运行于宽位输入信号。它包括接收宽位输入信号的差分元件和连接于该差分元件的输入滤波器。它还包括连接于该输入滤波器的、产生具有比宽位信号更低的精度和高的频率的过采样信号的过采样器。它包括至少M个连接于该过采样器的脉宽调制器，这些脉宽调制器具有每脉宽间隔M的精度，并且以时间偏移运行，使M个脉宽产生器的脉宽间隔开始于M个不同的时间。它还包括与脉宽调制器相连的多个输出，以及连接于脉宽调制器的数字反馈滤波器。该数字反馈滤波器产生至少部分地补偿由脉宽调制器产生的失真的校正信号，并使该校正信号与宽位输入信号的精度和频率相匹配，并将所形成的校正信号反馈到差分元件。

另一个实施例是将多位数字输入信号转换为具有固定上升沿频率的数字信号的方法。该方法包括将宽位输入信号过采样为一位样本，以及包括处理数量为S的过采样样本，该数量S对应于输出信号精度。该方法还包括确定在S在样本中高和低信号值的比例，以及包括输出具有在其两端之间在高和低信号值之间的一次转移的信号间隔，高和低信号值的间隔的比例对应于所确定的S个样本中高和低信号值的比例。

该实施例的一个方面还包括对信号间隔流进行数字滤波，该数字滤波器产生至少部分补偿由将S个样本转换为信号间隔带来的失真的校正信号，并使该校正信号匹配宽位输入信号的精度和频率。该方面还包括将所形成的校正信号和宽位输入的版本组合以产生校正的信号。

该实施例的一个方面还包括将形成的校正信号反馈到宽位输入并将结果差值与至少一个较早的宽位输入相结合。

另一个实施例是将多位数字输入信号转换为具有固定的上升沿频率的数字信号的方法。该方法包括过采样宽位输入以产生样本，以及包括产生具有至少一个用来接收样本之一的值的占位符的基本信号。该基本信号产生上升沿的固定频率，而不管占位符中的值。该方法还包括用值填充占位符以及包括以上升沿的固定频率输出结果信号。

按照该实施例的一个方面，该基本信号具有一个高信号值和一个低信号值，占位符在高和低信号值之间。在该实施例的一个可替换的方面，基本信号为两个高信号值、两个低信号值和两个占位符，其模式为：x1yy2x；即，第一信号值-第一占位符-第二信号值-第二信号值-第二占位符-第一占位符。

该实施例的另一方面还包括对结果信号流进行数字滤波。该数字滤波器产生至少部分补偿由将值与基本信号组合带来的失真的校正信号。数字的滤波还包括形成校正信号以与宽位输入信号的精度和频率匹配。该方面还包括将所形成的校正信号和宽位输入的版本组合以产生被校正的信号。

该实施例的另一个方面还包括将形成的转换信号反馈到宽位输入并将结果差值与至少一个较早的宽位输入结合。

由于本发明由优选实施例和以上详细描述的例子公开，这些例子的目的是解释而不是在限制的意义上。计算机辅助处理包含在所述实施例中。可以预料的是本领域技术人员能想到修改和组合，这些修改和组合将在本发明的精神和范围之内。

Claims (13)

1.一种环路电路，用于校正由将过采样的脉冲编码调制信号转换为脉宽调制信号而导致的失真，包括：

输入端，用于宽位输入信号；

差分元件，该差分元件连接于该输入端并接收所述宽位输入信号；

输入滤波器，该输入滤波器连接于所述差分元件；

至少一个过采样器，该过采样器连接于所述输入滤波器，产生至少一个其精度比所述宽位信号的低、频率比所述宽位信号的高的过采样信号；

多个脉宽调制器，这些脉宽调制器连接于所述过采样器，并以时间偏移运行；

多个输出端，这些输出端连接于所述脉宽调制器；以及

数字反馈滤波器，该数字反馈滤波器连接于所述脉宽调制器，产生至少部分补偿由所述脉宽调制器引起的不期望的失真的校正信号，并使该校正信号与所述宽位输入信号的精度和频率相匹配，以及将所形成的校正信号反馈到所述差分元件。

2.根据权利要求1所述的方法，其中，所述输入滤波器是将所述差分元件的输出与所述宽位输入信号的实例进行组合的数字滤波器。

3.根据权利要求1所述的环路电路，还包括至少M个连接于所述过采样器的脉宽调制器，这些脉宽调制器具有每脉宽间隔为M的精度，并以时间偏移运行，从而使所述M个脉宽产生器的脉宽间隔开始于M个不同的时间。

4.一种环路电路，用于校正由将过采样的脉冲编码调制信号转换为脉宽调制信号而导致的失真，包括：

输入端，用于宽位输入信号；

输入缓冲器，该输入缓冲器连接于所述输入端并接收所述宽位输入信号；

至少一个过采样器，该过采样器连接于所述输入端、产生至少一个其精度比所述宽位信号的低、频率比所述宽位信号的高的过采样信号；

多个脉宽调制器，这些脉宽调制器连接于所述过采样器，并以时间偏移运行；

至少一个数字前馈滤波器，该数字前馈滤波器连接于所述脉宽调制器，其

产生至少部分补偿由所述脉宽调制器引入的失真的校正信号，

使该校正信号与所述宽位输入信号的精度和频率相匹配，以及

前馈所形成的校正信号；以及

差分元件，该差分元件连接于所述输入缓冲器和所述数字前馈滤波器。

5.根据权利要求4所述的环路电路，还包括第二处理块，该第二处理块包括：

至少一个第二过采样器，该第二过采样器连接于所述差分元件；以及

一个或多个第二脉宽调制器，该第二脉宽调制器连接于所述第二过采样器。

6.根据权利要求5所述的环路电路，其中，所述第二脉宽调制器以时间偏移运行。

7.一种降低由将过采样的宽位脉冲编码调制的信号转换为表示每信号间隔M值的脉宽调制的信号所导致的失真的方法，该方法包括：

将一个或多个过采样的信号分配到所述多个脉宽调制器，

所述脉宽调制器以时间偏移运行，并分布在信号间隔的M个部分上，所述脉宽调制器引入失真；

对所述脉宽调制器的脉宽调制信号进行数字滤波，该滤波

产生至少部分补偿由所述脉宽调制器引入的失真的校正信号，并

使该校正信号所述宽位输入信号的精度和频率相匹配；以及

将所述校正信号和所述宽位输入信号的版本组合以产生经校正的信号；并

通过过采样和脉宽调制来处理所述经校正的信号以产生补偿的脉宽调制的信号。

8.根据权利要求7所述的方法，其中，所述将校正信号和宽位输入信号的版本的组合包括：

从所述宽位输入信号的版本中减去所述校正信号以产生误差补偿信号；以及

将所述误差补偿信号与所述宽位输入信号的延迟的版本组合以产生被校正的信号。

9.根据权利要求7所述的方法，其中，所述多个脉宽调制器是至少M个脉宽调制器。

10.根据权利要求9所述的方法，其中，对所述被校正的信号的处理包括通过过采样和用来从至少M个脉宽调制器产生脉宽调制的信号的脉宽调制器元件反馈被校正的信号。

11.一种包括用来实施根据权利要求7所述方法的逻辑和资的集成电路。

12.一种具有用来实施根据权利要求7所述方法的指令的机器可读存储器。

13.一种包括用来制造具有用于实施根据权利要求7所述方法的逻辑和资的集成电路的指令的机器可读存储器。

Images