CN102377436B - 低功率高动态范围西格玛‑德尔塔调制器 - Google Patents

低功率高动态范围西格玛‑德尔塔调制器 Download PDF

Info

Publication number
CN102377436B
CN102377436B CN201110232522.0A CN201110232522A CN102377436B CN 102377436 B CN102377436 B CN 102377436B CN 201110232522 A CN201110232522 A CN 201110232522A CN 102377436 B CN102377436 B CN 102377436B
Authority
CN
China
Prior art keywords
signal
digital
integrator
analog
sigma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110232522.0A
Other languages
English (en)
Other versions
CN102377436A (zh
Inventor
卡尔·戴克曼斯
罗伯特·范费尔德温
本·库普
利昂·范德迪森
哈里·内特博姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102377436A publication Critical patent/CN102377436A/zh
Application granted granted Critical
Publication of CN102377436B publication Critical patent/CN102377436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H03M3/434—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one with multi-level feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明提供了一种低功率高动态范围西格玛‑德尔塔调制器，包括：量化器以及后面的数字积分器，所述数字积分器用于根据量化信号来产生积分数字信号。数字积分器的输出耦合至西格玛‑德尔塔调制器的反馈回路中的数模转换器。

Description

低功率高动态范围西格玛-德尔塔调制器
技术领域
本发明涉及西格玛-德尔塔(sigma-delta)调制器，更具体地，涉及低功率高动态范围西格玛-德尔塔调制器。
背景技术
西格玛-德尔塔调制器用于模数转换和数模转换两者。用于模数转换器(ADC)的西格玛-德尔塔调制器产生数字输出，所述数字输出具有与输入信号的模拟电平成比例的比特密度。西格玛-德尔塔类型的模数转换器可以包括西格玛-德尔塔调制器以及与西格玛-德尔塔调制器的输出相连的数字滤波器。数字滤波器的用途是使信号频带外的信号和噪声衰减。模数转换器还可以包括抽取器，所述抽取器与数字滤波器的输出相耦合，以将数据速率从过采样速率减小到奈奎斯特(Nyquist)速率。
西格玛-德尔塔调制器包括：噪声整形滤波器(回路滤波器)，对输入信号执行噪声整形；过采样量化器，在比感兴趣的输入频率高得多的频率下对输入信号进行采样；以及在反馈回路中的数模转换器(DAC)。在求和阶段，从输入信号中减去数模转换器的输出，然后将信号反馈到回路滤波器中。噪声整形对量化器所引入的量化误差进行分布，使得误差主要位于感兴趣的频带之外。过采样减小了感兴趣的频带中的量化噪声。典型地，过采样是在比奈奎斯特频率高得多的频率(是输入信号带宽的两倍)下执行的。回路滤波器在连续时间域中被看作是积分器，回路滤波器可以是低通或带通滤波器。具有低通滤波器的西格玛-德尔塔调制器对于输入信号起到低通滤波器的作用，而对于量化噪声起到高通滤波器的作用。
一阶西格玛-德尔塔调制器包括单个积分器。具有多于一个积分器级的较高阶西格玛-德尔塔调制器可以用于提高噪声整形的效率。量化器典型地是后面有单比特数模转换器的单比特量化器。
在包括多比特数模转换器的西格玛-德尔塔调制器中，积分器的输入级仅需要处理小误差信号，这与使用单比特数模转换器时的全信号摆幅(swing)相反。然而，多比特量化器是复杂的组件，并且与单比特量化器相比需要更多的功率。此外，需要高动态范围来提高模数转换的质量。然而，仅可以通过波段切换(range switching)来处理整个动态范围，这会引起不期望的信号动态伪迹。
一些西格玛-德尔塔调制器使用多比特量化器，但仅对具有变化输入的比较器供电。然而，需要控制回路对至量化器的变化输入进行跟踪，只有当至量化器的输入相对缓慢地变化时才可以使用这种调制器。
基于上述，需要一种低功率高动态范围西格玛-德尔塔调制器。
发明内容
一种低功率高动态范围西格玛-德尔塔调制器，包括：量化器以及量化器后面的数字积分器，所述数字积分器用于根据量化信号来产生积分数字信号。数字积分器的输出耦合至西格玛-德尔塔调制器的反馈回路中的数模转换器。
根据本发明实施例的一种西格玛-德尔塔调制器包括：一个或多个模拟滤波器，布置用于根据模拟输入信号和反馈信号的组合来产生积分信号；量化器，耦合至所述一个或多个模拟滤波器，所述量化器布置用于根据积分信号来产生量化信号；数字积分器，耦合至量化器，用于根据至少量化信号来产生数字信号；以及数模转换器，耦合至数字积分器的输出，所述数模转换器布置用于接收数字信号并产生反馈信号。量化器可以是单比特量化器，量化信号可以是单比特信号。数模转换器可以是多比特数模转换器，数字信号是多比特信号。
根据本发明实施例的一种模数转换器包括西格玛-德尔塔调制器，所述西格玛-德尔塔调制器包括：一个或多个模拟滤波器，布置用于根据模拟输入信号和反馈信号的组合来产生积分信号；量化器，耦合至所述一个或多个模拟滤波器，所述量化器布置用于根据积分信号来产生量化信号；数字积分器，耦合至量化器，用于根据至少量化信号来产生数字信号；以及数模转换器，耦合至数字积分器的输出，所述数模转换器布置用于接收数字信号并产生反馈信号。模数转换器还包括：数字滤波器，耦合至西格玛-德尔塔调制器的输出。量化器可以是单比特量化器，量化信号可以是单比特信号。数模转换器可以是多比特数模转换器，数字信号可以是多比特信号。
根据本发明实施例的一种将模拟信号转换成数字信号的方法包括：根据模拟输入信号和反馈信号的组合来产生积分信号；根据积分信号来产生量化单比特信号；根据量化单比特信号来产生多比特数字信号；以及将多比特数字信号转换成反馈信号，其中所述反馈信号是模拟信号。
通过结合附图以本发明原理的示例的方式来说明的以下详细描述，本发明的其他方面和优点将变得显而易见。
附图说明
图1是根据本发明实施例的西格玛-德尔塔调制器的图。
图2是根据本发明实施例的模数转换器的图。
图3是根据本发明实施例的西格玛-德尔塔调制器的模型表示的图。
图4是根据本发明实施例的西格玛-德尔塔调制器的电路图。
图5是根据本发明实施例的具有附加前馈分支的西格玛-德尔塔调制器的图。
图6是根据本发明实施例的轨到轨(rail-to-rail)误差放大器的图。
图7是根据本发明另一实施例的具有附加前馈分支的西格玛-德尔塔调制器的图。
图8是根据本发明另一实施例的具有附加数模转换器的西格玛-德尔塔调制器的图。
图9是根据本发明实施例的将模拟信号转换成数字信号的方法的流程图。
具体实施方式
容易理解，可以以多种不同配置来布置和设计本文中一般性描述以及附图所示的实施例的组件。因此，如图中所示，以下对不同实施例的详细描述不旨在限制本公开的范围，而仅仅表示不同实施例。尽管图中示出了实施例的不同方面，然而除非特殊指出，否则附图并不必按比例绘制。
所描述的实施例仅仅是说明性的而不是限制性的。因此，本发明的范围由所附权利要求来限定，而不是由这种详细描述来限制。在权利要求的等价含义和范围之内的所有改变都包含在这些权利要求的范围之内。
说明书全文对特征、优点的引用或类似语言并不表示本发明可以实现的所有特征和优点应当在或就在任何单个实施例中。相反，引用特征和优点的语言应当被理解为：结合实施例而描述的特定特征、优点或特性包含在至少一个实施例中。因此，本说明书全文中，对特征和优点的论述以及类似语言可以但不必指相同实施例。
此外，在一个或多个实施例中，本发明的上述特征、优点和特性可以以任何合适的方式组合。本领域相关技术人员将认识到，根据本文的描述，即便是没有具体实施例的一个或多个特定特征或优点，也可以实现本发明。在其他示例中，在没有出现在本发明所有实施例中的特定实施例中，可以实现附加的特征和优点。
本说明书中提到的“一个实施例”、“实施例”或类似语言表示结合指定的实施例而描述的特定特征、结构或特性包含在至少一个实施例中。因此，说明书全文中，短语“在一个实施例中”、“在实施例中”以及类似语言可以但不必全都指相同的实施例。
参考图1，示出了根据本发明实施例的西格玛-德尔塔调制器100。西格玛-德尔塔调制器100包括一个或多个积分器102、量化器104、数字积分器106以及数模转换器(DAC)108。如以下更详细描述的，西格玛-德尔塔调制器使用在西格玛-德尔塔调制器的正向路径中的一个或多个积分器和量化器来接收模拟信号，一个或多个积分器和量化器之后是用于产生数字信号的数字积分器。将数字信号馈送至西格玛-德尔塔调制器的反馈路径中的数模转换器，将数模转换器的输出和模拟信号馈送到一个或多个积分器中。
积分器102是模拟积分器，配置用于从数模转换器108接收模拟信号和反馈信号并产生积分信号。在一个实施例中，量化器104是单比特量化器(如，比较器)，量化器104基于积分信号产生处于至少两个状态之一的数字信号。量化器对积分信号进行过采样，从而减小感兴趣的频带中的量化噪声。数字积分器106可以被实现为递增/递减(up/down)计数器，布置用于从量化器接收数字信号并产生多比特数字信号。数字积分器在给定数目的时钟周期上，在数字积分器的最大电平数目所给定的范围内，对接收到的数字信号进行积分，如将参考图4更详细描述的。
数模转换器108是在调制器100的反馈回路中的多比特数模转换器，并且将数字积分器106产生的多比特数字信号转换成对应的模拟反馈信号。模拟反馈信号跟踪输入信号，从而使输入信号与反馈信号之间的差值最小化。因此，与数模转换器的输出相耦合的模拟积分器只需要处理小的差值。
在图1的示例中，节点A标记了至西格玛-德尔塔调制器100的输入。在一个实施例中，在数字积分器106与数模转换器108之间的节点C处获得调制器的输出。节点C处的输出是多比特流。在备选实施例中，可以在节点B处得到调制器的输出，在这种情况下应当在节点B的输出处将另外的数字积分器(未示出)放在信号路径中。
现在转向图2，示出了根据本发明实施例的模数转换器200。图2中，与图1相似的附图标记指示共同的元件。如图2所示，模数转换器包括如图1所示的调制器100，用于根据来自信号源210的模拟输入信号来产生数字信号。调制器100包括模拟积分器102、量化器104、数字积分器106和在反馈回路中的数模转换器108。在图2的示例中，模拟积分器包括误差放大器2021以及一个或多个模拟滤波器2022。模数转换器还包括数字滤波器226和抽取器228。
误差放大器2021对来自数模转换器108的模拟输入信号和反馈信号执行操作。可以在至误差放大器的输入(节点A)处使用抗混叠滤波器(未示出)，以消除在调制器100的采样频率的二分之一以上的频谱分量。在一个实施例中，误差放大器从输入信号中减去反馈信号，并将得到的信号馈送至滤波器2022。误差放大器可以被看作是求和级，并且可以是模拟积分器的一部分。滤波器对模拟输入信号和反馈信号的组合进行积分，并且可以包括一个或多个模拟积分器。在图2的示例中，在节点C处得到西格玛-德尔塔调制器的输出，其中节点C在数字积分器206的输出处。
将来自调制器100的多比特数字输出信号馈送至数字滤波器226中。数字滤波器226对信号频带之外的信号和噪声进行衰减，并且连接至抽取器228，以减小来自过采样信号的数据速率，而不丢失信息。
现在转向图3，示出了根据本发明实施例的如图1所示的西格玛-德尔塔调制器100的模型表示。图3中，与图1和图2相似的附图标记指示共同的元件。如图3所示，西格玛-德尔塔调制器300包括求和级3021、模拟滤波器3022、量化器304、数字积分器306以及在反馈回路中的数模转换器308。H1(s)是滤波器3022的传递函数(频率响应)，在拉普拉斯(Laplace)域(s域)描述了H1(s)。量化器304被建模为增益c以及后面的量化噪声R的添加，其中，增益c由放大器3041来表示，量化噪声R的添加由加法器3042来表示。量化噪声是不等于实际信号的量化信号的结果，量化信号具有有限数目的电平，实际信号是模拟的，因此具有无限数目的电平。H2(z)是数字积分器306的传递函数(频率响应)。由于滤波器306被实现为数字电路，所以以下在z域描述了滤波器的响应。传递函数的极点是使传递函数的值变为无限的频率，而传递函数的零点是使传递函数的值变为零的频率。
在图3的示例中，Y是多比特数字输出，X是至调制器的模拟输入。因此，期望信号的传递Y/X应当为1，而量化噪声的传递Y/R应当尽可能低。对于非常大的cH1H2和H2，近似成立。那么信号的传递变为1，而噪声的传递变为滤波器3022的反向频率响应H1和量化器增益c。数字输出Y由以下等式给出：
假定cH1H2和H2非常大，则可以将等式(1)写成：
从等式(2)可以看出，H2不影响噪声整形函数。H2仅确定了反馈信号。
现在转向图4，示出了根据本发明实施例的西格玛-德尔塔调制器400。图4中，与图1相似的附图标记指示共同的元件。如图4所示，西格玛-德尔塔调制器包括误差放大器4021、模拟积分器4022、前馈放大器416、求和级418、量化器404、数字积分器406以及数模转换器408。
在图4的示例中，误差放大器4021布置用于将两个单端信号相减并产生放大后的差分信号，其中来自误差放大器的两条输出线表示相同信号的正变体和负变体。两个单端信号中的第一单端信号是来自信号源410的模拟输入信号。两个单端信号中的第二信号是来自数模转换器408的反馈信号。数模转换器例如可以是电阻性数模转换器。信号源410可以是提供模拟信号的任何信号源。在非限制性示例中，信号源可以是麦克风，至调制器的输入还可以包括耦合电容器412和高欧姆电阻器414，以提供AC耦合并且调节DC电平，使得来自信号源的最大信号处于模数转换器的上限基准电平与下限基准电平之间。
在所示的实施例中，误差放大器4021包括放大器40211和与放大器40211的差分输出相耦合的电容器40212，并且可以构成模拟积分器。类似地，每个积分器4022可以包括但不限于放大器40221以及与放大器40221的输出相耦合的电容器40222，如图4所示。在非限制性示例中，放大器40211和/或放大器40221可以是具有电压输入和电流输出的运算跨导放大器(OTA，operational transconductance amplifier)。
在图4的示例中，西格玛-德尔塔调制器400是由四个模拟积分器和数字积分器构成的五阶调制器。在前馈放大器416处，以特定的增益来放大每个模拟积分器的输出，在求和级418对放大后的输出求和。放大器416的增益对应于前馈系数，前馈系数一起确定了回路中零点的位置。在量化器404处，在量化器的每一个时钟周期，将来自求和级418的已求和输出采样和量化至两个电平，其中所述量化器的时钟周期由施加到量化器的时钟信号Clk来控制。数字积分器406通过以下方式将所述双电平信号转换成具有多个电平的信号：在每个时钟周期对双电平信号进行积分，以获得特定范围内多个电平之一下的信号。在所示示例中，数字积分器的范围可以由6比特数字字给出，通过对双电平信号求积分而得到的信号可以具有64个电平之一。将数字积分器的输出馈送至多比特数模转换器408，且回路闭合。
在图4的示例中，数字积分器406包括加法器420和寄存器422。数字积分器被实现为由给定比特长度的范围来限制的递增/递减计数器。在每一个时钟周期之后，如另一时钟信号Clk’所限定的，数字积分器根据量化器输出而加1或减1，但是当计数达到由比特长度给出的边界时，可以停止(clip)。施加到量化器404的时钟信号Clk和施加到数字积分器的时钟信号Clk’应当具有相同的周期，量化器处的量化与数字积分器处的相应计数之间的时间应当小于整个时钟周期。
现在转向图5，示出了根据本发明实施例的西格玛-德尔塔调制器500。在图5的示例中，与图4的示例相比，提高了稳定性。如图5所示，西格玛-德尔塔调制器500包括误差放大器4021、模拟积分器4022、前馈放大器416、附加前馈放大器517、求和级418、量化器404、数字积分器406以及数模转换器408。通过为调制器提供相等数目的积分器(极点)和前馈系数(零点)，可以提高调制器的稳定性。在图5的示例中，调制器回路的稳定性由位于前馈回路中的附加前馈放大器517提供，所述附加前馈放大器在至误差放大器401的输入与求和级418之间。至放大器517的输入布置用于接收模拟输入信号和反馈信号。放大器517向求和级提供附加前馈系数。
现在转向图6，示出了根据本发明实施例的轨到轨输入放大器600。轨到轨放大器600可以用作图1中的积分器102之一，并且可以用作图2中的误差放大器2021。如图6所示，轨到轨输入放大器600包括置于轨630与轨632之间的晶体管640至684，其中轨630和632分别处于电压VDD和VSS下。
图6示出了由pmos和nmos差分晶体管对构成的输入放大器600。然而，输入放大器不限于所示的pmos和nmos配置。例如，输入放大器可以包括单个pmos输入对和本地电荷泵以提供尾电流。输入放大器只需要处理相对小的差分信号，然而输入放大器必须处理全输入摆幅(full input swing)作为共模信号。对于信号的高部分，nmos差分对664和668是起作用的，对于信号的低部分，pmos差分对660和662是起作用的。在中间(或对于小信号摆幅)，两个对都是起作用的。
在图6的示例中，输入放大器包括与偏置轨(bias rail)Pbiasrail相连的晶体管电流源640、642和644，以及与偏置轨Nbiasrail相连的晶体管电流源680、682和684。输入放大器还包括共射共基晶体管650、652和654以及共射共基晶体管670、672和674。在图6的示例中，差分对晶体管660和662以及差分对晶体管664和668分别耦合至输入放大器600的输入PosIn和NegIn。
在一个实施例中，晶体管690-692和694-696将输入放大器600的附加输出创建为差分输出NegOut_ff和PosOut_ff。在具有差分对晶体管660-668的输入放大器中，在共射共基级中，在输出NegOut_ff和PosOut_ff处，对电流的一部分进行分割，以提供附加前馈系数。附加输出用在前馈回路中，如图7所示。附加输出在调制回路中产生附加零点，以向调制器提供稳定性。
现在转向图7，示出了根据本发明另一实施例的具有附加前馈支路的西格玛-德尔塔调制器700。并不通过使用参照图5而描述的附加放大器517来提供附加的稳定性，而是由至误差放大器4021的附加输出来提供图7的示例中的稳定性。如图7所示，西格玛-德尔塔调制器700包括误差放大器4021、模拟积分器4022、前馈放大器416、附加前馈回路715、求和级418、量化器404、数字积分器406以及数模转换器408。
在图7的示例中，附加前馈回路715根据误差放大器4021的附加输出来提供调制器回路中的稳定性。附加前馈回路715在调制器回路中产生附加零点。可以使用参照图6而描述的轨到轨输入放大器600来获得误差放大器4021的附加输出。误差放大器4021的其他配置也能够提供误差放大器的附加输出。例如，可以实现与单端输入(输入信号和反馈信号)并联的第二误差放大器，以提供附加前馈系数。
现在转向图8，示出了根据本发明另一实施例的具有附加前馈支路的西格玛-德尔塔调制器800。如图8所示，西格玛-德尔塔调制器包括误差放大器4021、模拟积分器4022、前馈放大器416、附加前馈放大器517、求和级418、量化器404、数字积分器406和数模转换器408。
在图8的示例中，通过将第二数模转换器824放置在反馈回路中，来实现调制器800的稳定性。在示例实施例中，第二模数转换器耦合在量化器404的输出与误差放大器401的输出之间。第二数模转换器在调制器回路中产生附加零点，以提供调制器的稳定性。
现在参考图9的流程图，来描述根据本发明实施例的一种使用诸如西格玛-德尔塔转换器100之类的转换器将模拟信号转换成数字信号的方法。在方框902处，根据模拟输入信号与反馈信号的组合，来产生积分信号。接下来，在方框904处，根据积分信号来产生量化单比特信号。接下来，在方框906，根据量化单比特信号来产生多比特数字信号。接下来，在方框908，将多比特数字信号转换成反馈信号，其中反馈信号是模拟信号。
尽管按照特定的顺序示出和描述了方法的操作，但是方法的操作顺序是可以改变的，使得可以按照相反的顺序来执行特定的操作，或者使得可以至少部分地与其他操作同时执行特定的操作。在另一实施例中，可以以断续的和/或交替的方式来实现不同操作的指令或子操作。
应注意，可以使用软件指令来实现方法的至少一些操作，所述软件指令存储在计算机可使用的存储介质上，以由计算机系统来执行。作为示例，计算机程序产品的实施例包括用于存储计算机可读程序的计算机可使用存储介质，所述计算机可读程序当在计算机系统上执行时，使计算机系统执行本文描述的操作。
出于这种描述的目的，计算机可使用或计算机可读介质可以是任何装置，所述装置可以包含、存储、传送、传播或传输程序，所述程序供计算机系统、指令执行系统、装置或设备来使用或者与计算机系统、指令系统、装置或设备相结合使用。计算机可使用或计算机可读介质可以是电、磁、光、电磁、红外、或半导体系统(或者装置或设备)或传播介质。计算机可读介质的示例包括半导体或固态存储器、磁带、可拆卸计算机磁盘、随机存取存储器(RAM)、只读存储器(ROM)、硬磁盘以及光盘。光盘的当前示例包括压缩磁盘只读存储器(CD-ROM)、读/写压缩磁盘、数字万能磁盘(DVD)以及蓝光盘(BD)。
此外，本发明的至少一部分的实施例可以采取从计算机可使用或计算机可读介质可访问的计算机程序产品的形式，所述计算机可使用或计算机可读介质提供程序代码，所述程序代码由计算机系统或任何指令执行系统来使用或者与计算机系统或任何指令执行系统相结合来使用。例如，本发明实施例的数字积分器和/或其他组件可以被实现为计算机系统中的软件，而量化器和数字积分器可以被实现为硬件或电路。
在一个实施例中，可以用于实现数字积分器和/或其他组件的计算机系统包括一个或多个处理器和存储器，并且还可以包括诸如通信设备(例如，存储接口、网络接口)和互连(例如，总线，外围设备)之类的其他设备。一个或多个处理器可以包括中央处理单元(CPU)，因此还包括计算机系统的控制操作。在特定实施例中，所述一个或多个处理器通过执行存储器中存储的软件或固件来完成这一操作。所述一个或多个处理器可以是或者可以包括一个或多个可编程通用或专用微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程控制器、可编程逻辑器件(PLD)等或者这些器件的组合。存储器可以是或者可以包括随机存取存储器(RAM)、只读存储器(ROM)、闪存等或者这些器件的组合，并且可以包括计算机系统的主存储器。在操作中，存储器可以包含机器指令集合，所述机器指令集合在由所述一个或多个处理器来执行时，使所述一个或多个处理器执行操作以实现本发明实施例。
此外，尽管以上描述和示出的本发明特定实施例包括本文描述和示出的若干组件，然而本发明的其他实施例可以包括更少或更多的组件以实现更少或更多的特征。
此外，尽管描述和示出了本发明的特定实施例，然而本发明不限于如此描述和示出的部件的特定形式或布置。本发明的范围由所附权利要求及其等价物来限定。

Claims (17)

1.一种西格玛-德尔塔调制器，包括：
一个或多个模拟滤波器，布置用于根据模拟输入信号和反馈信号的组合来产生积分信号；其中所述模拟滤波器是连接到两个输出线的积分器，来自两个输出线的输出信号代表了积分信号的正变量和负变量；
量化器，耦合至所述一个或多个模拟滤波器，所述量化器布置用于根据积分信号来产生量化信号；
数字积分器，耦合至量化器，用于根据至少量化信号来产生数字信号；数模转换器，耦合至数字积分器的输出，所述数模转换器布置用于接收数字信号并产生所述反馈信号；
误差放大器，布置用于接收模拟输入信号和反馈信号，其中，在误差放大器处从模拟输入信号中减去反馈信号并产生放大后的差分信号，并且将误差放大器的输出馈送至积分器；一个或多个前馈支路，连接在积分器和求和级之间，其中各积分器是串联的，每个积分器包含放大器，该放大器具有耦合在差分输出线之间的电容器，所述每个前馈支路包括一个前馈放大器，连接到各自积分器的差分输出线；
求和级，布置在所述积分器与量化器之间。
2.根据权利要求1所述的西格玛-德尔塔调制器，其中，量化器是单比特量化器，量化信号是单比特信号。
3.根据权利要求1所述的西格玛-德尔塔调制器，其中，数模转换器是多比特数模转换器，数字信号是多比特信号。
4.根据权利要求1所述的西格玛-德尔塔调制器，其中，所述一个或多个模拟滤波器是积分器。
5.根据权利要求3所述的西格玛-德尔塔调制器，其中，数字积分器包括加法器和寄存器，以将量化信号转换成多比特数字信号。
6.根据权利要求1所述的西格玛-德尔塔调制器，还包括附加前馈支路，其中，所述附加前馈支路耦合在误差放大器的输入与求和级之间。
7.根据权利要求1所述的西格玛-德尔塔调制器，还包括附加前馈支路，其中，所述附加前馈支路耦合在误差放大器的附加输出与求和级之间。
8.根据权利要求1所述的西格玛-德尔塔调制器，还包括：第二反馈数模转换器，耦合至误差放大器的输出。
9.一种模数转换器，包括：
西格玛-德尔塔调制器，包括：
一个或多个模拟滤波器，布置用于根据模拟输入信号和反馈信号的组合来产生积分信号，其中所述模拟滤波器是连接到两个输出线的积分器，来自两个输出线的输出信号代表了积分信号的正变量和负变量；
量化器，耦合至所述一个或多个模拟滤波器，所述量化器布置用于根据积分信号来产生量化信号；
数字积分器，耦合至量化器，用于根据至少量化信号来产生数字信号；
数模转换器，耦合至数字积分器的输出，所述数模转换器布置用于接收数字信号并产生所述反馈信号；
误差放大器，布置用于接收模拟输入信号和反馈信号，其中，在误差放大器处从模拟输入信号中减去反馈信号并产生放大后的差分信号，并且将误差放大器的输出馈送至积分器；
一个或多个前馈支路，连接在积分器和求和级之间，其中各积分器是串联的，每个积分器包含放大器，该放大器具有耦合在差分输出线之间的电容器，所述每个前馈支路包括一个前馈放大器，连接到各自积分器的差分输出线；
求和级，布置在所述积分器与量化器之间；以及
数字滤波器，耦合至西格玛-德尔塔调制器的输出。
10.根据权利要求9所述的模数转换器，其中，量化器是单比特量化器，量化信号是单比特信号。
11.根据权利要求9所述的模数转换器，其中，数模转换器是多比特数模转换器，数字信号是多比特信号。
12.根据权利要求9所述的模数转换器，其中，模拟滤波器是积分器。
13.根据权利要求9所述的模数转换器，其中，数字滤波器是低通滤波器。
14.一种将模拟信号转换成数字信号的方法，所述方法包括：
通过一个或多个模拟滤波器根据模拟输入信号和反馈信号的组合来产生积分信号，其中所述模拟滤波器连接到两个输出线的积分器，来自两个输出线的输出信号代表了积分信号的正变量和负变量，根据积分信号来产生量化单比特信号；
根据量化单比特信号来产生多比特数字信号；
将多比特数字信号转换成所述反馈信号，其中所述反馈信号是模拟信号；
其中还包括：通过误差放大器从模拟输入信号中减去反馈信号并产生放大后的差分信号，并且输出，馈送至积分器；
通过一个或多个前馈支路，以特定的增益来放大积分信号，所述增益对应于前馈系数，所述前馈支路连接在积分器和求和级之间，其中各积分器是串联的，每个积分器包含放大器，该放大器具有耦合在差分输出线之间的电容器，所述每个前馈支路包括一个前馈放大器，连接到各自积分器的差分输出线；
其中还包括：通过求和级将放大的积分信号求和。
15.根据权利要求14所述的方法，其中，产生量化单比特信号的步骤是在单比特量化器中执行的。
16.根据权利要求14所述的方法，其中，产生多比特数字信号的步骤是在数字积分器中执行的。
17.根据权利要求14所述的方法，其中，产生反馈信号的步骤是在多比特数模转换器中执行的。
CN201110232522.0A 2010-08-16 2011-08-15 低功率高动态范围西格玛‑德尔塔调制器 Active CN102377436B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/857,474 US8736473B2 (en) 2010-08-16 2010-08-16 Low power high dynamic range sigma-delta modulator
US12/857,474 2010-08-16

Publications (2)

Publication Number Publication Date
CN102377436A CN102377436A (zh) 2012-03-14
CN102377436B true CN102377436B (zh) 2017-04-12

Family

ID=44925697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110232522.0A Active CN102377436B (zh) 2010-08-16 2011-08-15 低功率高动态范围西格玛‑德尔塔调制器

Country Status (3)

Country Link
US (1) US8736473B2 (zh)
EP (1) EP2421156A3 (zh)
CN (1) CN102377436B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8400340B2 (en) * 2011-07-18 2013-03-19 Texas Instruments Incorporated Achieving high dynamic range in a sigma delta analog to digital converter
EP2582051A1 (en) * 2011-10-13 2013-04-17 ST-Ericsson SA Multi-level sigma-delta ADC with reduced quantization levels
EP2582050B1 (en) 2011-10-13 2017-08-09 OCT Circuit Technologies International Limited Multi-level sigma-delta ADC with reduced quantization levels
CN102946253B (zh) 2012-10-23 2016-06-08 保定市三川电气有限责任公司 数据采样方法与系统及其在参数辨识中的应用方法与系统
CN103139500B (zh) * 2013-02-28 2015-04-08 天津大学 用于图像传感器基于sigma-delta ADC的读出电路及工作方法
US9030342B2 (en) * 2013-07-18 2015-05-12 Analog Devices Global Digital tuning engine for highly programmable delta-sigma analog-to-digital converters
EP2860875B1 (en) * 2013-10-09 2019-04-10 Nxp B.V. Analogue to digital converter
EP2887553B1 (en) * 2013-12-18 2018-07-18 Nxp B.V. A/D converter input stage providing high linearity and gain matching between multiple channels
JP5846225B2 (ja) * 2014-01-22 2016-01-20 オンキヨー株式会社 信号変調回路
EP2919388A1 (en) 2014-03-14 2015-09-16 Nxp B.V. Modulator with high signal to noise ratio
US10499150B2 (en) 2016-07-05 2019-12-03 Knowles Electronics, Llc Microphone assembly with digital feedback loop
DE102016215657A1 (de) 2016-08-19 2018-02-22 Lenze Automation Gmbh Verfahren zum Erzeugen eines digitalen Signals aus einem analogen Signal und Frequenzumrichter
US10135459B2 (en) * 2016-10-25 2018-11-20 Analog Devices, Inc. ADC with capacitive difference circuit and digital sigma-delta feedback
US9780798B1 (en) * 2016-11-01 2017-10-03 Texas Instruments Incorporated Digital modulator entropy source
US10327659B2 (en) 2016-11-13 2019-06-25 Analog Devices, Inc. Quantization noise cancellation in a feedback loop
US10298252B2 (en) 2016-11-13 2019-05-21 Analog Devices, Inc. Dynamic anti-alias filter for analog-to-digital converter front end
CN110291718B (zh) * 2017-02-14 2023-04-07 美商楼氏电子有限公司 校准麦克风截止频率的系统和方法
TWI641196B (zh) * 2017-05-05 2018-11-11 茂達電子股份有限公司 電流平衡電路與使用其之多相式電源轉換器
CN107221335B (zh) * 2017-05-27 2020-07-14 大连理工大学 一种监控音频信号的数字化装置和方法
EP3422569B1 (en) 2017-06-30 2021-11-10 Nxp B.V. An amplifier circuit
KR101959560B1 (ko) * 2017-11-21 2019-07-02 울산과학기술원 아날로그 디지털 변환기
US10355709B1 (en) 2018-08-24 2019-07-16 Analog Devices, Inc. Multiplexed sigma-delta analog-to-digital converter
US11183980B1 (en) * 2020-07-10 2021-11-23 Micron Technology, Inc. Power amplifier having a spread of graded outputs
CN113206671B (zh) * 2021-01-05 2023-11-28 珠海市杰理科技股份有限公司 基于VCO实现的Sigma-Delta调制器及音频设备
EP4131784A1 (en) * 2021-08-06 2023-02-08 Nxp B.V. Sigma-delta analog-to-digital converter
US20230132872A1 (en) * 2021-11-03 2023-05-04 Cirrus Logic International Semiconductor Ltd. Circuitry comprising a loop filter
WO2023205376A1 (en) * 2022-04-21 2023-10-26 Cirrus Logic International Semiconductor Ltd. Non-linear function in an early-sampled hybrid multi-level converter amplifier system
US20240106455A1 (en) * 2022-09-22 2024-03-28 Nxp B.V. Multi-mode sigma-delta adc circuit and microphone circuit having a multi-mode sigma-delta adc circuit
US20240106456A1 (en) * 2022-09-22 2024-03-28 Nxp B.V. Sigma-delta adc circuit with bias compensation and microphone circuit having a sigma-delta adc circuit with bias compensation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677235A (zh) * 2008-09-16 2010-03-24 联发科技股份有限公司 环路滤波器、量化器、数模转换器以及运算放大器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956514B1 (en) * 2002-06-04 2005-10-18 Cirrus Logic, Inc. Delta-sigma modulators with improved noise performance
US6670902B1 (en) * 2002-06-04 2003-12-30 Cirrus Logic, Inc. Delta-sigma modulators with improved noise performance
US7049990B2 (en) * 2003-09-05 2006-05-23 Broadcom Corporation Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback
DE102004031153B4 (de) 2004-06-28 2008-07-24 Infineon Technologies Ag Hochauflösender Sigma-Delta-Wandler
US7034728B2 (en) * 2004-08-11 2006-04-25 Raytheon Company Bandpass delta-sigma modulator with distributed feedforward paths
US7423567B2 (en) * 2006-09-12 2008-09-09 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having a reduced number of quantizer output levels
US7375666B2 (en) * 2006-09-12 2008-05-20 Cirrus Logic, Inc. Feedback topology delta-sigma modulator having an AC-coupled feedback path
US7525464B2 (en) * 2007-05-29 2009-04-28 National Semiconductor Corporation Sigma-delta modulator with DAC resolution less than ADC resolution
US7701372B1 (en) * 2007-06-26 2010-04-20 Marvell International Ltd. Apparatus and methods for safe-mode delta-sigma modulators
US7623053B2 (en) * 2007-09-26 2009-11-24 Medtronic, Inc. Implantable medical device with low power delta-sigma analog-to-digital converter
US7924194B2 (en) * 2009-08-27 2011-04-12 Texas Instruments Incorporated Use of three phase clock in sigma delta modulator to mitigate the quantization noise folding
US8130127B1 (en) * 2010-06-30 2012-03-06 Cirrus Logic, Inc. Discrete-time delta-sigma modulator with improved anti-aliasing at lower quantization rates
US8319674B2 (en) * 2010-09-11 2012-11-27 Dialog Semiconductor Gmbh Compensation of loop-delay quantizer in continuous-time and hybrid sigma-delta analog-to-digital modulators

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677235A (zh) * 2008-09-16 2010-03-24 联发科技股份有限公司 环路滤波器、量化器、数模转换器以及运算放大器

Also Published As

Publication number Publication date
US8736473B2 (en) 2014-05-27
EP2421156A2 (en) 2012-02-22
US20120038500A1 (en) 2012-02-16
EP2421156A3 (en) 2013-01-09
CN102377436A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
CN102377436B (zh) 低功率高动态范围西格玛‑德尔塔调制器
JP4890503B2 (ja) デルタシグマ変調器
US6724332B1 (en) Noise shaping circuits and methods with feedback steering overload compensation and systems using the same
US6727832B1 (en) Data converters with digitally filtered pulse width modulation output stages and methods and systems using the same
US7058464B2 (en) Device and method for signal processing
CN102594350B (zh) 可调整功率和性能的可设置级联西格玛-德尔塔模数转换器
JP5922316B2 (ja) シグマ−デルタアナログ−デジタルコンバータ
JP4908548B2 (ja) ハイブリッドデルタシグマａｄｃ
US20080042745A1 (en) Sigma-delta based class d audio power amplifier with high power efficiency
US20120194365A1 (en) Delta-sigma modulator and signal processing system
CN102163975A (zh) 高解析度三角积分数字至模拟转换器及其操作方法
KR101216560B1 (ko) 디지털 신호처리장치 및 디지털 신호처리방법
US6515604B2 (en) Mixed signal processing unit with improved distortion and noise characteristics
CN114512154B (zh) 信号密度调制编码器、数字声音重建系统及信号处理系统
KR101094397B1 (ko) 증폭 회로 및 이를 이용한 디지털 마이크로폰
Bell et al. A simultaneous multiband continuous-time ΔΣ ADC with 90-MHz aggregate bandwidth in 40-nm CMOS
CN114793119A (zh) 三角积分模数转换器中的高速额外环路延迟补偿技术
JP2021108450A5 (zh)
Doorn et al. An audio FIR-DAC in a BCD process for high power Class-D amplifiers
Cartasegna et al. A design methodology for high-order class-D audio amplifiers
Wei et al. High‐Fidelity and High‐Efficiency Digital Class‐D Audio Power Amplifier
KR101951572B1 (ko) 출력 스윙이 향상된 연속 시간 델타 시그마 아날로그 디지털 컨버터에 사용되는 알씨 적분기
CN116614136A (zh) 连续时间δς模数转换装置及其操作方法
San et al. Second-order ΔΣAD modulator with novel feedforward architecture
Sahu et al. Modeling and System-Level Computer Simulation Approach for Optimization of Single-Loop CT Sigma Delta ADC

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant