JPWO2007094255A1 - Ｄ／ａ変換器 - Google Patents

Abstract

Ｄ／Ａ変換器（１００）は、デジタル信号を入力し、量子化基準値に基づき量子化する量子化器（１０５）を含むデルタシグマ変調回路（１０２）と、デルタシグマ変調回路の出力をアナログ信号に変換し出力する局部Ｄ／Ａ変換回路（１０７）と、量子化器の量子化基準値を補正する制御回路（１０９）とを備える。量子化基準値は量子化器が出力し得る複数の離散的な出力値毎に設定される。制御回路（１０９）は、デルタシグマ変調回路（１０２）の後段に接続され、少なくとも局部Ｄ／Ａ変換回路（１０７）を含む後段の回路において発生する歪みをキャンセルするように量子化基準値を補正する。

Description

本発明は、デジタル信号をアナログ信号に変換するＤ／Ａ変換器に関し、特にデルタシグマ変調回路を有するＤ／Ａ変換器に関する。

従来、デジタル信号をアナログ信号に変換する手段として、デルタシグマ変調回路を用いたＤ／Ａ変換器が知られている。従来のＤ／Ａ変換器の一例を図５に示す。図５において、デジタル入力４０１は語長の長い、例えば１６ビットのＰＣＭデータである。デジタル入力４０１は、デルタシグマ変調回路４０２によりノイズシェーピングされ、数ビットのデジタルデータに変換される。デルタシグマ変調回路４０２の出力は、局部Ｄ／Ａ変換回路４０７によりアナログ出力４０８となる。

デルタシグマ変調回路４０２の内部動作としては、デジタル入力４０１は加算器４０３において遅延器４０６からの負帰還信号と加算され、さらに積分器４０４にて積分される。積分器４０４の出力は量子化器４０５によって数ビット程度に再量子化され、局部Ｄ／Ａ変換回路４０７に入力される。また、量子化器４０５の出力は帰還信号として遅延器４０６に入力される。

量子化器４０５は、入力したデジタル値を量子化基準値にしたがい再量子化する。量子化基準値は、量子化器４０５が出力し得る離散的な値である量子化値に対応して設定されている。図６に従来のＤ／Ａ変換器１００ｂの量子化器４０５の入出力特性を示す。同図において「●」は量子化基準値を示す。同図では、量子化器４０５は入力に対して＋２〜−２の５段階に再量子化している。また、これら５値に対する量子化基準値は線形特性を有する（破線Ｘ参照）。例えば、量子化器４０５への入力がＭの時、量子化器４０５の出力は１であり、このときの量子化誤差は０となる。同様に量子化器４０５への入力が２Ｍの時、量子化器４０５の出力は２であり、このときの量子化誤差は０となる。また、隣接する量子化値間の閾値レベルは量子化基準値に対して中間値としており、例えば、量子化値０と量子化値１の閾値はＭ／２となっている。

一般的にＤ／Ａ変換器においては、信号伝播経路において歪みが生じないことが望ましいが、実際には、局部Ｄ／Ａ変換回路あるいは局部Ｄ／Ａ変換回路の後段に接続されるアナログ回路において歪みが発生する。以下、局部Ｄ／Ａ変換回路４０７として、パルス幅変調回路を用いた場合に生じる歪みについて説明する。

パルス幅変調回路４０７は数ビットのデジタル信号をＨレベルとＬレベルの２値（１ビット）に変換する。２値化された信号は図７（ａ）に示すような信号であることが理想的であるが、実際はアナログ的な要因、例えば、配線のインピーダンス等の影響により、図７（ｂ）に示すような波形歪みが生じる。こういった波形歪みが発生することで、量子化器４０５の出力の各値に対するアナログ出力の特性は悪化する。すなわち、理想的なアナログ出力は、量子化器出力（パルス幅変調回路４０７への入力）に対して線形性を示す特性になるが、実際のアナログ出力は非線形な特性を示す。

この問題を解消するために、例えば、特許文献１に示すような信号増幅装置が提案されている。特許文献１によれば、パルス幅変調した信号と、パルス幅変調した信号を所定の大きさに増幅させた信号との間の立ち上がり差分および立ち下がり差分から、歪み量を算出し、その歪み量を量子化器出力から減算することで歪みの低減を図っている。
特開２００３−１１０３７６号公報

しかしながら、特許文献１の信号増幅装置は、レベル変換器等を要し、回路全体としての部品点数が多くなり、製造コストが増大したり、実装面積が増大したりするという課題を有していた。

さらに、歪み量が大きい場合はフィードバックループに加算される補正量が大きくなり発振する恐れがある。この発振を防ぐために歪み量が大きい場合を想定してデルタシグマ変調手段のゲインを下げた構成にすれば、ひずみ量が小さい場合に信号増幅率が小さくなるという課題を有していた。

本発明は、かかる課題を解決し、歪みが少なく且つ回路規模の増大を招かないで高い信号増幅率を実現するＤ／Ａ変換器を提供することを目的とする。

本発明に係るＤ／Ａ変換器は、デジタル信号を入力し、量子化基準値に基づき量子化する量子化器を含むデルタシグマ変調回路と、デルタシグマ変調回路の出力をアナログ信号に変換し出力する局部Ｄ／Ａ変換回路と、量子化器の量子化基準値を補正する制御回路とを備える。量子化基準値は、前記量子化器が出力し得る複数の離散的な出力値毎に設定される。制御回路は、デルタシグマ変調回路の後段に接続され、少なくとも局部Ｄ／Ａ変換回路を含む後段の回路において発生する歪みをキャンセルするように量子化基準値を補正する。

すなわち、量子化器の出力値Ｎに対応する量子化器の量子化基準値をＭとし、量子化器の出力値Ｎに対する理想的なアナログ出力信号値をＰとしたときに、アナログ出力信号値Ｐに対して実際のアナログ出力信号がＰ×αとなる場合に、この歪みの影響をキャンセルし、結果的に得られる実際のアナログ出力信号がＰとなるように、量子化基準値がＭ×αに補正される。

本発明のＤ／Ａ変換器によれば、レベル変換器などの追加の回路を要さず、量子化器の量子化基準値を制御回路により設定するだけで歪みの低減が図れることから、回路規模の増大化を抑制できるとともに、高い信号増幅率も確保できる。

本発明によるＤ／Ａ変換器の構成を示す図 局部Ｄ／Ａ変換回路及びその後段のアナログ回路の入力と出力の特性を示す図 本発明による量子化基準値補正前の量子化器の入出力特性を示す図 本発明による量子化基準値補正後の量子化器の入出力特性を示す図 多段パルス信号を出力可能な局部Ｄ／Ａ変換回路の構成を示す図 従来のＤ／Ａ変換器の構成を示す図 従来の量子化器の入出力特性を示す図 局部Ｄ／Ａ変換回路の出力波形図

符号の説明

１０１ デジタル入力
１０２ デルタシグマ変調回路
１０３ 加算器
１０４ 積分器
１０５ 量子化器
１０６ 遅延器
１０７、１０７ｂ 局部Ｄ／Ａ変換回路
１０８ アナログ出力
１０９ 制御回路
４０１ デジタル入力
４０２ デルタシグマ変調回路
４０３ 加算器
４０４ 積分器
４０５ 量子化器
４０６ 遅延器
４０７ 局部Ｄ／Ａ変換回路

以下、本発明に係るＤ／Ａ変換器の実施形態について添付の図面を参照しながら説明する。

図１は、本発明のＤ／Ａ変換器の一実施形態を示すブロック図である。Ｄ／Ａ変換器１００は、入力信号をデルタシグマ変調するデルタシグマ変調回路１０２と、デジタルシグマ変調回路１０２の量子化動作を制御する制御回路１０９と、デルタシグマ変調回路１０２の出力をＰＷＭ（Pulse Width Modulation）変調し、アナログ出力として出力する局部Ｄ／Ａ変換回路１０７とを備える。デジタルシグマ変調回路１０２は、加算器１０３と、積分器１０４と、量子化器１０５と、遅延器１０６とを備える。

デルタシグマ変調回路１０２は、入力信号として、語長の長い、例えば１６ビットのＰＣＭデータであるデジタル入力１０１を入力する。デルタシグマ変調回路１０２において、デジタル入力１０１は、加算器１０３によって遅延器１０６からの負帰還信号と加算され、その後、積分器１０４によって積分される。積分器１０４の出力は量子化器１０５に入力され、量子化器１０５によって再量子化される。量子化器１０５の出力は、局部Ｄ／Ａ変換回路１０７に入力される。局部Ｄ／Ａ変換回路１０７は量子化器１０５の出力をＰＷＭ変調し、アナログ出力１０８として出力する。

量子化器１０５について説明する。量子化器１０５は、入力したデジタル値（積分器１０４の出力）を、量子化基準値にしたがい、離散的な値をとる量子化値に変換して出力する。本例では、量子化器１０５は、１６ビットのデータを３ビットのデータに変換する再量子化を行う。量子化基準値は、各量子化値に対応して設定されている。量子化基準値は、量子化誤差がゼロで量子化されるときの量子化器１０５の入力値に等しい。なお、量子化器１０５の入力値と量子化基準値との誤差はフィードバックされ、次の周期のデジタル入力値１０１に加算され、量子化器１０５において、その誤差が加算されたデジタル入力値について再量子化が実行される。よって、この量子化基準値を変動させることで、量子化器１０５の入出力特性が変動する。

次に、本実施形態の量子化器１０５の量子化基準値の設定について説明する。量子化器１０５の量子化基準値は制御回路１０９により補正（調整）される。特に、本実施形態では、量子化器１０５の量子化基準値は、局部Ｄ／Ａ変換回路１０７およびその後段のアナログ回路で生じ得る歪みの特性を考慮して決定される。

本実施形態では、量子化器１０５は−２〜＋２の５段階の量子化値（量子化器１０５の出力）に再量子化する。量子化器１０５の量子化基準値は初期状態において図３Ａに示すように入出力特性が線形となるように設定されている。すなわち、量子化器１０５において、量子化値「１」に対する量子化基準値の初期値として「Ｍ」が、量子化値「２」に対する量子化基準値の初期値として「２Ｍ」が設定されている。量子化器１０５の量子化基準値が制御回路１０９によって補正された後、Ｄ／Ａ変換器１００は使用可能状態となる。以下、量子化基準値の補正について説明する。

図２は、局部Ｄ／Ａ変換回路１０７およびその後段のアナログ回路（図示せず）の入出力特性を示した図である。すなわち、図２から、局部Ｄ／Ａ変換回路１０７およびその後段のアナログ回路で生じ得る歪みの特性が理解できる。なお、同図においてシンボル「Ａ」は理想的なアナログ出力を示し、シンボル「Ｂ」は歪みを含んだ実際のアナログ出力を示す。同図に示すように、理想的な特性（破線Ｙ）は線形性を示す。例えば、量子化器１０５の出力値「１」に対応する理想的なアナログ出力値は「Ｐ」となるが、実際のアナログ出力は、理想的なアナログ出力値Ｐに対して小さな値である「Ｐ×α」となっている（αは１以下の正の数）。同様に、量子化器１０５の出力値「２」に対応する理想的なアナログ出力値は「２Ｐ」となるが、実際のアナログ出力は「２Ｐ×β」となっている（βは１以下の正の数）。

ここで、理想的な特性（破線Ｙ）にしたがった場合、アナログ出力値「Ｐ×α」に対応する量子化器の出力値は「α」となる。一方、図３Ａに示すように量子化器１０５の出力（量子化値）「１」に対する量子化基準値が「Ｍ」である場合、量子化値「α」に対応する量子化基準値は「Ｍ×α」となる。このことから、実際のアナログ出力値「Ｐ×α」は、量子化基準値をα倍した場合の理想的なアナログ出力値であると見なすことができる。すなわち、歪みにより実際のアナログ出力が理想的なアナログ出力に対してα倍される場合、量子化値「１」に対応する量子化基準値「Ｍ」をα倍して補正することで、量子化値は仮想的に１／α倍にされるが、その後、アナログ回路の歪みによりα倍されるため、最終的に歪がキャンセルされ得ることを示している。量子化値「２」についても同様に、理想的なアナログ出力「２Ｍ」に対して、実際のアナログ出力がβ倍されるとき、量子化値「２」に対応する量子化基準値を「２Ｍ×β」に設定することで歪みをキャンセルすることができる。このようにして、すべての量子化値に対応する実際のアナログ出力特性に基づき、各量子化値に対する量子化基準値を補正する。

図３Ｂに、制御回路１０９により、上記のようにして量子化基準値が補正された量子化器１０５の入出力特性を示す。同図において「●」は量子化基準値を示す。図３Ｂに示すように、量子化値「１」に対する量子化基準値は「Ｍ×α」に、量子化値「２」に対する量子化基準値は「２Ｍ×β」にそれぞれ補正される。その他の量子化基準値もアナログ回路の歪み特性を考慮して同様に補正される。図３Ｂにおいて、量子化器１０５の入力値が「Ｍ×α」の時、量子化器１０５の出力は「１」となる。このとき、量子化器１０５の入力値は量子化基準値「Ｍ×α」と等しいので量子化誤差は発生しない。また、図２を参照すると、量子化器出力値「１」は、実際のアナログ出力値「Ｐ×α」となるので、増幅率はＰ／Ｍ（＝（Ｐ×α）／（Ｍ×α））となる。同様に、図３Ｂにおいて、量子化器１０５の入力値が「２Ｍ×β」の時、量子化器１０５の出力は「２」となる。このとき、量子化器１０５の入力値は量子化基準値「２Ｍ×β」と等しいので量子化誤差は発生しない。また、図２を参照すると、量子化器出力値「２」は実際のアナログ出力値「２P×β」となるので増幅率はＰ／Ｍ（＝（２Ｐ×β）／（２Ｍ×β））となる。以上のように、常に増幅率は一定を示すことからアナログ出力は線形を示すこととなり、歪みが低減される。

なお、補正された量子化基準値に対してその補正量が大きくなった場合、すなわち、発生する量子化誤差が増大するよう補正された場合は、発振する可能性がある。そこで、発振を防止するため、制御回路１０９は、すべての補正後の量子化基準値に対して、さらに定数Ａ倍して補正してもよい。これにより、発振を抑制しつつ、高い増幅率を持つ量子化器１０５を実現できる。ここで定数Ａは、量子化基準値を補正する前の量子化誤差の最大値ｘと、量子化基準値を補正した後の量子化誤差の最大値ｙをもとにして、Ａ＝ｙ／ｘで算出される。但し、デルタシグマ変調回路の構成によってはこの限りではなく、別の適切な算出方法により決定してもよい。

また、それぞれ隣接する量子化値の閾値は、量子化誤差が一定量に抑えられるように、隣接する量子化基準値との中点が望ましい。しかしながら、デルタシグマ変調回路における帰還回路の特性に応じて適切な閾値を設定してもよい。

なお、このアナログ出力の歪み特性については、特性を測定する回路を別途追加することで算出してもよいが、あらかじめ測定器において特性を測定しておいてもよい。かかる構成によれば、制御回路１０９により、局部Ｄ／Ａ変換回路１０７およびその後段に接続された回路によって発生する歪みを、量子化器１０５においてあらかじめ補正するように量子化器１０５の量子化基準値を設定することにより、レベル変換器等の部品が不要となり、安価で歪みの低減することができる。

また、本実施の形態において、１次のデルタシグマ変調回路を用いたが、これに限定するわけではなく、２次以上のデルタシグマ変調回路を用いたとしてもよい。

また、本実施の形態において、局部Ｄ／Ａ変換回路１０７およびその後段のアナログ回路で生じ得る歪みの特性を考慮したが、局部Ｄ／Ａ変換回路１０７で生じ得る歪みの特性のみを考慮して量子化基準値を補正するようにしてもよい。

また、局部Ｄ／Ａ変換回路１０７は上述したＰＷＭ変調回路に限られない。図４に、本実施形態のＤ／Ａ変換器１００の後段に接続される局部Ｄ／Ａ変換回路の別の構成を示す。図４に示す局部Ｄ／Ａ変換回路１０７ｂは、デコーダ７０２と、パルス発生器７０３と、加算器７０４とを備える。デコーダ７０２は、Ｄ／Ａ変換器１００から量子化されたデジタル値７０１を入力し、デジタル値７０１をデコードし、２種類のデコード信号Ｓ１、Ｓ２を生成する。デコード信号Ｓ１、Ｓ２は例えば、デジタル値７０１の上位ビット、下位ビットをそれぞれデコードして生成する。パルス発生器７０３はデコード信号Ｓ１、Ｓ２のそれぞれに対応してＰＷＭ変調されたパルス信号Ｐ１、Ｐ２を生成する。パルス信号Ｐ１、Ｐ２の波高値は異ならせる。加算器７０４でパルス信号Ｐ１、Ｐ２を加算してアナログ出力７０５として出力する。図４に示す局部Ｄ／Ａ変換回路１０７ｂに対して入出力特性の歪みを測定し、その歪みをキャンセルするように量子化器１０５の量子化基準値を補正することで、局部Ｄ／Ａ変換回路１０７ｂにより生じる歪みをキャンセルできる。

本発明のＤ／Ａ変換器は、容易な回路構成で歪みの低減を可能とし、オーディオ機器等で使用されるＤ／Ａ変換に有用である。

本発明は、特定の実施形態について説明されてきたが、当業者にとっては他の多くの変形例、修正、他の利用が明らかである。それゆえ、本発明は、ここでの特定の開示に限定されず、添付の請求の範囲によってのみ限定され得る。なお、本出願は日本国特許出願、特願２００６−０３６２８４号（２００６年２月１４日提出）に関連し、それらの内容は引用することにより本文中に組み入れられる。

本発明は、デジタル信号をアナログ信号に変換するＤ／Ａ変換器に関し、特にデルタシグマ変調回路を有するＤ／Ａ変換器に関する。

従来、デジタル信号をアナログ信号に変換する手段として、デルタシグマ変調回路を用いたＤ／Ａ変換器が知られている。従来のＤ／Ａ変換器の一例を図５に示す。図５において、デジタル入力４０１は語長の長い、例えば１６ビットのＰＣＭデータである。デジタル入力４０１は、デルタシグマ変調回路４０２によりノイズシェーピングされ、数ビットのデジタルデータに変換される。デルタシグマ変調回路４０２の出力は、局部Ｄ／Ａ変換回路４０７によりアナログ出力４０８となる。

デルタシグマ変調回路４０２の内部動作としては、デジタル入力４０１は加算器４０３において遅延器４０６からの負帰還信号と加算され、さらに積分器４０４にて積分される。積分器４０４の出力は量子化器４０５によって数ビット程度に再量子化され、局部Ｄ／Ａ変換回路４０７に入力される。また、量子化器４０５の出力は帰還信号として遅延器４０６に入力される。

量子化器４０５は、入力したデジタル値を量子化基準値にしたがい再量子化する。量子化基準値は、量子化器４０５が出力し得る離散的な値である量子化値に対応して設定されている。図６に従来のＤ／Ａ変換器１００ｂの量子化器４０５の入出力特性を示す。同図において「●」は量子化基準値を示す。同図では、量子化器４０５は入力に対して＋２〜−２の５段階に再量子化している。また、これら５値に対する量子化基準値は線形特性を有する（破線Ｘ参照）。例えば、量子化器４０５への入力がＭの時、量子化器４０５の出力は１であり、このときの量子化誤差は０となる。同様に量子化器４０５への入力が２Ｍの時、量子化器４０５の出力は２であり、このときの量子化誤差は０となる。また、隣接する量子化値間の閾値レベルは量子化基準値に対して中間値としており、例えば、量子化値０と量子化値１の閾値はＭ／２となっている。

一般的にＤ／Ａ変換器においては、信号伝播経路において歪みが生じないことが望ましいが、実際には、局部Ｄ／Ａ変換回路あるいは局部Ｄ／Ａ変換回路の後段に接続されるアナログ回路において歪みが発生する。以下、局部Ｄ／Ａ変換回路４０７として、パルス幅変調回路を用いた場合に生じる歪みについて説明する。

パルス幅変調回路４０７は数ビットのデジタル信号をＨレベルとＬレベルの２値（１ビット）に変換する。２値化された信号は図７（ａ）に示すような信号であることが理想的であるが、実際はアナログ的な要因、例えば、配線のインピーダンス等の影響により、図７（ｂ）に示すような波形歪みが生じる。こういった波形歪みが発生することで、量子化器４０５の出力の各値に対するアナログ出力の特性は悪化する。すなわち、理想的なアナログ出力は、量子化器出力（パルス幅変調回路４０７への入力）に対して線形性を示す特性になるが、実際のアナログ出力は非線形な特性を示す。

この問題を解消するために、例えば、特許文献１に示すような信号増幅装置が提案されている。特許文献１によれば、パルス幅変調した信号と、パルス幅変調した信号を所定の大きさに増幅させた信号との間の立ち上がり差分および立ち下がり差分から、歪み量を算出し、その歪み量を量子化器出力から減算することで歪みの低減を図っている。
特開２００３−１１０３７６号公報

しかしながら、特許文献１の信号増幅装置は、レベル変換器等を要し、回路全体としての部品点数が多くなり、製造コストが増大したり、実装面積が増大したりするという課題を有していた。

さらに、歪み量が大きい場合はフィードバックループに加算される補正量が大きくなり発振する恐れがある。この発振を防ぐために歪み量が大きい場合を想定してデルタシグマ変調手段のゲインを下げた構成にすれば、ひずみ量が小さい場合に信号増幅率が小さくなるという課題を有していた。

本発明は、かかる課題を解決し、歪みが少なく且つ回路規模の増大を招かないで高い信号増幅率を実現するＤ／Ａ変換器を提供することを目的とする。

本発明に係るＤ／Ａ変換器は、デジタル信号を入力し、量子化基準値に基づき量子化する量子化器を含むデルタシグマ変調回路と、デルタシグマ変調回路の出力をアナログ信号に変換し出力する局部Ｄ／Ａ変換回路と、量子化器の量子化基準値を補正する制御回路とを備える。量子化基準値は、前記量子化器が出力し得る複数の離散的な出力値毎に設定される。制御回路は、デルタシグマ変調回路の後段に接続され、少なくとも局部Ｄ／Ａ変換回路を含む後段の回路において発生する歪みをキャンセルするように量子化基準値を補正する。

すなわち、量子化器の出力値Ｎに対応する量子化器の量子化基準値をＭとし、量子化器の出力値Ｎに対する理想的なアナログ出力信号値をＰとしたときに、アナログ出力信号値Ｐに対して実際のアナログ出力信号がＰ×αとなる場合に、この歪みの影響をキャンセルし、結果的に得られる実際のアナログ出力信号がＰとなるように、量子化基準値がＭ×αに補正される。

本発明のＤ／Ａ変換器によれば、レベル変換器などの追加の回路を要さず、量子化器の量子化基準値を制御回路により設定するだけで歪みの低減が図れることから、回路規模の増大化を抑制できるとともに、高い信号増幅率も確保できる。

以下、本発明に係るＤ／Ａ変換器の実施形態について添付の図面を参照しながら説明する。

図１は、本発明のＤ／Ａ変換器の一実施形態を示すブロック図である。Ｄ／Ａ変換器１００は、入力信号をデルタシグマ変調するデルタシグマ変調回路１０２と、デジタルシグマ変調回路１０２の量子化動作を制御する制御回路１０９と、デルタシグマ変調回路１０２の出力をＰＷＭ（Pulse Width Modulation）変調し、アナログ出力として出力する局部Ｄ／Ａ変換回路１０７とを備える。デジタルシグマ変調回路１０２は、加算器１０３と、積分器１０４と、量子化器１０５と、遅延器１０６とを備える。

デルタシグマ変調回路１０２は、入力信号として、語長の長い、例えば１６ビットのＰＣＭデータであるデジタル入力１０１を入力する。デルタシグマ変調回路１０２において、デジタル入力１０１は、加算器１０３によって遅延器１０６からの負帰還信号と加算され、その後、積分器１０４によって積分される。積分器１０４の出力は量子化器１０５に入力され、量子化器１０５によって再量子化される。量子化器１０５の出力は、局部Ｄ／Ａ変換回路１０７に入力される。局部Ｄ／Ａ変換回路１０７は量子化器１０５の出力をＰＷＭ変調し、アナログ出力１０８として出力する。

量子化器１０５について説明する。量子化器１０５は、入力したデジタル値（積分器１０４の出力）を、量子化基準値にしたがい、離散的な値をとる量子化値に変換して出力する。本例では、量子化器１０５は、１６ビットのデータを３ビットのデータに変換する再量子化を行う。量子化基準値は、各量子化値に対応して設定されている。量子化基準値は、量子化誤差がゼロで量子化されるときの量子化器１０５の入力値に等しい。なお、量子化器１０５の入力値と量子化基準値との誤差はフィードバックされ、次の周期のデジタル入力値１０１に加算され、量子化器１０５において、その誤差が加算されたデジタル入力値について再量子化が実行される。よって、この量子化基準値を変動させることで、量子化器１０５の入出力特性が変動する。

次に、本実施形態の量子化器１０５の量子化基準値の設定について説明する。量子化器１０５の量子化基準値は制御回路１０９により補正（調整）される。特に、本実施形態では、量子化器１０５の量子化基準値は、局部Ｄ／Ａ変換回路１０７およびその後段のアナログ回路で生じ得る歪みの特性を考慮して決定される。

本実施形態では、量子化器１０５は−２〜＋２の５段階の量子化値（量子化器１０５の出力）に再量子化する。量子化器１０５の量子化基準値は初期状態において図３Ａに示すように入出力特性が線形となるように設定されている。すなわち、量子化器１０５において、量子化値「１」に対する量子化基準値の初期値として「Ｍ」が、量子化値「２」に対する量子化基準値の初期値として「２Ｍ」が設定されている。量子化器１０５の量子化基準値が制御回路１０９によって補正された後、Ｄ／Ａ変換器１００は使用可能状態となる。以下、量子化基準値の補正について説明する。

図２は、局部Ｄ／Ａ変換回路１０７およびその後段のアナログ回路（図示せず）の入出力特性を示した図である。すなわち、図２から、局部Ｄ／Ａ変換回路１０７およびその後段のアナログ回路で生じ得る歪みの特性が理解できる。なお、同図においてシンボル「Ａ」は理想的なアナログ出力を示し、シンボル「Ｂ」は歪みを含んだ実際のアナログ出力を示す。同図に示すように、理想的な特性（破線Ｙ）は線形性を示す。例えば、量子化器１０５の出力値「１」に対応する理想的なアナログ出力値は「Ｐ」となるが、実際のアナログ出力は、理想的なアナログ出力値Ｐに対して小さな値である「Ｐ×α」となっている（αは１以下の正の数）。同様に、量子化器１０５の出力値「２」に対応する理想的なアナログ出力値は「２Ｐ」となるが、実際のアナログ出力は「２Ｐ×β」となっている（βは１以下の正の数）。

ここで、理想的な特性（破線Ｙ）にしたがった場合、アナログ出力値「Ｐ×α」に対応する量子化器の出力値は「α」となる。一方、図３Ａに示すように量子化器１０５の出力（量子化値）「１」に対する量子化基準値が「Ｍ」である場合、量子化値「α」に対応する量子化基準値は「Ｍ×α」となる。このことから、実際のアナログ出力値「Ｐ×α」は、量子化基準値をα倍した場合の理想的なアナログ出力値であると見なすことができる。すなわち、歪みにより実際のアナログ出力が理想的なアナログ出力に対してα倍される場合、量子化値「１」に対応する量子化基準値「Ｍ」をα倍して補正することで、量子化値は仮想的に１／α倍にされるが、その後、アナログ回路の歪みによりα倍されるため、最終的に歪がキャンセルされ得ることを示している。量子化値「２」についても同様に、理想的なアナログ出力「２Ｍ」に対して、実際のアナログ出力がβ倍されるとき、量子化値「２」に対応する量子化基準値を「２Ｍ×β」に設定することで歪みをキャンセルすることができる。このようにして、すべての量子化値に対応する実際のアナログ出力特性に基づき、各量子化値に対する量子化基準値を補正する。

図３Ｂに、制御回路１０９により、上記のようにして量子化基準値が補正された量子化器１０５の入出力特性を示す。同図において「●」は量子化基準値を示す。図３Ｂに示すように、量子化値「１」に対する量子化基準値は「Ｍ×α」に、量子化値「２」に対する量子化基準値は「２Ｍ×β」にそれぞれ補正される。その他の量子化基準値もアナログ回路の歪み特性を考慮して同様に補正される。図３Ｂにおいて、量子化器１０５の入力値が「Ｍ×α」の時、量子化器１０５の出力は「１」となる。このとき、量子化器１０５の入力値は量子化基準値「Ｍ×α」と等しいので量子化誤差は発生しない。また、図２を参照すると、量子化器出力値「１」は、実際のアナログ出力値「Ｐ×α」となるので、増幅率はＰ／Ｍ（＝（Ｐ×α）／（Ｍ×α））となる。同様に、図３Ｂにおいて、量子化器１０５の入力値が「２Ｍ×β」の時、量子化器１０５の出力は「２」となる。このとき、量子化器１０５の入力値は量子化基準値「２Ｍ×β」と等しいので量子化誤差は発生しない。また、図２を参照すると、量子化器出力値「２」は実際のアナログ出力値「２P×β」となるので増幅率はＰ／Ｍ（＝（２Ｐ×β）／（２Ｍ×β））となる。以上のように、常に増幅率は一定を示すことからアナログ出力は線形を示すこととなり、歪みが低減される。

なお、補正された量子化基準値に対してその補正量が大きくなった場合、すなわち、発生する量子化誤差が増大するよう補正された場合は、発振する可能性がある。そこで、発振を防止するため、制御回路１０９は、すべての補正後の量子化基準値に対して、さらに定数Ａ倍して補正してもよい。これにより、発振を抑制しつつ、高い増幅率を持つ量子化器１０５を実現できる。ここで定数Ａは、量子化基準値を補正する前の量子化誤差の最大値ｘと、量子化基準値を補正した後の量子化誤差の最大値ｙをもとにして、Ａ＝ｙ／ｘで算出される。但し、デルタシグマ変調回路の構成によってはこの限りではなく、別の適切な算出方法により決定してもよい。

また、それぞれ隣接する量子化値の閾値は、量子化誤差が一定量に抑えられるように、隣接する量子化基準値との中点が望ましい。しかしながら、デルタシグマ変調回路における帰還回路の特性に応じて適切な閾値を設定してもよい。

なお、このアナログ出力の歪み特性については、特性を測定する回路を別途追加することで算出してもよいが、あらかじめ測定器において特性を測定しておいてもよい。かかる構成によれば、制御回路１０９により、局部Ｄ／Ａ変換回路１０７およびその後段に接続された回路によって発生する歪みを、量子化器１０５においてあらかじめ補正するように量子化器１０５の量子化基準値を設定することにより、レベル変換器等の部品が不要となり、安価で歪みの低減することができる。

また、本実施の形態において、１次のデルタシグマ変調回路を用いたが、これに限定するわけではなく、２次以上のデルタシグマ変調回路を用いたとしてもよい。

また、本実施の形態において、局部Ｄ／Ａ変換回路１０７およびその後段のアナログ回路で生じ得る歪みの特性を考慮したが、局部Ｄ／Ａ変換回路１０７で生じ得る歪みの特性のみを考慮して量子化基準値を補正するようにしてもよい。

また、局部Ｄ／Ａ変換回路１０７は上述したＰＷＭ変調回路に限られない。図４に、本実施形態のＤ／Ａ変換器１００の後段に接続される局部Ｄ／Ａ変換回路の別の構成を示す。図４に示す局部Ｄ／Ａ変換回路１０７ｂは、デコーダ７０２と、パルス発生器７０３と、加算器７０４とを備える。デコーダ７０２は、Ｄ／Ａ変換器１００から量子化されたデジタル値７０１を入力し、デジタル値７０１をデコードし、２種類のデコード信号Ｓ１、Ｓ２を生成する。デコード信号Ｓ１、Ｓ２は例えば、デジタル値７０１の上位ビット、下位ビットをそれぞれデコードして生成する。パルス発生器７０３はデコード信号Ｓ１、Ｓ２のそれぞれに対応してＰＷＭ変調されたパルス信号Ｐ１、Ｐ２を生成する。パルス信号Ｐ１、Ｐ２の波高値は異ならせる。加算器７０４でパルス信号Ｐ１、Ｐ２を加算してアナログ出力７０５として出力する。図４に示す局部Ｄ／Ａ変換回路１０７ｂに対して入出力特性の歪みを測定し、その歪みをキャンセルするように量子化器１０５の量子化基準値を補正することで、局部Ｄ／Ａ変換回路１０７ｂにより生じる歪みをキャンセルできる。

本発明のＤ／Ａ変換器は、容易な回路構成で歪みの低減を可能とし、オーディオ機器等で使用されるＤ／Ａ変換に有用である。

本発明は、特定の実施形態について説明されてきたが、当業者にとっては他の多くの変形例、修正、他の利用が明らかである。それゆえ、本発明は、ここでの特定の開示に限定されず、添付の請求の範囲によってのみ限定され得る。なお、本出願は日本国特許出願、特願２００６−０３６２８４号（２００６年２月１４日提出）に関連し、それらの内容は引用することにより本文中に組み入れられる。

本発明によるＤ／Ａ変換器の構成を示す図 局部Ｄ／Ａ変換回路及びその後段のアナログ回路の入力と出力の特性を示す図 本発明による量子化基準値補正前の量子化器の入出力特性を示す図 本発明による量子化基準値補正後の量子化器の入出力特性を示す図 多段パルス信号を出力可能な局部Ｄ／Ａ変換回路の構成を示す図 従来のＤ／Ａ変換器の構成を示す図 従来の量子化器の入出力特性を示す図 局部Ｄ／Ａ変換回路の出力波形図

符号の説明

１０１ デジタル入力
１０２ デルタシグマ変調回路
１０３ 加算器
１０４ 積分器
１０５ 量子化器
１０６ 遅延器
１０７、１０７ｂ 局部Ｄ／Ａ変換回路
１０８ アナログ出力
１０９ 制御回路
４０１ デジタル入力
４０２ デルタシグマ変調回路
４０３ 加算器
４０４ 積分器
４０５ 量子化器
４０６ 遅延器
４０７ 局部Ｄ／Ａ変換回路

Claims (8)

1. デジタル信号を入力し、量子化基準値に基づき量子化する量子化器を含むデルタシグマ変調回路と、
   前記デルタシグマ変調回路の出力をアナログ信号に変換し出力する局部Ｄ／Ａ変換回路と、
   前記量子化器の量子化基準値を補正する制御回路とを備え、
   前記量子化基準値は、前記量子化器が出力し得る複数の離散的な出力値毎に設定され、
   前記制御回路は、前記デルタシグマ変調回路の後段に接続される回路において発生する歪みをキャンセルするように前記量子化器の量子化基準値を補正する、
   こと特徴とするＤ／Ａ変換器。
2. 前記制御回路は、前記後段に接続される回路による歪みにより、当該後段に接続される回路の出力が理想的な出力値に対してα倍されるときに、前記量子化器の量子化基準値をα倍することにより前記量子化基準値を補正する、請求項１に記載のＤ／Ａ変換器。
3. 前記制御回路は、量子化器の離散的な出力値のそれぞれに対応して設定される量子化器の入力値の範囲の閾値を、前記隣接する量子化基準値間の中間の値に設定する、請求項１に記載のＤ／Ａ変換器。
4. 前記制御回路は、補正後の量子化基準値に対してさらに定数Ａ倍する、請求項１に記載のＤ／Ａ変換器。
5. 前記定数Ａは、量子化基準値を補正する前の量子化誤差の最大値ｘと、量子化基準値を補正した後の量子化誤差の最大値ｙとに基づき、Ａ＝ｙ／ｘで算出される、請求項４に記載のＤ／Ａ変換器。
6. 前記デルタシグマ変調回路の後段に接続される回路は前記局部Ｄ／Ａ変換回路を含む、請求項１に記載のＤ／Ａ変換器。
7. 前記局部Ｄ／Ａ変換回路は、前記デルタシグマ変調回路からのデジタル出力に応じてパルス幅変調したパルス信号を生成するパルス幅変調回路である、請求項１に記載のＤ／Ａ変換器。
8. 前記局部Ｄ／Ａ変換回路は、前記デルタシグマ変調回路からのデジタル出力に応じてパルス幅変調された複数のパルス信号からなる多段パルス信号を生成するパルス幅変調回路である、請求項１に記載のＤ／Ａ変換器。

Images