CN107222216A - 采用自噪声耦合的二阶连续时间sd模数转换器 - Google Patents

采用自噪声耦合的二阶连续时间sd模数转换器 Download PDF

Info

Publication number
CN107222216A
CN107222216A CN201710413691.1A CN201710413691A CN107222216A CN 107222216 A CN107222216 A CN 107222216A CN 201710413691 A CN201710413691 A CN 201710413691A CN 107222216 A CN107222216 A CN 107222216A
Authority
CN
China
Prior art keywords
digital
loop
noise
bit part
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710413691.1A
Other languages
English (en)
Other versions
CN107222216B (zh
Inventor
邓建飞
严海月
曾铭
王宇涛
林福江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201710413691.1A priority Critical patent/CN107222216B/zh
Publication of CN107222216A publication Critical patent/CN107222216A/zh
Application granted granted Critical
Publication of CN107222216B publication Critical patent/CN107222216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种采用自噪声耦合的二阶连续时间SD模数转换器，输入的连续信号经过二阶滤波器环路输出低比特部分和高比特部分，高比特部分输入至二阶滤波器环路；低比特部分输入至自噪声耦合环路后分为两路，其中一路经过延迟单元后输入至数字减法电路，另一路直接输入至数字减法电路，这两路信号经过数字减法电路通过第一模数转换器返回至二阶滤波器环路中的第二级积分器；经过上述处理后的低比特部分经过数字噪声整形环路中的数字滤波器后，再通过数字噪声整形环路中数字加法器与高比特部分进行数字相加，得到离散的数字输出信号。该SD ADC降低了模拟滤波器与数字滤波器的不匹配所带来的噪声泄露，增强了噪声整形的效果，使得系统信噪比明显提升。

Description

采用自噪声耦合的二阶连续时间SD模数转换器
技术领域
本发明涉及混合信号集成电路设计技术领域，尤其涉及一种采用自噪声耦合的二阶连续时间SD模数转换器。
背景技术
随着语音控制、语音识别等技术的飞速发展，人们对音频信号处理工具的性能要求越来越高。在过去的几十年中，集成电路(IC)产业精确地按照著名的摩尔定律不断发展，每隔18个月，元件的集成度将会增加一倍，性能同时也增加一倍。
在集成电路中，模数转换器(ADC)是必不可少的一个模块，例如在音频信号处理系统中，SD模数转换器(Sigma-Delta ADC，ΣΔADC)将采集的音频信号转换成数字信号，从而进一步进行信号的传输与处理。为了获得比较好的音质，SD ADC转换时的量化噪声(Quantization Noise)是一个不可忽略的因素。量化噪声会降低音频信号的信噪失真比(signal-to-noise and distortion ratio，SNDR)，所以，一个性能较好的SD ADC需要尽可能地降低量化噪声的影响。
在传统的Leslie-Singh结构(如图1)SD ADC中，为了降低音频信号的带内噪声，通常采用过采样技术(OSR)和噪声整形技术(Noise Shaping)，但这两种技术都有着一定的瓶颈。首先，受时钟抖动影响，稳定的采样时钟频率不可能无限制地提高，再加上系统环路延时(Excess loop delay，ELD)的影响，导致OSR不可能无限制地提高。其次，噪声整形的效果与系统环路滤波器(Loop filter)的阶数成正相关，然而，当环路滤波器的阶数太高时，系统稳定性会急剧下降。而且，Leslie-Singh结构要求环路滤波器和数字滤波器有非常好的匹配性，否则会出现噪声泄露，也会影响系统的性能。所以，如何保证系统稳定性地前提下抑制噪声泄露，进一步提高系统的转换精度，一直是SD ADC设计的难点。
发明内容
本发明的目的是提供一种采用自噪声耦合的二阶连续时间SD模数转换器可以提高SDADC的转换精度，解决了量化器量化误差所带来的量化噪声对信号SNDR的影响和降低环路滤波器和数字滤波器的不匹配所带来的噪声泄露，从而使得音频系统的噪声性能以及其他性能得以提升。
本发明的目的是通过以下技术方案实现的：
一种采用自噪声耦合的二阶连续时间SD模数转换器，包括：二阶滤波器环路、数字噪声整形环路与自噪声耦合环路；
其中，所述自噪声耦合环路包括：第二数模转换器、延迟单元与数字减法电路；
输入的连续信号经过二阶滤波器环路输出低比特部分和高比特部分，其中的高比特部分输入至二阶滤波器环路；低比特部分输入至自噪声耦合环路后分为两路，其中一路经过延迟单元后输入至数字减法电路，另一路直接输入至数字减法电路，这两路信号经过数字减法电路通过第一模数转换器返回至二阶滤波器环路中的第二级积分器；
最终，经过上述处理后的低比特部分经过数字噪声整形环路中的数字滤波器后，再通过数字噪声整形环路中数字加法器与高比特部分进行数字相加，得到离散的数字输出信号。
所述二阶滤波器环路包括：
第一级积分器、第二级积分器、动态逻辑匹配电路、第一数模转换器以及多比特量化器；其中，
输入的连续信号依次通过第一级积分器与第二级积分器后输入至多比特量化器，从而被分成低比特部分和高比特部分，其中高比特部分依次经过动态逻辑匹配电路与第一数模转换器后分别输入至第一级积分器与第二级积分器。
还包括：前馈电路，其用于将输入的连续信号中的一部分直接送入第二级积分器。
由上述本发明提供的技术方案可以看出，采用了包含自噪声耦合电路的二阶连续时间SD ADC，降低了模拟滤波器与数字滤波器的不匹配所带来的噪声泄露，增强了噪声整形的效果，使得系统信噪比明显提升。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为本发明背景技术提供的传统Leslie-Singh结构的结构示意图；
图2为本发明实施例提供的采用自噪声耦合的二阶连续时间SD ADC的结构示意图；
图3为本发明实施例提供的传统SD ADC结构的线性模型示意图；
图4为本发明实施例提供的本发明SD ADC结构的线性模型示意图；
图5为本发明实施例提供的本发明SD ADC结构与传统SD ADC结构的性能对比曲线图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
图2为本发明实施例提供的采用自噪声耦合的二阶连续时间SD ADC的结构示意图。如图2所示，其主要包括：
二阶滤波器环路、数字噪声整形环路与自噪声耦合环路；
其中，所述自噪声耦合环路包括：第二数模转换器(DAC2)、延迟单元与数字减法电路；
输入的连续信号经过二阶滤波器环路后输出低比特部分(LSB(n))和高比特部分(MSB(n))，其中的高比特部分输入至二阶滤波器环路；低比特部分输入至自噪声耦合环路后分为两路，其中一路经过延迟单元后输入至数字减法电路，另一路直接输入至数字减法电路，这两路信号经过数字减法电路通过第一模数转换器返回至二阶滤波器环路中的第二级积分器；由于量化噪声基本在LSB(n)中，所以相当于将噪声耦合到了第二级积分器的输入端，即构成了自噪声耦合环路；
最终，经过上述处理后的低比特部分经过数字噪声整形环路中的数字滤波器后，再通过数字噪声整形环路中数字加法器与高比特部分进行数字相加，得到离散的数字输出信号。
本发明实施例中，数字噪声整形环路中的数字滤波器，即图2中的“(1-1/z)NTF(z)”部分，数字加法器，即图2输出信号Y(n)的部分。
本发明实施例中，所述二阶滤波器环路包括：第一级积分器(I1(s))、第二级积分器(I2(s))、动态逻辑匹配电路(DWA)、第一数模转换器(DAC1)以及多比特量化器Q(z)；其中，输入的连续信号依次通过第一级积分器与第二级积分器后输入至多比特量化器，从而被分成低比特部分和高比特部分，其中高比特部分依次经过动态逻辑匹配电路与第一数模转换器(DAC1)后分别输入至第一级积分器与第二级积分器。上述DWA能有效降低DAC1中由于器件加工误差引起的非线性，从而提高DAC1的精度，二阶滤波器环路能够将信号带内噪声推到高频，从而达到噪声整形的效果。
本发明实施例中，该SD ADC还包括：前馈电路，其用于将输入的连续信号中的一部分直接送入第二级积分器，用于减小第一级积分器的输出摆幅，降低系统功耗和放大器的设计难度。
上述方案中，二阶环路滤波器对噪声进行了整形，数字滤波器与环路滤波器相匹配，对没有经过环路滤波器的低比特(Least significant bit,LSB(n))部分进行整形，自噪声耦合环路将量化噪声送回积分器，对噪声进行高阶整形，进一步削弱带内噪声。
传统结构量化器噪声被直接输出，而本发明的结构中，量化器产生的噪声被重新送回的积分器，构成了一个新的滤波环路，噪声整形的效果更加明显，而且对噪声泄露有更好的抑制作用，所以噪声性能大大提高，而且，该结构没有增加环路滤波器的阶数，不会对系统的稳定性产生影响。需要说明的是，图2所示的结构中有a、b、c三个增益因子，a、b的取值需要结合系统环路延时，通过系统函数推导获得；此外，增益因子a、b还分别通过一模拟减法电路接相应的积分器。而增益因子c与LSB(n)延时τ存在固定对应关系c＝1/τ，需要综合考虑系统稳定性、DAC2的设计难度、噪声要求来确定参数c的取值。
下面将本发明提供的采用自噪声耦合的二阶连续时间Sigma-Delta ADC结构(简称本发明SD ADC结构)与传统的Leslie-Singh结构二阶连续时间Sigma-Delta ADC结构(简称传统SD ADC结构)进行比较。
如图1所示的传统的SD ADC结构中，环路滤波器的传递方程为：
LF(s)＝aI(s)+bI2(s)
连续系统的模型直接推导比较复杂，在使用不归零反馈(Non return-to-zero,NRZ)DAC的前提下，根据脉冲不变变换(Impulse-Invariant Transformation，IIT)，我们可以将连续系统的传递函数转换成离散时间的传递函数。
根据等效的环路滤波器，图1所示结构的线性模型如图3所示，其系统传递方程为：
MSB(n)＝STF(z)U(t)+NTF(z)E(z)-NTF(z)LSB(n)
其中MSB(n)、LSB(n)分别表示量化器数字输出的高位与低位，E(z)表示量化噪声，STF(z)表示低通信号传递函数，NTF(z)表示高通噪声传递函数。
当采用本发明图2所示的结构时，相应的线性模型如图4所示。因为加入了自耦合环路，LSB(n)被重新被送入第二级积分器，相当于噪声被再一次滤波，系统传递函数为：
MSB(n)＝STF(z)U(t)+NTF(z)E(z)-(1-z-1)NTF(z)LSB(n)；
传统结构LSB(n)的滤波函数为NTF(z)，而本发明中的结构使得该滤波函数变成(1-1/z)NTF(z)，(1-1/z)是一个一阶的高通滤波器，可以看到，滤波函数的阶数增高一阶，这使得量化噪声整形效果变得更好，而且对于噪声泄露有着更好的抑制作用，从而降低了对模拟滤波器和数字滤波器的匹配性要求，使得系统有更好的噪声性能。
如图5所示，为本发明SD ADC结构与传统SD ADC结构的对比，其中的实线曲线对应本发明提供的SD ADC结构，虚线曲线对应传统的SD ADC结构，很明显可以看出带内噪声性能有很大程度的提升。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (3)

1.一种采用自噪声耦合的二阶连续时间SD模数转换器，其特征在于，包括：二阶滤波器环路、数字噪声整形环路与自噪声耦合环路；
其中，所述自噪声耦合环路包括：第二数模转换器、延迟单元与数字减法电路；
输入的连续信号经过二阶滤波器环路输出低比特部分和高比特部分，其中的高比特部分输入至二阶滤波器环路；低比特部分输入至自噪声耦合环路后分为两路，其中一路经过延迟单元后输入至数字减法电路，另一路直接输入至数字减法电路，这两路信号经过数字减法电路通过第一模数转换器返回至二阶滤波器环路中的第二级积分器；
最终，经过上述处理后的低比特部分经过数字噪声整形环路中的数字滤波器后，再通过数字噪声整形环路中数字加法器与高比特部分进行数字相加，得到离散的数字输出信号。
2.根据权利要求1所述的一种采用自噪声耦合的二阶连续时间SD模数转换器，其特征在于，所述二阶滤波器环路包括：
第一级积分器、第二级积分器、动态逻辑匹配电路、第一数模转换器以及多比特量化器；其中，
输入的连续信号依次通过第一级积分器与第二级积分器后输入至多比特量化器，从而被分成低比特部分和高比特部分，其中高比特部分依次经过动态逻辑匹配电路与第一数模转换器后分别输入至第一级积分器与第二级积分器。
3.根据权利要求2所述的一种采用自噪声耦合的二阶连续时间SD模数转换器，其特征在于，还包括：前馈电路，其用于将输入的连续信号中的一部分直接送入第二级积分器。
CN201710413691.1A 2017-06-05 2017-06-05 采用自噪声耦合的二阶连续时间sd模数转换器 Active CN107222216B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710413691.1A CN107222216B (zh) 2017-06-05 2017-06-05 采用自噪声耦合的二阶连续时间sd模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710413691.1A CN107222216B (zh) 2017-06-05 2017-06-05 采用自噪声耦合的二阶连续时间sd模数转换器

Publications (2)

Publication Number Publication Date
CN107222216A true CN107222216A (zh) 2017-09-29
CN107222216B CN107222216B (zh) 2020-05-15

Family

ID=59947854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710413691.1A Active CN107222216B (zh) 2017-06-05 2017-06-05 采用自噪声耦合的二阶连续时间sd模数转换器

Country Status (1)

Country Link
CN (1) CN107222216B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560817A (zh) * 2018-11-30 2019-04-02 中国科学技术大学 一种模数转换器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110006937A1 (en) * 2009-07-09 2011-01-13 Stellamar Llc Delta-Sigma-Delta Modulator
CN102420614A (zh) * 2011-11-22 2012-04-18 北京大学 Sigma-Delta调制器及包含其的Sigma-Delta模数转换器
CN103067019A (zh) * 2012-12-12 2013-04-24 天津大学 单级二阶前馈Sigma-Delta调制方法及调制器
CN103762990A (zh) * 2014-01-13 2014-04-30 东南大学 一种噪声抑制能力增强的σδ调制器结构
CN103929184A (zh) * 2014-04-16 2014-07-16 中国科学技术大学 一种基于数字噪声耦合技术的δ-σ调制器
CN104980155A (zh) * 2014-04-07 2015-10-14 美国亚德诺半导体公司 多级δ-σ模数转换器中数模转换器误差反馈的抵消

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110006937A1 (en) * 2009-07-09 2011-01-13 Stellamar Llc Delta-Sigma-Delta Modulator
CN102420614A (zh) * 2011-11-22 2012-04-18 北京大学 Sigma-Delta调制器及包含其的Sigma-Delta模数转换器
CN103067019A (zh) * 2012-12-12 2013-04-24 天津大学 单级二阶前馈Sigma-Delta调制方法及调制器
CN103762990A (zh) * 2014-01-13 2014-04-30 东南大学 一种噪声抑制能力增强的σδ调制器结构
CN104980155A (zh) * 2014-04-07 2015-10-14 美国亚德诺半导体公司 多级δ-σ模数转换器中数模转换器误差反馈的抵消
CN103929184A (zh) * 2014-04-16 2014-07-16 中国科学技术大学 一种基于数字噪声耦合技术的δ-σ调制器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
柯强: "一种基于反相器的音频应用低功耗Sigma-Delta模数转换器", 《微电子学与计算机》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560817A (zh) * 2018-11-30 2019-04-02 中国科学技术大学 一种模数转换器

Also Published As

Publication number Publication date
CN107222216B (zh) 2020-05-15

Similar Documents

Publication Publication Date Title
US9065471B1 (en) Delta-sigma modulator
US8988260B2 (en) Method and circuit for continuous-time delta-sigma DAC with reduced noise
US9602126B2 (en) Sigma-delta analog-to-digital converter
US7525464B2 (en) Sigma-delta modulator with DAC resolution less than ADC resolution
US7948414B2 (en) Delta-sigma analog-to-digital conversion apparatus and method thereof
US10141948B2 (en) Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure
US7522079B1 (en) Sigma-delta modulator with DAC resolution less than ADC resolution and increased tolerance of non-ideal integrators
US8102292B1 (en) Analog-to-digital converter (ADC) having a successive-approximation register digital to-analog converter (SARDAC)
US7450047B1 (en) Sigma-delta modulator with DAC resolution less than ADC resolution and increased dynamic range
US20080100486A1 (en) Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modualtor
US7432841B1 (en) Delta-sigma analog-to-digital converter with pipelined multi-bit quantization
US7352311B2 (en) Continuous time noise shaping analog-to-digital converter
JPH0613908A (ja) 疑似マルチビット・シグマデルタａｄ変換器
JP3407871B2 (ja) アナログデジタル混在δς変調器
CN102725963B (zh) 一种多位δ-σ调制器
US9685976B2 (en) Methods and devices for modifying active paths in a K-delta-1-sigma modulator
US6940438B2 (en) Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator
CN114900189B (zh) 低噪声泄露的mashδς调制器
CN102882528B (zh) Sigma-delta调制器
TWI636670B (zh) Δ-σ調製器
CN111900992A (zh) 一种基于增量调制的模数转换器
EP2340613A1 (en) Sigma-delta modulator
CN107222216B (zh) 采用自噪声耦合的二阶连续时间sd模数转换器
CN113452369B (zh) 一种模数转换器及其数字校准方法
RoyChowdhury et al. Verilog modeling of 24 bit stereo DAC using multibit SDM

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant