CN109150187A - 一种基于多比特数字信号的数模转换电路 - Google Patents

一种基于多比特数字信号的数模转换电路 Download PDF

Info

Publication number
CN109150187A
CN109150187A CN201810870187.9A CN201810870187A CN109150187A CN 109150187 A CN109150187 A CN 109150187A CN 201810870187 A CN201810870187 A CN 201810870187A CN 109150187 A CN109150187 A CN 109150187A
Authority
CN
China
Prior art keywords
digital signal
signal
size
multiple bit
converting circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810870187.9A
Other languages
English (en)
Inventor
魏汇赞
薛文
陆锦辉
束锋
桂林卿
余海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Science and Technology
Original Assignee
Nanjing University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Science and Technology filed Critical Nanjing University of Science and Technology
Priority to CN201810870187.9A priority Critical patent/CN109150187A/zh
Publication of CN109150187A publication Critical patent/CN109150187A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/04—Differential modulation with several bits, e.g. differential pulse code modulation [DPCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种基于多比特数字信号的数模转换电路。该电路主要包含了单比特数字Sigma‑Delta调制器，半数字滤波器，有源低通滤波器和输出缓冲器。输入的多比特数字信号首先通过一个单比特Sigma‑Delta调制器转换为单比特数字信号。接着通过一个半数字滤波器将单比特数字信号转换为模拟信号。然后通过一个有源低通模拟滤波器对其进行滤波，有效滤除了高频噪声。最后通过一个缓冲器，提高了输出以及带负载的能力。本发明提出的数模转换电路相较于传统的基于开关电容滤波器的数模转换电路对电路中的时钟抖动更加不敏感，有效提高了信号的信噪比；另外整个电路的硬件实现所需的元器件较少，成本较低。

Description

一种基于多比特数字信号的数模转换电路
技术领域
本发明涉及信号处理领域，主要涉及及应用于多比特数字信号的数模转换。
背景技术
在数模转换领域中，目前数模转换器的主要结构有R-2R倒T型电阻网络数模转换、加权电阻网络数模转换、加权电流数模转换，Sigma-Delta数模转换等。其中由于Sigma-Delta数模转换器仅需要1比特量化，就能实现极高的信噪比，因此成为目前热门的研究方向。对于单比特Sigma-Delta数模转换器而言，其输出信号的时域波形在理想情况下是矩形脉冲信号，这意味着该信号的高频噪声能量是远大于基带内信号的能量，这种信号对后端模拟电路，特别是放大器的压摆率提出了极高要求，并且实际上目前现有放大器的压摆率是无论如何不能满足其要求的，这将不可避免的导致噪声的产生。另一方面，Sigma-Delta数模转换器的实际输出波形不可能完全理想，如输出脉冲可能具有非对称性，这将导致信号的谐波产生。因此其后端电路通常采用开关电容滤波器结构，这是因为开关电容结构的数模转换不在信号的上升和下降时刻进行采样，这就有效的避免了上述两个问题。
但是开关电容滤波器也有其自身的一些问题，首先该滤波器对时钟抖动极其敏感,因此为了达到较高的信噪比必须对时钟抖动加以控制。其次随着采样频率的增加，开关电容滤波器中所采用的电容的容值越来越小，这将使分布参数对电路的影响越来越大，这将限制Sigma-Delta数模转换器的过采样倍数，从而阻碍其性能的进一步提高。
发明内容
为了解决上述Sigma-Delta数模转换器存在的问题，本发明提供了一个种新的数模转换电路。该电路主要包含了：
单比特Sigma-Delta调制器，用于将多比特数字信号转换为单比特数字信号；
半数字滤波器，用于将单比特数字信号转换为模拟信号；
有源低通滤波器，用于滤除模拟信号的高频噪声；
缓冲器，用于提高带负载能力。
单比特Sigma-Delta调制器进一步包括：该调制器的结构是单环五阶积分器级联结构，主要由五个积分器和各个结构系数所组成。
半数字滤波器进一步包括：该滤波器主要由32个D触发器，32个反相器，电阻R1,R2,...,R66和一个运算放大器所构成。单比特数字信号首先通过32个D触发器得到32路不同的延时信号，该32路信号通过电阻R1,R2,...,R32实现模拟信号的累加，同时该32路信号通过32个反相器，再通过电阻R33,R34,...,R64实现模拟信号的累加，这就得到了两路差分信号。这两路差分信号最后通过一个由电阻R65,R66和运算放大器所构成的模拟减法电路就实现了双端转单端功能。
有源低通滤波器进一步包括：该滤波器为4阶模拟低通滤波器，主要由两个运算放大器和4个RC网络(R68,C3；R69,C2；R70,C5；R71,C4)所构成。
半数字滤波中的电阻电容进一步包括：R1,R2,...,R64大小为7.5kΩ，R65，R66大小为500Ω。
有源低通滤波器中的电阻电容进一步包括：电阻R68大小为100kΩ，R69大小为1.15kΩ，R70大小为750Ω，R81大小为825Ω，电容C2大小为1.5nf，C3大小为2.2nf，C4大小为470pf，C5大小为3.3nf。
本发明的有益效果是：由于采用了单环五阶积分器级联反馈式Sigma-Delta调制器，这就保证了多比特数字信号转换为单比特数字的时候，信号的精度几乎不会减小。另外通过测试发现，由于采用了半数字滤波器，该数模转换电路对时钟抖动的敏感性相较于传统的开关电容结构的数模转换电路更低。
附图说明
图1是本发明的数模转换电路结构图；
图2是本发明的Sigma-Delta调制器的结构图；
图3是调制器的信噪比测试图；
图4是本发明的半数字滤波器的结构图；
图5是本发明的后端电路的原理图；
图6是不同时钟抖动下的电路性能的测试图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
参照图1，该数模转换电路主要包含了数字单比特Sigma-Delta调制器，半数滤波器，有源低通滤波器和输出缓冲器。输入的多比特数字信号首先通过一个单比特Sigma-Delta调制器转换为单比特数字信号。接着通过一个半数字滤波器将单比特数字信号转换为模拟信号。然后通过一个有源低通模拟滤波器对其进行滤波，有效滤除了高频噪声。最后通过一个缓冲器，提高了输出以及带负载的能力。
Sigma-Delta调制器的作用是将多比特数字信号转换为单比特数字信号，而在这转换的过程中会出现新的量化噪声，并叠加到原信号中，造成基带内信号精度的损失。但是只要保证调制器的性能足够好，那么新产生的量化噪声可以忽略不计。本发明采用了五阶积分器级联反馈式调制器，其结构如图2所示。调制器的性能与其信号传递函数和噪声传递函数有关，通常信号传递函数在信号基带内的增益为1，这就输入信号通过该调制器不会发生失真。而噪声传递函数是一个高通函数，将量化噪声推向了高频处，使得基带内的量化噪声尽可能的小。因此噪声传递函数的设计显得尤为重要。为了保证调制器的稳定性，一般要求噪声传递函数的带外增益是小于1.5。另外，通过对噪声的零极点进行优化可有效提高其性能，将零点展开可以提高减少信号基带内的量化噪声，将极点移近零点，可减少其带外增益，提高稳定性。最后经过设计优化出来的噪声传递函数为：
调制器中的结构系数如下表1所示，由于其值是浮点数，因此需要对其进行定点化处理。小数定点化的乘法通过移位相加减来实现，同时采用正则有符号(canonical signeddigital,CSD)对其进行编码。
表1调制器结构系数的CSD编码
为了验证该调制器的性能用一幅度为0.5，频率为4134.375Hz，采样频率为22.5792MHz的正弦信号作为该调制器的输入。对调制器的输出信号加汉宁窗后作32768点快速傅里叶变化，得到如图3所示的调制器的测试图，在信号带宽20kHz内的噪声被抑制，大部分噪声被搬移到20kHz带宽之外，起到了良好的噪声整形效果，仿真的信噪比为208dB。
如图4所示就是32阶半数字滤波器的结构图，该滤波器的传递函数为：
H(z)＝h1z-1+h2z-2+…+h32z-32
其中h1,h2,...,h32为该滤波器的系数，是通过模拟的方式实现的，延时元素z-1,z-2,...,z-32是通过数字的方式，即移位寄存器实现的。滤波器的输入信号为数字单比特信号(0/1),该数字信号通过一个32位的移位寄存器，从而实现了从串行数据到并行数据输出的转换。真正的D/A转换是发生在移位寄存器之后的，移位寄存器的输出数据通过乘上一个模拟系数来产生不同延时的加权模拟信号。最后将这些模拟信号相加得到连续时间的输出信号。并且在本文中，出于硬件电路实现可靠性的考虑，令
hi＝1,i＝1,2,...,32
如图5所示就是后端模拟电路的原理图。其中半数字滤波器主要由32个D触发器，32个反相器，电阻R1,R2,...,R66和一个运算放大器所构成。单比特数字信号首先通过32个D触发器得到32路不同的延时信号，该32路信号通过电阻R1,R2,...,R32实现模拟信号的累加，同时该32路信号通过32个反相器，再通过电阻R33,R34,...,R64实现模拟信号的累加，这就得到了两路差分信号。这两路差分信号最后通过一个由电阻R65,R66和运算放大器所构成的模拟减法电路就实现了双端转单端功能。
有源低通滤波器进一步包括：该滤波器为4阶模拟低通滤波器，主要由两个运算放大器和4个RC网络(R68,C3；R69,C2；R70,C5；R71,C4)所构成。
如图6所示为在不同时钟抖动下的，在同一输入信号下的，传统的开关电容结构的数模转电路与本发明的数模转换电路的性能对比。从图中可以看出，在相同时钟抖动下，本发明的电路的性能是明显优于传统的开关电容结构的数模转换电路。

Claims (6)

1.一种基于多比特数字信号的数模转换电路，其特征在于包含以下电路：
单比特Sigma-Delta调制器，用于将多比特数字信号转换为单比特数字信号；
半数字滤波器，用于将单比特数字信号转换为模拟信号；
有源低通滤波器，用于滤除模拟信号的高频噪声；
缓冲器，用于提高带负载能力。
2.根据权利要求1所述的一种基于多比特数字信号的数模转换电路，所述的单比特Sigma-Delta调制器进一步包括：该调制器的结构是单环五阶积分器级联结构，主要由五个积分器和各个结构系数所组成。
3.根据权利要求1所述的一种基于多比特数字信号的数模转换电路，所述的半数字滤波器进一步包括：该滤波器主要由32个D触发器，32个反相器，电阻R1,R2,…,R66和一个运算放大器所构成。单比特数字信号首先通过32个D触发器得到32路不同的延时信号，该32路信号通过电阻R1,R2,...,R32实现模拟信号的累加，同时该32路信号通过32个反相器，再通过电阻R33,R34,...,R64实现模拟信号的累加，这就得到了两路差分信号。这两路差分信号最后通过一个由电阻R65,R66和运算放大器所构成的模拟减法电路就实现了双端转单端的功能。
4.根据权利要求1所述的一种基于多比特数字信号的数模转换电路，所述的有源低通滤波器进一步包括：该滤波器为4阶模拟低通滤波器，主要由两个运算放大器和4个RC网络(R68,C3；R69,C2；R70,C5；R71,C4)所构成。
5.根据权利要求3所述的一种基于多比特数字信号的数模转换电路，其特征在于，所述的半数字滤波中的电阻R1,R2,...,R64大小为7.5kΩ，R65，R66大小为500Ω。
6.根据权利要求4所述的一种基于多比特数字信号的数模转换电路，其特征在于，所述的有源低通滤波器中的电阻R68大小为100kΩ，R69大小为1.15kΩ，R70大小为750Ω，R81大小为825Ω，电容C2大小为1.5nf，C3大小为2.2nf，C4大小为470pf，C5大小为3.3nf。
CN201810870187.9A 2018-08-02 2018-08-02 一种基于多比特数字信号的数模转换电路 Pending CN109150187A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810870187.9A CN109150187A (zh) 2018-08-02 2018-08-02 一种基于多比特数字信号的数模转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810870187.9A CN109150187A (zh) 2018-08-02 2018-08-02 一种基于多比特数字信号的数模转换电路

Publications (1)

Publication Number Publication Date
CN109150187A true CN109150187A (zh) 2019-01-04

Family

ID=64798603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810870187.9A Pending CN109150187A (zh) 2018-08-02 2018-08-02 一种基于多比特数字信号的数模转换电路

Country Status (1)

Country Link
CN (1) CN109150187A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110378478A (zh) * 2019-08-30 2019-10-25 上海寒武纪信息科技有限公司 乘法器、数据处理方法、芯片及电子设备
CN110378477A (zh) * 2019-08-30 2019-10-25 上海寒武纪信息科技有限公司 乘法器、数据处理方法、芯片及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060333A (zh) * 2007-03-30 2007-10-24 清华大学 一种数模转换方法
CN101267208A (zh) * 2008-05-06 2008-09-17 无锡紫芯集成电路系统有限公司 一种模拟低通滤波器
CN103107813A (zh) * 2012-11-13 2013-05-15 长沙景嘉微电子股份有限公司 一种带Class-AB输出的音频DAC电路
US20160006451A1 (en) * 2014-02-11 2016-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stage digital-to-analog converter
US20170301360A1 (en) * 2016-04-14 2017-10-19 Cirrus Logic International Semiconductor Ltd. Magntiude compensation technique for processing single-bit wide data

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060333A (zh) * 2007-03-30 2007-10-24 清华大学 一种数模转换方法
CN101267208A (zh) * 2008-05-06 2008-09-17 无锡紫芯集成电路系统有限公司 一种模拟低通滤波器
CN103107813A (zh) * 2012-11-13 2013-05-15 长沙景嘉微电子股份有限公司 一种带Class-AB输出的音频DAC电路
US20160006451A1 (en) * 2014-02-11 2016-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stage digital-to-analog converter
US20170301360A1 (en) * 2016-04-14 2017-10-19 Cirrus Logic International Semiconductor Ltd. Magntiude compensation technique for processing single-bit wide data

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
魏汇赞 等: "一种基于DSD信号的数字升频算法的设计与实现", 《解放军理工大学学报(自然科学版)》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110378478A (zh) * 2019-08-30 2019-10-25 上海寒武纪信息科技有限公司 乘法器、数据处理方法、芯片及电子设备
CN110378477A (zh) * 2019-08-30 2019-10-25 上海寒武纪信息科技有限公司 乘法器、数据处理方法、芯片及电子设备
CN110378478B (zh) * 2019-08-30 2023-09-08 上海寒武纪信息科技有限公司 乘法器、数据处理方法、芯片及电子设备
CN110378477B (zh) * 2019-08-30 2023-09-08 上海寒武纪信息科技有限公司 乘法器、数据处理方法、芯片及电子设备

Similar Documents

Publication Publication Date Title
CN101675592B (zh) 改进a/d转换器和接收机的性能
Oliaei Sigma-delta modulator with spectrally shaped feedback
Goldberg et al. New high accuracy pulse width modulation based digital-to-analogue convertor/power amplifier
US20100219998A1 (en) Sigma-delta modulator with digitally filtered delay compensation
US5610606A (en) 1-bit D/A conversion circuit
US10171102B1 (en) Oversampled continuous-time pipeline ADC with voltage-mode summation
US6965339B2 (en) Method and system for analog to digital conversion using digital pulse width modulation (PWM)
CN1115922A (zh) 带通∑-△模/数转换器，使用方法及使用该转换器的接收机
KR20130142952A (ko) 오버샘플링된 데이터 컨버터를 초핑하는 시스템 및 방법
CN103944575A (zh) 过采样64倍有效位数为18位的σ-δ调制电路
US5544081A (en) Output filter for oversampling digital-to-analog converter
CN109655644B (zh) 一种降低任意波信号输出抖动的方法和装置
CN109150187A (zh) 一种基于多比特数字信号的数模转换电路
Przybysz et al. Two-loop modulator for sigma-delta analog to digital converter
CN111327316B (zh) 改善连续时间残余产生的模数转换器中阻塞信号公差的存根滤波器
CN108900202B (zh) 一种并行的频点灵活可调的∑-δ调制器及其工作方法
CN104348489A (zh) 前馈式三角积分调制器
TWI395413B (zh) 帶通三角積分調變器
Lancioni et al. Continuous time full-feedforward MASH 2-2 architecture for sigma-delta modulators
US7224757B2 (en) Method and apparatus for improving the performance of delta-sigma modulators
TWI842380B (zh) 類比信號同步及還原電路
Pelgrom Time-Discrete Σ Δ Modulation
Podsiadlik et al. Analysis of 3-level bandpass sigma-delta modulators with 2-level output
Pelgrom Time-Continuous Σ Δ Modulation
Tariq et al. Design of a Continuous-Time Loop Filter for ΔΣ Modulators with Excess Loop Delay

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190104

WD01 Invention patent application deemed withdrawn after publication