TWI574502B - 具有用於動態地調整迴路濾波器係數之跨導器網路的三角積分調變器 - Google Patents

具有用於動態地調整迴路濾波器係數之跨導器網路的三角積分調變器 Download PDF

Info

Publication number
TWI574502B
TWI574502B TW104135208A TW104135208A TWI574502B TW I574502 B TWI574502 B TW I574502B TW 104135208 A TW104135208 A TW 104135208A TW 104135208 A TW104135208 A TW 104135208A TW I574502 B TWI574502 B TW I574502B
Authority
TW
Taiwan
Prior art keywords
signal
loop filter
delta
transconductor
current
Prior art date
Application number
TW104135208A
Other languages
English (en)
Other versions
TW201618456A (zh
Inventor
凱斯 歐多納古
李宏星
尼爾 凱文 卡尼
Original Assignee
亞德諾半導體環球公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 亞德諾半導體環球公司 filed Critical 亞德諾半導體環球公司
Publication of TW201618456A publication Critical patent/TW201618456A/zh
Application granted granted Critical
Publication of TWI574502B publication Critical patent/TWI574502B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H03M3/396—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation among different frequency bands
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

具有用於動態地調整迴路濾波器係數之跨導器網路的三角積分調變器
本發明係關於三角積分(Delta-Sigma)調變器，更詳而言之，特指一種用於動態調整迴路濾波器係數之Delta-Sigma調變器。
Delta-Sigma(△Σ)調變器係為一回饋系統，其可達成高解析度之數位訊號，Delta-Sigma調變器已廣泛用於電子電路領域，包括但不限於類比至數位轉換器(ADCs)、數位至類比轉換器(DACs)、頻率合成器以及其他電子電路。Delta-Sigma調變器常設置以調整迴路濾波器係數，舉例而言，設置以控制量化雜訊之頻率分布、設置以將各種量化雜訊調整(轉移)至更高以及/或更低頻率，以達成一幾乎無雜訊之區域。雖然已知用於調整迴路濾波器係數之Delta-Sigma調變器已發展至足以符合該種使用目的之階段，但目前仍有諸多改善空間。
動態可調整跨導器網路係可結合各種方法，設置以動態調整於此所揭露之互導作用。一動態可調整跨導器之實施例可具有一電壓至電流轉換器級，設置以根據一電壓訊號產生一電流訊號；以及一電流定標級， 設置以利用一定標係數對該電流訊號進行定標，以達成一特定互導作用。電流定標級包括一粗調整機構，其搭配粗調整步驟，以及一細調整機構，其搭配一細調整步驟，其中定標因數為粗調整步驟與細調整步驟之比率。電壓至電流轉換器級可具有一電阻陣列，其電阻值為固定。粗調整機構可具有一粗調整電阻陣列，其具有粗調整電晶體，設置以選擇性接通或遮斷粗調整電晶體陣列，以完成粗調整步驟。細調整機構可具有一細調整電晶體陣列，其具有細調整電晶體，設置以選擇性接通或遮斷細調整電晶體陣列，以完成細調整步驟。於不同實施狀態中，電晶體被設置以接收至少二輸入訊號，其中電壓至電流轉換器級可設定該至少二輸入訊號之一電流比率。
於不同實施狀態中，跨導器進一步具有自電流定標級至電壓至電流轉換器級之一回饋通道，其中回饋通道係設置以維持低阻抗。回饋通道可包含一電晶體，其具有與電壓至電流轉換器級耦合之一源極，以及與電流定標級耦合之一汲極。於不同實施狀態中，電流定標級包含一粗調整電晶體陣列，其具有至少一粗調整電晶體，各粗調整電晶體具有透過一開關與跨導器輸出端耦合之一源極、與接地線耦合之一汲極，以及與電晶體汲極耦合之一閘極。於不同實施狀態中，一細調整電晶體陣列具有至少一細調整電晶體，各細調整電晶體具有透過一開關與電壓至電流轉換級耦合之一源極、與接地線耦合之一汲極，以及與電晶體汲極耦合之一閘極。
Delta-Sigma調變器可實施該跨導器，以利用動態調整互轉作用而產生迴路濾波器係數，藉以達成一特定電阻。於不同實施狀態中，於此所述之Delta-Sigma調變器可動態調整迴路濾波器係數，以設置陷波頻 率。Delta-Sigma調變器可搭配實施一數位濾波器/降頻濾波器，以形成一Delta-Sigma類比至數位轉換器。Delta-Sigma調變器之一實施例包含一迴路濾波器，其根據一類比輸出訊號之一回饋類比訊號，以及一迴路濾波器係數而產生一迴路濾波類比訊號；一量化器與該迴路濾波器耦合，其中量化器係設置以根據迴路濾波類比訊號產生一數位訊號；於此所述之一跨導器係與迴路濾波器耦合，其中跨導器係設置以藉由動態調整互導作設置以產生該迴路濾波器係數，藉以達成一特定電阻；以及一數位至類比轉換器，其與量化器以及迴路濾波器耦合，該類比至數位轉換器係用根據該數位訊號產生該回饋類比訊號。於不同實施狀態中，粗調整步驟設定一電阻次波段，其包含設置以設定該迴路濾波器係數之特定電阻，且細調整步驟設定介於該電阻次波段中之特定電阻。於不同實施狀態中，跨導器係設置以根據接收字迴路濾波器之至少二輸入訊號產生迴路濾波器係數，其中電壓至電流轉換器級設定該至少二輸入訊號之一電流比率。於不同實施狀態中，類比輸入訊號係搭配一中間頻率(IF)，且跨導器係設置以產生一迴路濾波器係數，其以一雜訊轉移函數設置約為該中間頻率之一陷波頻率。於不同實施狀態中，跨導器形成一回饋通道，其係設置以模擬由該迴路濾波器之一N階積分器所產生一經積分之差分訊號。
於不同實施狀態中，迴路濾波器包含設置以根據該類比輸出訊號、回饋類比訊號以及迴路濾波器係數產生一差分訊號之一第一加法器；一第一積分器，其與第一加法器耦合，其中第一積分器係設置以根據差分訊號產生一第一積分差分訊號；一第二積分器，其與第一積分器耦合，其中第二積分器係設置以根據第一積分差分訊號產生一第二積分差分訊 號；以及一第二加法器，其與第二積分器耦合，其中第二加法器係設置以根據第二積分差分訊號產生迴路濾波類比訊號。跨導器係可設置以根據第一積分差分訊號以及接收自迴路濾波器之迴路濾波類比訊號產生迴路濾波器係數。第二積分器可包含一前饋增益通道，其設置以產生一積分增益訊號，其中第二加法器係設置以根據積分增益訊號產生迴路濾波類比訊號。
一方法可包含下列步驟：動態調整一互導作用以達成一特定電阻，藉以對該Delta-Sigma調變器之迴路濾波器設置一迴路濾波器係數；根據一類比訊號、一回饋類比訊號以及該迴路濾波器係數產生一迴路濾波類比訊號；以及根據該迴路濾波類比訊號產生一數位訊號。動態調整該互導作用可包含根據接收自該迴路濾波器之一輸入訊號產生一電流訊號，以及藉由設定一定標係數之一粗調整步驟及一細調整步驟，對該電流訊號進行定標，以達成一特定電阻，其中該定標係數係為粗調整步驟與細調整步驟之比率。於不同實施例中，該類比訊號係搭配一中間頻率(IF)，且該方法包含設置該迴路濾波器係數以設置約為該中間頻率之該Delta-Sigma調變器陷波頻率。該方法可進一步包含選擇性接通或遮斷一電晶體陣列之至少一電晶體，以設定該粗調整步驟及細調整步驟。
10‧‧‧資料取得系統
15‧‧‧輸入訊號
20‧‧‧感測電路件
25‧‧‧類比訊號
30‧‧‧訊號調整電路件
35‧‧‧經調整類比訊號
40‧‧‧類比至數位轉換器電路件
45‧‧‧數位訊號
50‧‧‧數位訊號處理器電路件
60‧‧‧Delta-Sigma調變器
70‧‧‧數位濾波器/降頻濾波器
100‧‧‧Delta-Sigma調變器
102‧‧‧輸入訊號
104‧‧‧輸出訊號
106‧‧‧回饋訊號
110‧‧‧加法器
112‧‧‧積分器
114‧‧‧積分器
116‧‧‧加法器
118‧‧‧量化器
120‧‧‧數位至類比轉換器
122‧‧‧差分訊號
124‧‧‧差分訊號
126‧‧‧差分訊號
128‧‧‧前饋增益通道
130‧‧‧增益訊號
132‧‧‧差分訊號
134‧‧‧可操作放大器
136‧‧‧接地節點
138‧‧‧電容回饋
140‧‧‧電阻/電容配對
150‧‧‧回饋通道
152‧‧‧節點
200‧‧‧Delta-Sigma調變器
210‧‧‧回饋通道
212‧‧‧加法器
213‧‧‧節點
214‧‧‧節點
216‧‧‧回饋部
218‧‧‧節點
220‧‧‧回饋部
300‧‧‧Delta-Sigma調變器
310‧‧‧回饋通道
320‧‧‧回饋電阻部
330‧‧‧回饋電阻部
332‧‧‧回饋電阻部
400‧‧‧Delta-Sigma調變器
410‧‧‧回饋通道
420‧‧‧跨導器網路
422‧‧‧回饋部
424‧‧‧回饋部
500‧‧‧跨導器網路
510‧‧‧電壓至電流轉換器級
520‧‧‧電流定標級
522‧‧‧回饋通道
524‧‧‧回饋通道
530‧‧‧電阻陣列
540‧‧‧粗調整機構
550‧‧‧細調整機構
570‧‧‧電晶體陣列
580‧‧‧電晶體陣列
590‧‧‧接地節點
600‧‧‧方法
610‧‧‧步驟
620‧‧‧步驟
630‧‧‧步驟
C‧‧‧電容
CFB‧‧‧回饋電容
GAIN‧‧‧前饋增益係數
-GAIN‧‧‧負回饋增益係數
-g‧‧‧回饋係數
g‧‧‧回饋係數
in1‧‧‧輸入端
ip1‧‧‧輸入端
in2‧‧‧輸入端
ip2‧‧‧輸入端
iR1‧‧‧電流訊號
iR2‧‧‧電流訊號
iR3‧‧‧電流訊號
iR4‧‧‧電流訊號
Ioutp‧‧‧電流訊號
Ioutn‧‧‧電流訊號
ISoutp‧‧‧定標電流訊號
ISoutn‧‧‧定標電流訊號
M1‧‧‧電晶體
M1‧‧‧電晶體
Mm‧‧‧電晶體
M‧‧‧粗調整步驟
N‧‧‧細調整步驟
outn‧‧‧輸出端
outp‧‧‧輸出端
QM‧‧‧電晶體陣列
QN‧‧‧電晶體陣列
Rnotch‧‧‧等效電阻
q1‧‧‧節點
q2‧‧‧節點
Q1‧‧‧電晶體
Q2‧‧‧電晶體
R‧‧‧電阻
R1‧‧‧電阻
R2‧‧‧電阻
R3‧‧‧電阻
R4‧‧‧電阻
RFB2‧‧‧回饋電阻
RFB2‧‧‧回饋電阻
r1‧‧‧節點
r2‧‧‧節點
S1‧‧‧開關
S2‧‧‧開關
Sm‧‧‧開關
VBIAS‧‧‧偏壓源極
X1‧‧‧類比積分差分訊號
X2‧‧‧類比積分差分訊號
XIN‧‧‧類比輸入訊號
XFB‧‧‧類比回饋訊號
XDIFF‧‧‧類比差分訊號
Y1‧‧‧類比積分增益訊號
Y‧‧‧類比訊號
Z‧‧‧數位訊號
將本發明之說明書搭配圖式可對本發明標的或得最透徹之解讀。須注意者在於，為符合業界之施用標準，諸多技術特徵並未繪於圖式中，僅用於解釋說明用途，為達成明確論述之目的，該等諸多技術特徵面向可於說明中有所增減。
圖1係為本發明所揭露資料取得系統實施例之一方塊示意圖。
圖2係為本發明所揭露Delta-Sigma調變器實施例之電路示意圖。
圖3係為本發明所揭露一積分器之電路示意圖，可實施於圖2所示Delta-Sigma調變器中。
圖4係為本發明所揭露Delta-Sigma調變器另一實施例之電路示意圖。
圖5係為本發明所揭露Delta-Sigma調變器另一實施例之電路示意圖。
圖6係為本發明所揭露Delta-Sigma調變器另一實施例之電路示意圖。
圖7係為本發明所揭露一跨導器網路實施例之電路示意圖，其可實施於一Delta-Sigma調變器中，例如圖6所示之Delta-Sigma調變器。
圖8A及圖8B係為本發明所揭露電晶體陣列實施例之電路示意圖，其可實施於一跨導器網路中，例如圖7所示之跨導器網路。
圖9係為本發明所揭露之方法流程圖，其可藉由本發明所揭露之Delta-Sigma調變器實施。
一Delta-Sigma(△Σ)調變器係為一回饋系統，其可達成高解析度之數位訊號，Delta-Sigma調變器已廣泛用於電子電路領域，包括但不限於類比至數位轉換器(ADCs)、數位至類比轉換器(DACs)、頻率合成器以及其他電子電路。圖1係為一資料取得系統10之實施例方塊示意圖，其可根據本發明所揭露之內容實施為一Delta-Sigma調變器。資料取得系統10係為一電子裝置(包含一電子電路以及/或至少一元件)，其係設置以將訊號(例如類比訊號)轉換為一可用格式。於不同實施例中，資料取得系統l0將物理狀態轉換為數位格式，可用於儲存以及/或分析。為簡單且清楚了解本發明之進步性，圖1係經簡略繪製，資料取得系統10可額外增加其他技 術特徵，於資料取得系統10之其他實施例中，某些所述技術特徵可加以替換或刪減。
如圖1所示，資料取得系統10包含一輸入訊號15，其代表一物理量值，例如溫度、壓力、速率、流動率、位置或其他物理量值或其結合。一感測電路件20接收輸入訊號20並將物理量值(由輸入訊號15代表)轉換為一電子訊號，例如一類比訊號25。類比訊號25係可為一電壓或電流所代表之物理量值(由輸入訊號15代表)。一訊號調整電路件30接收並調整介於一類比至數位轉換器(ADC)之一可接受波段中之類比訊號25，並提供經調整類比訊號35。類比至數位轉換器電路件40可具有一類比至數位轉換器，使該訊號調整電路件30成為感測電路件20以及類比至數位轉換器電路件40之間之一介面，用以於類比至數位轉換器電路件將類比訊號數位化之前調整類比訊號25(並藉此提供經調整類比訊號35)。訊號調整電路件30可對於該類比訊號25放大、弱化、過濾，以及/或進行實施其他調整函數。類比至數位轉換器電路件40接收並轉換經調整類比訊號35為一數位格式，並提供數位訊號45。該數位訊號45代表感測器透過輸入訊號15所接收之物理量值，一數位訊號處理器(DSP)電路件50可接收並處理數位訊號45。
於不同實施狀態中，類比至數位轉換器電路件40包含一Delta-Sigma類比至數位轉換器，其可利用一回饋技術產生一數位訊號，其中Delta-Sigma類比至數位轉換器可超取樣其輸入訊號(於此即為經調整類比訊號35)並進行雜訊調整，以達成一高解析度數位訊號(於此即為數位訊號45)。Delta-Sigma類比至數位轉換器可包含一Delta-Sigma調變器60以 及一數位濾波器/降頻濾波器70。Delta-Sigma調變器60可利用超取樣(舉例而言，取樣率高於奈奎斯取樣率(Nyquist rate))以及濾波作用，以產生一數位訊號，其代表Delta-Sigma類比至數位轉換器所接收之輸入訊號(例如經調整類比訊號35)。於不同實施狀態中，Delta-Sigma類比至數位轉換器測量介於經調整類比訊號35以及一回饋訊號間之差分，例如由Delta-Sigma調變器60所提供者。數位濾波器/降頻濾波器70可弱化該數位訊號之雜訊以及/或降低一資料速率(舉例而言，降至奈奎斯取樣率)，以提供數位訊號45。數位濾波器/降頻濾波器70可包含一數位率波器、一降頻率波器或兩者皆具。數位率波器可弱化接收自Delta-Sigma調變器60之數位訊號，且該降頻率波器可降低接收自Delta-Sigma調變器60之數位訊號取樣率。
圖2係為本發明所揭露Delta-Sigma調變器100經簡化後之一電路示意圖。Delta-Sigma調變器100係為一電子裝置(包括一電子電路以及/或至少一元件)，其設置以將一輸入訊號102，例如一類比訊號，轉換為一輸出訊號104，例如一數位訊號。於不同實施狀態中，Delta-Sigma調變器100係為一連續時間Delta-Sigma調變器。為簡單且清楚了解本發明之進步性，圖2經簡略繪製，Delta-Sigma調變器100可額外增加其他技術特徵，於Delta-Sigma調變器100之其他實施例中，某些所述技術特徵可加以替換或刪減。
為便於探討，於所示實施例中，Delta-Sigma調變器100代表一二階Delta-Sigma調變器，然而，此處所探討關於本發明之揭露內容，係可適用於各階Delta-Sigma調變器。Delta-Sigma調變器100包含一前饋通道，用以對輸入訊號102進行超取樣及雜訊調整(例如一類比輸出訊號XIN)以 產生輸出訊號104(例如一數位訊號Z)。於輸入訊號102轉換為輸出訊號104時，於輸入訊號102以及輸出訊號104間，會產生量化誤差(亦可為量化雜訊)，為將量化誤差降至最小，Delta-Sigma調變器100可包含一回饋通道，以提供一回饋訊號106(例如一類比回饋訊號XFB)至該前饋通道。回饋訊號106可協助將任何量化誤差推至零，以確保輸出訊號104之平均值係實質上等同於輸入訊號102之平均值。於所示實施例中，前饋通道可包含一加法器110、一積分器112、一積分器114、一加法器116以及一量化器118；且前饋通道可具有一數位至類比轉換器(DAC)120，其可將輸出訊號104(數位訊號Z)轉換為回饋訊號106(類比回饋訊號XFB)。於不同實施狀態中，加法器110、積分器112、積分器114以及加法器116可形成一迴路濾波器，其可設置以將一特定頻率波段(一頻率波段)傳送至量化器118，同時避免將位於該特定頻率波段外之其他頻率傳送至量化器118。如下所探討，該迴路濾波器係設置以使訊噪比最佳化，舉例而言，控制一量化雜訊之頻率分布。於不同實施狀態中，該迴路濾波器可將任何量化雜訊調整(移動)至更高以及/或更低頻率，以於該率波頻率波段中達成一幾乎無雜訊之區域。於不同實施狀態中，該迴路濾波器係設置為一低通濾波器、一帶通濾波器、一高通濾波器或其組合。
於操作中，加法器110結合輸入訊號102(類比輸入訊號XIN)與回饋訊號106(類比回饋訊號XFB)，以產生一差分(誤差)訊號122(例如一類比差分訊號XDIFF)，其代表輸入訊號102以及回饋訊號106間之一差分(或誤差)。積分器112並計算差分訊號122之積分，以產生一積分差分訊號124(例如一類比積分差分訊號X1)，其並進一步由積分器114計算積 分，以產生一積分差分訊號126(例如一類比積分差分訊號X2)。於所示實施例中，積分器114具有一搭配前饋增益通道128，其可根據一前饋增益係數GAIN產生一積分增益訊號130(例如一類比積分增益訊號Y1)。加法器116結合積分差分訊號126(類比積分差分訊號X2)以及積分增益訊號130(類比積分增益訊號Y1)，以產生一積分差分訊號132(例如一類比訊號Y)，以藉由量化器118進行數位化，其中量化器118將積分差分訊號132(類比訊號Y)轉換為輸出訊號104(數位訊號Z)。於不同實施狀態中，量化器118可比對一參考電壓以及積分差分訊號132(類比訊號Y)之關聯電壓，以根據比對結果產生一「高」或一「低」輸出，例如一數字1或一數字0。
圖3係為精簡繪製之電路示意圖，說明本發明所揭露可實施於Delta-Sigma調變器中之積分器實施例，例如將積分器114實施於圖2所示Delta-Sigma調變器100之中。如圖3所示，積分器係設置為一RC積分器。積分器114包含一可操作放大器134，其具有一反相輸入端(標示為「-」)以及一非反向輸入端(標示為「+」)。於不同實施狀態中，接地節點136係與可操作放大器134之非反相輸入端耦合，而一電容回饋138係與可操作放大器134之反相輸入端及輸出端耦合。舉例而言，一回饋電容CFB係耦合於可操作放大器134之反相輸入端及輸出端。積分器114進一步包含一電阻/電容配對140，例如一電阻R並聯耦合於一電容C。於不同實施狀態中，前饋增益通道128可包括電容C及回饋電容CFB，以根據前饋增益係數GAIN產生積分增益訊號130。於不同實施狀態中，前饋增益係數GAIN可對積分差分訊號124(類比積分差分訊號X1)提供約1.5之增益，藉此產生 經積分增益訊號130(類比經積分增益訊號Y1，當中Y1=GAIN * X1)。積分器114提供積分差分訊號126(類比積分差分訊號X2)以及經積分增益訊號130(類比經積分增益訊號Y1)至加法器116，使其產生用於數位化之積分差分訊號132(類比訊號Y)。圖3經簡略繪製，積分器114可額外增加其他技術特徵，於積分器114之其他實施例中，某些所述技術特徵可加以替換或刪減。
再如圖2所示，正如上所述，Delta-Sigma調變器100(於此為加法器110、積分器112、積分器114以及加法器116)之迴路濾波器藉由控制(調整)量化雜訊之頻率分布，以使訊噪比(SNR)最佳化，其可藉由一雜訊轉移函數(NTF)進行模型化。舉例而言，迴路濾波器可調整與Delta-Sigma調變器100相關聯之一雜訊轉移函數，以將量化雜訊提升至更高頻率，其中一陷波頻率設置會受迴路濾波器所拒絕之一頻率(或頻率波段)。於不同實施例中，該陷波頻率可定義雜訊轉移函數零點(濾波器極點)之一位置，其可辨識用以濾波該量化雜訊之一頻率波段。一般對二階低帶通Delta-Sigma調變器而言，將雜訊轉移函數設置於0.57之目標頻率帶寬，將使噪訊比(SNR)最大化。然而，對中間頻率(IF)訊號而言，通常會將噪訊比零點設置於中間頻率上，以使噪訊比最大化。舉例而言，當實施於一射頻(RF)應用裝置時，Delta-Sigma調變器100可接收射頻(RF)訊號(亦指如中間訊號)，於此類應用中，Delta-Sigma調變器100可設置以調整該陷波頻率，將雜訊轉移函數零點設置於與輸入訊號102相關聯之中間訊號，舉例而言，迴路濾波器可包含一回饋通道150，其自與積分器114(其接收積分差分訊號126(類比積分差分訊號X2))之一輸出端耦合之一節點 152至加法器110間形成一外部迴路，其可結合輸入訊號102(類比輸入訊號XIN)、回饋訊號(類比回饋訊號XFB)以及積分差分訊號(類比積分差分訊號X2)。回饋通道150具有一關聯之回饋係數-g，其控制一雜訊轉移函數零點於該雜訊轉移函數中之位置，藉以使訊噪比最大化。舉例而言，回饋係數-g於迴路濾波器中產生一陷波，其可經調整(以程式計算)至理想位置，以符合容置輸入訊號102之一改變頻率。於不同實施狀態中，Delta-Sigma調變器100可藉由改變回饋係數-g，將雜訊轉移函數零點移動置一非DC位置，須注意當回饋係數-g等於零時，雜訊轉移函數之零點係位於DC位置。於實際應用中，節點152通常為不可存取，故回饋通道150並無法輕易實現，以至於積分差分訊號126(類比積分差分訊號X2)並非隨時可存取。下述內容提出多種Delta-Sigma調變器之設置方式，藉由利用隨時可用之存取訊號，被動模擬積分差分訊號126(類比積分差分訊號X2)，藉以有利於調整(包含調整以及/或以程式計算)Delta-Sigma調變器之陷波頻率。雖然下述Delta-Sigma調變器設置係用以設置陷波頻率，但本發明揭露內容亦指出，Delta-Sigma調變器施設置方式搭配於此所述之技術，可實施於Delta-Sigma調變器中，以根據不同用途動態調整迴路濾波器係數，並非僅限於設置陷波頻率之技術。
圖4係為本發明所揭露Delta-Sigma調變器另一實施例之精簡繪製電路示意圖。Delta-Sigma調變器200係為一電子裝置(包含一電子電路以及/或至少一元件)，其設置以將輸入訊號102(類比訊號XIN)轉換為輸出訊號104(數位訊號Z)。於不同實施狀態中，Delta-Sigma調變器200係為一連續時間Delta-Sigma調變器。圖4所示之實施例係類似於圖2所示 實施例，故，為求清晰簡潔，圖2中及圖4中所示之近似特徵皆以相同標號表示。為簡單且清楚了解本發明之進步性，圖4係經簡略繪製，Delta-Sigma調變器200可額外增加其他技術特徵，於Delta-Sigma調變器200之其他實施例中，某些所述技術特徵可加以替換或刪減。
如圖4所示，為調整一陷波頻率，迴路濾波器可包含一回饋通道210，其具有相關聯之回饋係數-g，藉以控制雜訊轉移函數零點於雜訊轉移函數中之一位置，藉此使Delta-Sigma調變器200之訊噪比最大化。與Delta-Sigma調變器100之回饋通道150不同，回饋通道210利用可存取訊號模擬積分差分訊號126(類比經積分差分詗號X2)。舉例而言，對於將積分差分訊號126(類比經積分訊號X2)以及經積分增益訊號130(類比經積分增益訊號Y1)結合後之積分差分訊號132進行計算，積分差分訊號132(類比訊號Y)可表示為：Y=X2+Y1=X2+(GAIN * X1)
且，於覆寫時，積分差分訊號126(類比經積分訊號X2)係可表示為：X2=Y-Y1=Y-(GAIN * X1)
回饋通道210可包含一加法器212，其耦合於一節點214以形成一回饋部216，加法器亦耦合於一節點218，以形成一回饋部220，其中回饋部216係設置以提供積分差分訊號132(類比訊號Y)至加法器212，且回饋部220係設置以提供經積分增益訊號130(類比經積分增益訊號Y1)之一代表訊號。於所示實施例中，回饋部220可根據一負回饋增益係數-GAIN調整積分差分訊號124(類比積分差分訊號X1)，提供經積分增益訊號130(類比經積分增益訊號Y1)之一代表訊號。於操作中，加法器212可將調整過之積 分差分訊號124(類比積分差分訊號X1)以及積分差分訊號132(類比訊號Y)結合，產生代表積分差分訊號126(類比積分差分訊號X2)之一訊號，藉以提供回饋係數-g，用以調整一迴路濾波器係數，而於所示實施例中，並可用以於迴路濾波器中產生一陷波。與圖2所示之Delta-Sigma調變器100相似，圖4所示之Delta-Sigma調變器200可調整(以程式計算)一迴路濾波器係數，藉以使操作最佳化。舉例而言，Delta-Sigma調變器200可調整(以程式計算)一陷波頻率，以使其位置最佳化，藉以符合輸入訊號102之一變動頻率。於不同實施狀態中，Delta-Sigma調變器200可藉由改變(調整)回饋係數-g移動雜訊轉移函數零點至一非DC位置。
圖5係為本發明所揭露Delta-Sigma調變器300一實施例之精簡繪製電路示意圖，其可實施圖4所示迴路濾波器係數調整原理(舉例而言，以達成陷波頻率設置)。舉例而言，Delta-Sigma調變器300可調整迴路濾波器係數，以根據一輸入的訊號(例如輸入訊號102)設置一雜訊轉移函數之陷波頻率。與Delta-Sigma調變器200相似，Delta-Sigma調變器300係為一電子裝置(包含一電子電路以及/或至少一元件)，其設置以將輸入訊號102(類比訊號XIN)轉換為輸出訊號104(數位訊號Z)。於不同實施狀態中，Delta-Sigma調變器300係為一連續時間Delta-Sigma調變器。圖5所示之實施例係類似於圖4所示實施例，故，為求清晰簡潔，圖4中及圖5中所示之近似特徵皆以相同標號表示。為簡單且清楚了解本發明之進步性，圖5係經簡略繪製，Delta-Sigma調變器300可額外增加其他技術特徵，於Delta-Sigma調變器300之其他實施例中，某些所述技術特徵可加以替換或刪減。
如圖5所示，為調整一迴路濾波器係數(於不同實施狀態中，係調整一陷波頻率)，一回饋通道310可設置於迴路濾波器中，其中回饋通道310具有一相關聯之回饋係數-g，用以控制Delta-Sigma調變器300中雜訊轉移函數零點於雜訊轉移函數中之位置，藉此，Delta-Sigma調變器300可使訊噪比為不同頻率而最大化。回饋通道310係設置以利用可存取訊號模擬積分差分訊號126(類比積分差分訊號X2)，其係以回饋係數-g所代表。於所示實施例中，回饋通道310包含一被動回饋電阻網路。舉例而言，回饋通道310具有包含一回饋電阻RFB1之一回饋電阻部330以及包含一回饋電阻RFB2之一回饋電阻部332。回饋電阻RFB1係耦合於節點214以及加法器110，且回饋電阻RFB2係耦合於節點218以及加法器110。於不同實施狀態之回饋電阻部330中，回饋電阻RFB1根據積分差分訊號132(類比訊號Y)產生回饋係數-g，且回饋電阻部332根據前饋增益係數GAIN並以積分差分訊號124(類比積分差分訊號X1)產生回饋係數g。加法器110自回饋電阻部330接收回饋係數-g，並自回饋電阻部320接收由前饋增益係數GAIN所調整之回饋係數g，該等回饋係數係用以產生差分訊號122(類比差分訊號XFB)。回饋通道310之被動回饋電阻網路實質上係產生一諧振器，可用以設定迴路濾波器係數，並於某些實施例中，可用以於迴路濾波器中設置陷波。
被動回饋電阻網路可利用將現有Delta-Sigma調變器架構簡單修改後輕易實施，以對於程式計算雜訊轉移函數零點之課題提供一低耗能且低風險之解決方案。然而，如上所述，於不同實施狀態中，理想之Delta-Sigma調變器300係設置以連續調整迴路濾波器係數。舉例而言，理想狀態下，Delta-Sigma調變器可連續調整陷波頻率以符合輸入訊號102之 一中間頻率(常經由另一搭配系統進行連續調整)，且為了達到噪訊比最佳化，Delta-Sigma調變器300需要於中間頻率上精確定位雜訊轉移函數零點。由於與雜訊轉移函數零點相關聯之頻率，係可求一電阻值之平方根而得，為了涵蓋充足之頻率波段，動回饋電阻網路之電阻值可設置為可調整超過10之波段，準確度愈高者愈理想。如此設置方式具有困難性。舉例而言，於所示實施例中，將一增益比率維持前饋增益係數一致的同時還要調整(調諧)回饋電阻RFB1以及回饋電阻RFB2，係相當複雜之工作。在Delta-Sigma調變器300利用一電阻陣列涵蓋一可調整超過10之波段的實施狀態中，電阻陣列之各電阻都將經調整以涵蓋一特定波段，進一步使其可程式性與設計方法更加複雜化。當試圖以程式計算高解析度之電阻值時，將會遭遇更進一步之困難。舉例而言，一般係利用開關對一電阻值進行程式計算，藉以縮短電阻陣列中之某些開關路徑，其中與該開關相關聯之接通電阻將影響調整準確度。為於減低接通電阻之同時達成較簡單之調整步驟，需要實施一相對較大之開關，導致更大之區域需求、更高之複雜性，以及/或更高之寄生電容。再者，用於達成更寬之可調整波段的較大電阻，會顯著降低帶寬，導致與較大寄生電容以及較大電阻所產生的較大時間常數。當實施於類比至數位轉換器中，如此設置可能大幅增加其複雜性。
為解決此難題，本發明揭露內容提出一種Delta-Sigma調變器，其包含一跨導器網路，用以動態調整與其相關聯之迴路濾波器係數。於不同實施狀態中，Delta-Sigma調變器可將雜訊轉移函數之陷波頻率設置於理想頻率上，例如一輸入頻率之一中間頻率。圖6係為精簡繪製之Delta-Sigma調變器400另一實施例電路示意圖，其可實施圖4所述之迴路濾 波器係數調整原理(例如以達成陷波頻率之設置)。舉例而言，Delta-Sigma調變器400可根據一輸入的訊號(例如輸入訊號102)之頻率調整迴路濾波器係數，以設定一雜訊轉移函數之一陷波頻率。與Delta-Sigma調變器200相似，Delta-Sigma調變器400係為一電子裝置(包含一電子電路以及/或至少一元件)，其設置以將輸入訊號102(類比訊號XIN)轉換為輸出訊號104(數位訊號Z)。於不同實施狀態中，Delta-Sigma調變器400係為一連續時間Delta-Sigma調變器。圖6所示之實施例係類似於圖4所示實施例，故，為求清晰簡潔，圖4中及圖6中所示之近似特徵皆以相同標號表示。為簡單且清楚了解本發明之進步性，圖6係經簡略繪製，Delta-Sigma調變器400可額外增加其他技術特徵，於Delta-Sigma調變器400之其他實施例中，某些所述技術特徵可加以替換或刪減。
如圖6所示，為調整一迴路濾波器係數(於不同實施狀態中，調整一陷波頻率)，可將一回饋通道410設置於迴路濾波器中，其中回饋通道410具有一相關聯之回饋係數-g，用以控制雜訊轉移函數零點於Delta-Sigma調變器400之雜訊轉移函數中之位置，藉此，Delta-Sigma調變器400可將不同頻率之訊噪比最大化。回饋通道410係設置以模擬積分差分訊號126(類比積分差分訊號X2)，其係利用可存取訊號以回饋係數-g代表。舉例而言，回饋通道410包含一跨導器網路420，其係設置以產生回饋係數-g，用以於迴路濾波器之雜訊轉移函數中設置陷波頻率。如下所述，藉由調整與跨導器網路420相關聯之一等效跨導值(Gm)，Delta-Sigma調變器400可動態調整Delta-Sigma調變器400之迴路濾波器係數，藉此，Delta-Sigma調變器400可於雜訊轉移函數中設置理想之陷波頻率位置。於所示實施例 中，跨導器網路420係透過節點214耦合於加法器116之一輸出端以形成回饋部422，以及透過節點213耦合於積分器112以形成回饋部424。跨導器網路420由接收自回饋部422之積分差分訊號132(類比訊號Y)以及接收自回饋部424之積分差分訊號124(類比積分差分訊號X1)產生回饋係數-g。於不同實施狀態中，跨導器網路420可自積分差分訊號132(類比訊號Y)以及積分差分訊號124(類比積分差分訊號X1)之一線性結合產生回饋係數-g。
圖7係為本發明所揭露跨導器網路500一實施例之精簡繪製電路示意圖，其可實施於一Delta-Sigma調變器中，例如圖6所示之Delta-Sigma調變器400。於所示實施例中，跨導器網路500係為一多入單出連續可調整跨導器網路。舉例而言，跨導器網路500係耦合於加法器116之一輸出端，用以接收積分差分訊號124(類比積分差分訊號X1)。於所示實施例中，跨導器網路500具有二輸出端：一差分輸入(例如輸入端in1以及輸入端ip1)以接收積分差分訊號132，以及一差分輸入端(例如輸入端in2以及輸入端ip2)以接收積分差分訊號124。跨導器網路500進一步具有一單一輸出端，以提供回饋係數-g。於所示實施例中，跨導器網路500具有一差分輸出端(例如輸出端outn以及輸出端outp)以提供回饋係數-g，其模擬積分差分訊號126(類比積分差分訊號X2)。雖然所示實施例中係具有多入單出跨導器網路，但本發明揭露內容亦可包括具有多出之跨導器網路500，藉以使跨導器網路500可產生多數回饋係數(迴路濾波器係數)以導入一Delta-Sigma調變器之迴路濾波器中。為求清晰簡潔，圖6係經簡略繪製，跨導器網路500可額外增加其他技術特徵，於跨導器網路500之其他實 施例中，某些所述技術特徵可加以替換或刪減。
如圖7所示，跨導器網路500具有兩個級：一電壓至電流轉換器級510，以及一電流定標級520。一對電晶體，包括電晶體Q1及電晶體Q2，係耦合於電壓至電流轉換器級510以及電流定標級520。電晶體Q1包含一閘極耦合於一偏壓源極VBIAS、一汲極耦合於一電流源極I、以及一源極耦合於電壓至電流轉換器級510之一節點r1。電晶體Q2包含一閘極耦合於偏壓源極VBIAS、一汲極耦合於電流源極I，以及一源極耦合於電壓至電流轉換器級510之一節點r2。於不同實施狀態中，電晶體Q1與電晶體Q2於各自之汲極具有一浮動電壓，其中該電壓係根據電壓至電流轉換器級510之一電流輸入決定。為於電壓至電流轉換器級510與電流定標級520之接點維持低阻抗，跨導器網路500具有連接自電流定標級520至電壓至電流轉換器級510之一回饋通道522以及一回饋通道524，其中回饋通道522透過與電晶體Q1之汲極耦合之一節點q1，將電流定標級520與電壓至電流轉換器級510相互耦合，且回饋通道524透過與電晶體Q2之汲極耦合之一節點q2，將電流定標級520與電壓至電流轉換器級510相互耦合。
電壓至電流轉換器級510對於接收自跨導器網路500之輸入訊號設定一電流比率。舉例而言，電壓至電流轉換器級510係耦合於加法器116之一輸出端以及積分器112之一輸出端，使電壓至電流轉換器級510可接收積分差分訊號132(類比訊號Y)以及積分差分訊號124(類比積分差分訊號X1)，並設定積分差分訊號132以及積分差分訊號124間之比率。於所示實施例中，電壓至電流轉換器級510具有一電阻陣列530，及透過差分輸入端，輸入端in1與輸入端ip1自加法器116接收積分差分訊號132(類 比訊號Y)，並透過差分輸入端，輸入端in2與輸入端ip2自積分器112接收積分差分訊號124。電阻陣列530產生代表積分差分訊號132以及積分差分訊號124之一電流訊號，例如一電流訊號Ioutp以及一電流訊號Ioutn。於所示實施例中，電阻陣列530包含一電阻R1，其可將積分差分訊號132轉換為一電流訊號iR1；一電阻R2，其可將積分差分訊號132轉換為一電流訊號iR2；一電阻R3，其可將積分差分訊號124轉換為一電流訊號iR3；以及一電阻R4，其可將積分差分訊號124轉換為一電流訊號iR4。依此，電流訊號iR1與電流訊號iR3根據電阻R1與電阻R3之電流比率相互結合為電流訊號Ioutp，且電流訊號iR2與電流訊號iR4根據電阻R2及電阻R4之電流比率相互結合為電流訊號Ioutn。進一步於所示實施例中，電阻R1、電阻R2、電阻R3及電阻R4具有固定之電阻值，使電阻陣列530具有固定之等效電阻(Rnotch)以及輸入訊號(於此為積分差分訊號132及積分差分訊號124)間之固定電流比率。電阻R1、電阻R2、電阻R3及電阻R4係可具有任意電阻值，根據跨導器網路500以及相關聯Delta-Sigma調變器之設計考量而定。於不同實施狀態中，電阻R1及電阻R2具有相同值，電阻R3及電阻R4具有相同值。於不同實施狀態中，電阻R1及電阻R2所具有之電阻值與電阻R3及電阻R4之電阻值不同。
電流定標級520係根據一定標因數k對於接收自電壓至電流轉換器級510電流訊號進行定標，其中經定標之電流訊號可模擬積分差分訊號126。定標電流訊號提供回饋係數-g至Delta-Sigma調變器400之迴路濾波器，其特指加法器110。於所示實施例中，電流定標級520調整電流訊號Ioutp，以提供一定標電流訊號ISoutp，並調整電流訊號Ioutn提供一定標電流訊號 ISoutn。由於接收自電流定標級520之輸入訊號會根據輸入訊號102之頻率而有所變化，故定標因數k可經調整以改變定標電流訊號ISoutp以及定標電流訊號ISoutn，藉以達成一目標迴路濾波器係數。舉例而言，於不同實施狀態中，定標因數k可經調整以改變定標電流訊號ISoutp以及定標電流訊號ISoutn，藉以達成一理想回饋係數-g，以於Delta-Sigma調變器400之雜訊轉移函數中設置一陷波頻率，其約為輸入訊號102之頻率。定標因數k可隨著輸入訊號102之改變而經連續調整，使雜訊轉移函數零點可於作業中持續設置於理想位置。
電流定標級520包含一粗調整機構540，其具有一相關聯之細調整步驟N，其中定標因數k可表示為：
於作業中，於所示實施例中，細調整步驟M對電流訊號Ioutp以及電流訊號Ioutn設置一電流定標比率，而細調整步驟N可使定標因數k最佳化，以達成一特定陷波頻率之設置。細部跳整步驟N係獨立設定於由粗調整步驟M所定益之電流定標比率。於不同實施狀態中，係以數位控制位元設定粗調整步驟M以及細調整步驟N。如圖5所示，跨導器網路500之一等效跨導值(Gm)係藉由設定定標因數k而變化，其設定回饋係數-g以達成目標之迴路濾波器係數，此可用以設置陷波頻率。舉例而言，跨導器網路500之等效跨導值可表示為：
由於如前所述，電阻陣列530之等效電阻Rnotch係為固定，而定標因數k之變化會改變等效跨導值，因此使等效電阻Rnotch在未要求調整電阻陣列530電阻值之情況下產生大幅度改變。Delta-Sigma調變器400可藉此大幅度地動態調整迴路濾波器係數，而於不同實施狀態中，藉由實施跨導器網路500而於大頻率波段間設置陷波頻率。於不同實施狀態中，輸入訊號102具有介於50KHz至200KHz間之一頻率，Delta-Sigma調變器400將需要於回饋通道410達成介於約0.34Mohm至約3.7MOhm間之等效電阻，以產生目標回饋係數-g，用以於該等頻率設置陷波頻率。於不同實施狀態中，藉由改變定標因數k，跨導器網路500可達成該等等效電阻，舉例而言，可介於約0.2MOhm至約5MOhm之間。
粗調整機構540可具有一開關網路，例如一電晶體陣列QM，以改變粗調整步驟M以達成一目標電流定標比率；且細調整機構550可具有一開關網路，例如一電晶體陣列QN，以改變細調整步驟N使電流定標比率最佳化。圖8A及圖8B係為本發明所揭露電晶體陣列570及電晶體陣列580實施例之精簡繪製電路示意圖，可實施於一跨導器網路，例如圖6所示跨導器網路500之中。於不同實施狀態中，電晶體陣列570可實施為粗調整機構之電晶體陣列QM，且電晶體陣列580可實施為細調整機構550中之電晶體陣列QN。如圖8A所示，電晶體陣列570包括電晶體M1、M2至Mm，其中m係為電晶體陣列570中可具有之電晶體總數量。各電晶體M1、 M2至…Mm具有一汲極耦合於相關聯之開關S1、S2至Sm，藉此，可選擇性接通以及/或遮斷電晶體陣列570之電晶體，以改變輸出之增益，例如跨導器網路500之輸出端outp。於不同實施狀態中，數位控制位元可選擇性接通或遮斷電晶體陣列570之開關電晶體，以設定粗調整步驟M。再者，各電晶體M1、M2至…Mm之一源極係耦合於一接地節點590，且各電晶體M1、M2至…Mm之一閘極係耦合於節點q1，藉此，電晶體陣列570之電晶體係與電晶體Q1之汲極配合。如圖8B所示，電晶體陣列580包含電晶體N1、N2至Nn，其中n係為電晶體陣列580中可具有之電晶體總數量。各電晶體N1、N2至Nn具有一汲極，透過相關聯之開關S1、S2至Sn耦合於電壓至電流轉換器級510之節點r1，藉此，可選擇性接通以及/或遮斷電晶體陣列580之電晶體，以改變送至跨導器網路500一輸入訊號之增益。於不同實施狀態中，數位控制位元可選擇性接通或遮斷電晶體陣列580之電晶體，以設定細調整步驟N。再者，各電晶體N1、N2至Nn之一源極係耦合於接地節點590，且各電晶體N1、N2至Nn之一閘極係耦合於節點q1，藉此，電晶體陣列580之電晶體係與電晶體Q1之汲極配合。為求清晰簡潔，圖8A及圖8B係經簡略繪製，電晶體陣列570及電晶體陣列580可額外增加其他技術特徵，於電晶體陣列570及電晶體陣列580之其他實施例中，某些所述技術特徵可加以替換或刪減。
再如圖7所示，各粗調整步驟M代表施於電流訊號Ioutp以及電流訊號Ioutn之增益。於不同實施狀態中，電晶體陣列QM具有與各粗調整步驟M相關聯之一電晶體，其中各電晶體係由一粗調整位元所控制。於某些實施狀態中，粗調整機構540可包含63個粗調整步驟(M=1至63)，其 中電晶體陣列QM具有63個電晶體，各電晶體皆對應於一粗調整位元。依照一電晶體之粗調整位元而定，與該電晶體之一增益可施於或不施於電流訊號Ioutp以及電流訊號Ioutn。相似地，可選擇性以及/或遮斷接通與細調整機構550相關聯之電晶體陣列QN之電晶體，以改變跨導器網路500輸出端之增益。於不同實施狀態中，細調整步驟N可表示為：N=NFIXED+△N
其中NFIXED係為由細調整機構550所提供之細調整步驟數量，且△N係為要達成目標增益時，細調整步驟的改變數量。根據△N(實質上為一百分比)對細調整步驟N做出調校，可確保細調整步驟N不依據由粗調整步驟M所設定之電流定標比率而決定。於不同實施狀態中，電晶體陣列QN亦可具有與各細調整步驟相關聯之一電晶體，其中各電晶體係由一細調整位元所控制。於某些實施狀態中，細調整機構550可包含48個細調整步驟(NFIXED=48)，其中電晶體陣列QN具有48個電晶體，各電晶體皆對應於一細調整位元。依據一電晶體細調整位元而定，與該電晶體相關聯之一增益可施於或不施於電流訊號Ioutp以及電流訊號Ioutn。於某些實施狀態中，各細調整步驟可提供約為1.5之一增益，其中△N可介約-9至約13.5之間。
於操作中，粗調整步驟M可設置一電阻次波段(舉例而言，一目標電阻波段，其包含一特定電阻值以達成一目標迴路濾波器係數，例如藉以達成目標陷波頻率設置之迴路濾波器係數)，且細調整步驟N可設定介於該電阻次波段(舉例而言，用以達成目標迴路濾波器係數之特定電阻值，例如藉以達成目標陷波頻率設置之)內之一特定電阻值。細調整步驟N 亦可調校電晶體陣列QM中之任何失配，其可能係由製作瑕疵所造成。舉例而言，當跨導器網路500可達成介於約0.2MOhm至約5MOhm間之電阻時，粗調整步驟M可經設置以達成一電阻次波段，其包含介於約280kOhm至約320kOhm間之電阻次波段，且細調整步驟N可經設定以達成介於該電阻次波段之一特定電阻，舉例而言，其可為300kOhm。於不同實施狀態中，細調整可達成一目標電阻，藉以達成目標約於1%內之陷波頻率設置。藉由結合粗調整機構540以及細調整機構550，跨導器網路500可精確設置迴路濾波器係數，並於所示實施例中精確設置陷波頻率(雜訊轉移函數零點)，其與一大頻率波段之精確度誤差為1%以內。藉此，Delta-Sigma調變器400可於一大頻率波段間將訊噪比最大化，特別有利於一般而言常於一大頻率波段間產生頻率變化之輸入訊號102。須注意者，一控制單元(機構)可耦合於跨導器網路500以及/或Delta-Sigma調變器400，以設定粗調整步驟及細調整步驟，藉以達成目標迴路濾波器係數。於不同實施狀態中，數位控制位元可設定粗調整步驟及細調整步驟，以達成目標定標比率，用以調整跨導值。
再如圖6所示，於操作中，跨導器網路500設定回饋係數-g以設定Delta-Sigma調變器400中一迴路濾波器之迴路濾波器係數。於不同實施狀態中，跨導器網路500設定回饋係數-g以達成陷波頻率設置。加法器110接著將輸入訊號102(類比輸入訊號XIN)與回饋係數-g以及回饋訊號106加總(類比回饋訊號XFB)加總，以產生差分訊號122(例如一類比差分訊號XDIFF)。須注意者，跨導器網路500可接收多入及多出以提供不同之迴路濾波器係數數量。舉例而言，於不同實施狀態中，另一輸入電阻 可施於電壓至電流轉換器級510中，以接收來自迴路濾波器之另一輸入訊號，並透過電流定標級520之另一大部/細調整機構產生一輸出。本發明揭露內容於多入單出之跨導器網路500條件外，亦可適用於各種多入、多出條件。
Delta-Sigma調變器400利用跨導器網路，例如跨導器網路500，可實現諸多優點，用於動態調整迴路濾波器係數，且尤指動態設置陷波頻率。舉例而言，並非如所述之Delta-Sigma調變器300對電阻值進行調整，Delta-Sigma調變器400係可調整(以程式計算)電流比率，以達成一大波段範圍之電阻值，用以設置陷波頻率。可調整之電流比率機構之實施，較可調整的電阻機構容易實施，因可調整電阻機構常需要相對大量之開關以及/或電阻數量，以達成設置目標陷波頻率所必須之各電阻值。跨導器網路500之實施可利用提供較高、較佳帶寬之較小電阻。且，由於跨導器網路500實施一具有固定值之電阻陣列，故Delta-Sigma調變器400不需以程式進行同時計算多數電阻之較困難作業。再者，跨導器網路500提供高輸出阻抗，可降低對於迴路濾波器之負載。舉例而言，當與迴路濾波器連接時，跨導器網路500不會對於與迴路濾波器相關聯之放大器施以電阻性負載，可提供高回饋因數，藉以緩合放大器之要求。且，跨導器網路500可促進單向訊號流通，以盡量減少或防止訊號流經，與Delta-Sigma調變器300被動回饋電阻網路所產生之雙向訊號流通相反。不同實施例可能具有與此所述不同之優點，此處所述優點並非用以限定任何實施例之必要條件。
圖9係為本發明所揭露可經一Delta-Sigma調變器所實施之方法600一實施例簡略繪製之方塊流程圖，可實施於一Delta-Sigma調變器， 例如圖6所示之Delta-Sigma調變器400。於方塊610處，一跨導值係經動態調整以達到一特定電阻，用以對Delta-Sigma調變器之迴路濾波器設定一迴路濾波器係數。於不同實施狀態中，動態調整跨導值包括根據接收自迴路濾波器之一輸入訊號產生一電流訊號，並藉由設定一定標因數之一粗調整步驟及一細調整步驟將電流訊號定標，以達成該特定電阻。定標因數係為粗調整步驟與細調整步驟之比率，於不同實施狀態中，粗調整步驟及細調整步驟之設定，係選擇性接通或遮斷電晶體陣列之電晶體。於不同實施狀態中，細調整步驟係與粗調整步驟分別獨立。於方塊620處，迴路濾波類比訊號係根據一類比輸入訊號、一回饋類比訊號，以及迴路濾波器係數而產生。於方塊630處，一數位訊號係根據迴路濾波類比訊號而產生。為求清晰簡潔，圖9係經簡略繪製，方法600可額外增加其他技術特徵，於方法600之其他實施例中，某些所述技術特徵可加以替換或刪減。
於不同實施狀態中，資料取得系統(例如資料取得系統10)、Delta-Sigma調變器(例如Delta-Sigma調變器100、Delta-Sigma調變器200、Delta-Sigma調變器300，以及Delta-Sigma調變器400)、跨導器網路(例如跨導器網路500)，以及/或不同電路以及/或如圖所示之元件，係可實施於一相關連電子裝置之電路板上，該電路板戲可為一般電子裝置之電子系統內可承載多種元件，並提供接頭連接其他周邊設備之電路板。該電路板可提供系統其他元件可相互進行電子通訊之電性連接。任何適用處理器(包括數位訊號處理器、微處理器、支援晶片組等)、記憶元件等，皆可根據特定設置需求、處理需求、電腦設計、其他考量或結合該等條件，而結合於該電路板。其他元件，例如外部儲存設備、感測器、影音顯示控制器與周 邊設備等，皆可透過插卡、接線連接電路板或整合至電路板本身。
於不同實施狀態中，資料取得系統(例如資料取得系統10)、Delta-Sigma調變器(例如Delta-Sigma調變器100、Delta-Sigma調變器200、Delta-Sigma調變器300，以及Delta-Sigma調變器400)、跨導器網路(例如跨導器網路500)，以及/或不同電路以及/或如圖所示之元件，係可實施為獨立模組(例如一裝置，具有相關聯之元件與電路設置以進行特定應用或功能)，或實施為插件模組並應用於電子裝置之特定硬體中。須注意者，本發明所揭露特定實施例可直接包含於系統單晶片(SOC)包裝中，可為分離部件或整合部件。系統單晶片代表一積體電路，其可將電腦或其他電子系統之元件整合至單一晶片上，其可包含數位、類比或混合訊號，且常具有射頻功能：上述皆可於單一晶片基材上提供。其他實施例可包含一多晶片模組(MCM)，其具有複數獨立IC設置於單一電子封裝中，該等IC可透過該電子封裝彼此互動。於其他實施例中，此處所述之各種功能可實施於特定應用積體電路(ASIC)、可程式化閘陣列(FPGA)、其他半導體晶片，或其結合之至少一半導體核心(例如矽核心)之中。
須注意者，上述參照圖式所探討之作用係是用於任何包含單一處理之積體電路，由指可執行特殊化軟體程式或演算法者，其中某些係可與處理數位化即時資料者相關聯。特定實施例可搭配多重數位訊號處理、浮點處理、訊號/控制處理、固定函數處理、微控制器應用等。於特定條件中，此處所探討之特徵可應用於醫療系統、科學儀表、無線及有線通訊、雷達、工業處理控制、影音設備、電流感測、儀表設備(可為高精確度)以及其他數位處理系統。再者，上述所探討既定實施例可提供用於醫 療成像、患者監控、醫療設備與居家照護之數位訊號處理技術。此可包含肺部監控器、加速度計、心律監控器、心臟起搏器等。其他應用可包含車輛安全系統技術(利穩定性控制系統、駕駛協助系統、剎車系統、車載娛樂系統與各種車內應用裝置。)再者，動力傳動系統(例如油電動力混合車)可利用高精確資料轉換產品於電池監控、控制系統、回報控制、維修活動等。關於其他實施條件，本發明揭露內容之教示可適用於工業市場，其中包括可有助於提高生產力、能源效率與可靠度之處理控制系統。於消費者應用上，上述訊號處理電路之教示內容可用於提升成像處理、自動對焦與成像穩定度(例如數位相機、攝影機)等。其他消費者應用可包含家庭劇院系統、DVD錄影機與高畫值電視之影音處理器。其他消費者應用可包含進接觸控式螢幕控制器(例如各種可攜式媒體裝置)。故，該等技術可直接應用於智慧型手機、平板電腦、保全系統、電腦、遊戲科技、虛擬實境與模擬訓練等。
此處所探討之說明書與各種技術面向及關聯僅係用於說明與教示用途，非用以限制本創作之範圍，舉凡不違本創作精神所從事的種種修改或變化，俱屬本創作意欲保護之範疇，且他人能在不脫離本創作精神與範疇下作各種不同形式的改變。說明敘述與圖式係用於說明用途，並非限制本創作範圍。於此探討之其他電路進一步設置可經替換、轉用或經改良以符合各種設計需求，以達成此處所述之鎖定探測機制。再者，利用搭配之電子裝置、硬體與軟體等，可提供同樣可實行本發明所教示內容之特徵。
須注意者，此處所標示之元件標號可表示兩種以上之電子元 件間之互動。然而，此僅係用於達成清晰簡明之範例目地，此系統可以任何適用方式加以改良。搭配相似之設計變化，圖式所示任何元件、模組、電路與元件可以各種可能方式相互結合，其皆屬於本說明書之範疇。於既定案例中，為便利描述作業流程中一種以上之功能，僅透過少許電子元件標號來簡要說明，圖式中之電路及教示內容可對應至大量之電子元件，以及更為複雜/繁複支配置與設置方式。依此，此處所提供之實施範例並非限制本發明之範疇或排除電路之其他可能教示架構。
再者，列於「一實施例」、「範例」、「另一實施例」、「某些實施例」、「不同實施例」、「其他實施例」中之不同技術特徵參照資料(例如元件、架構、模組、組件、步驟、作業與特徵等)以及相似之情況皆係指稱於本發明之一實施例或更多實施例中所含之技術特徵，但並非必然結合於相同之實施例中。進一步需注意者，「耦合於」、「結合於」於此可相互交換使用，且指稱於「耦合於」、「結合於」之其他特徵可包含任何通訊結合手段、電子結合手段、機械性結合手段、其他結合手換或任何可達成技術特徵功能以及操作方式之其結合手段，例如此處所述之感測機制。
但精於此技藝者能作出各種不同形式的改變，本發明揭露內容包含不脫離本創作精神與範疇之所有交換、轉用、調整及修改方式。
於不同實施狀態中，此處所提供之系統係可為任何形態之電腦，其進一步包含一電路板耦合於複數電子元件。該系統可包含對Delta-Sigma調變器之一迴路濾波器設定一迴路濾波器係數之手段、根據一類比訊號、一回饋類比訊號以及迴路濾波器係數產生一迴路濾波類比訊號之手段；以及根據迴路濾波類比訊號產生一數位訊號之手段。該系統可進 一步包含根據皆收自迴路濾波器之一輸入訊號所產生一電流訊號之手段，以及藉由設定一定標因數之一粗調整步驟以及一係步調整步驟，藉以達成特定電阻，以將該電流訊號定標之手段，其中該定標因數係為粗調整步驟與係步調整步驟之比率。所述「…之手段」係可為包含(但不限於)利用任何此處所述適用元件與搭配任何適用軟體、電路、轉接器、電腦編碼、邏輯、演算法、硬體、控制器、介面、連線、匯流排與通訊通道等。於不同實施狀態中，該系統包含記憶體，其具有執行以使系統進行此處所述任何活動之指令。於不同實施狀態中，此處所述各種功能之實施可透過邏輯編碼於至少一非暫態以及/或實體媒體(例如將邏輯嵌於特定應用積體電路(ASIC)中)如數位訊號處理器(DSP)指令、軟體(可能包含物件碼與源碼)以由一處理器或其他相似機器等所執行)。
100‧‧‧Delta-Sigma調變器
102‧‧‧輸入訊號
104‧‧‧輸出訊號
106‧‧‧回饋訊號
110‧‧‧加法器
112‧‧‧積分器
114‧‧‧積分器
116‧‧‧加法器
118‧‧‧量化器
120‧‧‧數位至類比轉換器
122‧‧‧差分訊號
124‧‧‧差分訊號
126‧‧‧差分訊號
128‧‧‧前饋增益通道
130‧‧‧增益訊號
132‧‧‧差分訊號
150‧‧‧回饋通道
152‧‧‧節點
-g‧‧‧回饋係數
GAIN‧‧‧前饋增益係數
X1‧‧‧類比積分差分訊號
X2‧‧‧類比積分差分訊號
XIN‧‧‧類比輸入訊號
XDIFF‧‧‧類比差分訊號
XFB‧‧‧類比回饋訊號
Y‧‧‧類比訊號
Y1‧‧‧類比積分增益訊號
Z‧‧‧數位訊號

Claims (20)

  1. 一種跨導器，具有一動態可調整跨導值，該跨導器包含：一電壓至電流轉換器級，設置以根據一電壓訊號產生一電流訊號；以及一電流定標級，設置以利用一定標因數將該電流訊號定標，以達成一特定跨導值，其中該電流定標級包含一粗調整機構，其具有一相關聯之粗調整步驟，以及一細調整機構，其具有一相關聯之細調整步驟，其中該定標因數係為該粗調整步驟與該細調整步驟之一比率。
  2. 如申請專利範圍第1項的跨導器，其中該電壓至電流轉換器級包含一電阻陣列，其具有一固定電阻。
  3. 如申請專利範圍第1項的跨導器，其中：該粗調整機構包含一粗調整電晶體陣列，其包含粗調整電晶體，設置以選擇性接通或遮斷該粗調整電晶體陣列，以設定該粗調整步驟；以及該細調整機構包含一細調整電晶體陣列，其包含細調整電晶體，設置以選擇性接通或遮斷該細調整電晶體陣列，以設定該細調整步驟。
  4. 如申請專利範圍第1項的跨導器，進一步包含自該電流定標級至該電壓至電流轉換器級之一回饋通道，其中該回饋通道係設置以維持低阻抗。
  5. 如申請專利範圍第4項的跨導器，其中該回饋通道包含一電晶體，其具有一源極耦合於該電壓至電流轉換器級，以及一汲極耦合於該電流定標級。
  6. 如申請專利範圍第5項的跨導器，其中該電流定標級包含：一粗調整電晶體陣列，其具有粗調整電晶體，其中各粗調整電晶體具 有一汲極透過一開關耦合於該跨導器之一輸出端，一源極耦合於接地，以及一閘極耦合於該電晶體之該汲極；以及一細調整電晶體陣列，其具有細調整電晶體，其中各細調整電晶體具有一汲極透過一開關耦合於該電壓至電流轉換器級，一源極耦合於接地，以及一閘極耦合於該電晶體之該汲極。
  7. 如申請專利範圍第1項的跨導器，進一步設置以接收至少二輸入訊號，其中該電壓至電流轉換器級設定該至少二輸入訊號之一電流比率。
  8. 一種三角積分(Delta-Sigma)調變器，包含：一迴路濾波器，設置以根據一類比輸入訊號、一回饋類比訊號，以及一迴路濾波器係數產生一迴路濾波器類比訊號；一量化器，耦合於該迴路濾波器，其中該量化器係設置以根據該迴路濾波器類比訊號產生一數位訊號；一跨導器，耦合於該迴路濾波器，其中該跨導器係設置以藉由動態調整一跨導值而產生該迴路濾波器係數，以達成一特定電阻，其中該跨導器包含：一電壓至電流轉換器級，設置以根據接收自該迴路濾波器之一電壓訊號產生一電流訊號；以及一電流定標級，設置以利用一定標因數將該電流訊號定標，以達成該特定電阻，其中該電流定標級包含一粗調整機構，其具有一相關聯之粗調整步驟，以及一細調整機構，其具有一相關聯之細調整步驟，其中該定標因數為該粗調整步驟與該細調整步驟之一比率；以及一數位至類比轉換器，耦合於該量化器及該迴路濾波器，該數位至類 比轉換器係設置以根據該數位訊號產生該回饋類比訊號。
  9. 如申請專利範圍第8項的三角積分調變器，其中該粗調整步驟設定一電阻次波段，其包含該特定電阻，用以設定該迴路濾波器係數，且該細調整步驟設定介於該電阻次波段間之該特定電阻。
  10. 如申請專利範圍第8項的三角積分調變器，其中該電壓至電流轉換器級包含一電阻陣列，其具有一固定電阻。
  11. 如申請專利範圍第8項的三角積分調變器，其中該跨導器係設置以根據接收自該迴路濾波器之至少二輸入訊號產生該迴路濾波器係數，其中該電壓至電流轉換器級設定該至少二輸入訊號之一電流比率。
  12. 如申請專利範圍第8項的三角積分調變器，其中：該粗調整機構具有一粗調整電晶體陣列，其包含粗調整電晶體設置以選擇性接通或遮斷該粗調整電晶體陣列，以設定該粗調整步驟；以及該細調整機構具有一細調整電晶體陣列，其包含細調整電晶體設置以選擇性接通或遮斷該細調整電晶體陣列，以設定該細調整步驟。
  13. 如申請專利範圍第8項的三角積分調變器，其中該類比輸入訊號具有一相關聯之中間頻率(IF)，且該跨導器係設置以產生一迴路濾波器係數，其於一約為該中間頻率之雜訊轉移函數中設置一陷波頻率。
  14. 如申請專利範圍第8項的三角積分調變器，其中該跨導器形成一回饋通道，其設置以模擬由該迴路濾波器之一N階積分器所產生之一積分差分訊號。
  15. 如申請專利範圍第8項的三角積分調變器，其中該迴路濾波器包含：一第一加法器，設置以根據該類比輸入訊號、該回饋類比訊號，以及 該迴路濾波器係數產生一差分訊號；一第一積分器，耦合於該第一加法器，其中該第一積分器係設置以根據該差分訊號產生一第一積分差分訊號；一第二積分器，耦合於該第一積分器，其中該第二積分器係設置以根據該第一積分差分訊號產生一第二積分差分訊號；以及一第二加法器，耦合於該第二積分器，其中該第二加法器係設置以根據該第二積分差分訊號產生該迴路濾波器類比訊號。
  16. 如申請專利範圍第15項的三角積分調變器，其中該跨導器係設置以根據該第一積分差分訊號以及接收自該迴路濾波器之該迴路濾波器類比訊號，產生該迴路濾波器係數。
  17. 如申請專利範圍第16項的三角積分調變器，其中該第二積分器具有一前饋增益通道，設置以產生一積分增益訊號，其中該第二加法器係設置以根據該積分增益訊號產生該迴路濾波器類比訊號。
  18. 一種校正一三角積分(Delta-Sigma)調變器之方法，該三角積分調變器係設置以將一類比訊號轉換為一數位訊號，該方法包含下列步驟：動態調整一跨導值以達成一特定電阻，用以對該三角積分調變器之一迴路濾波器設定一迴路濾波器係數，其中動態調整該跨導值包括下列步驟：根據接收自該迴路濾波器之一輸入訊號產生一電流訊號，以及藉由設定一定標因數之一粗調整步驟以及一細調整步驟將該電流訊號定標，以達成該特定電阻，其中該定標因數為該粗調整步驟與細調整步驟之一比率；根據一類比訊號、一回饋類比訊號，以及該迴路濾波器係數產生一迴 路濾波類比訊號；以及根據該迴路濾波類比訊號產生一數位訊號。
  19. 如申請專利範圍第18項的方法，其中該類比訊號具有一相關聯之中間頻率(IF)，且該方法包含設定該迴路濾波器係數以設置該三角積分調變器之一陷波頻率，該陷波頻率約為該中間頻率。
  20. 如申請專利範圍第18項的方法，進一步包含選擇性接通或遮斷一電晶體陣列之電晶體，以設定該粗調整步驟以及該細調整步驟。
TW104135208A 2014-11-10 2015-10-27 具有用於動態地調整迴路濾波器係數之跨導器網路的三角積分調變器 TWI574502B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/537,836 US9590590B2 (en) 2014-11-10 2014-11-10 Delta-sigma modulator having transconductor network for dynamically tuning loop filter coefficients

Publications (2)

Publication Number Publication Date
TW201618456A TW201618456A (zh) 2016-05-16
TWI574502B true TWI574502B (zh) 2017-03-11

Family

ID=55803063

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104135208A TWI574502B (zh) 2014-11-10 2015-10-27 具有用於動態地調整迴路濾波器係數之跨導器網路的三角積分調變器

Country Status (4)

Country Link
US (1) US9590590B2 (zh)
CN (1) CN105591653B (zh)
DE (1) DE102015118956B4 (zh)
TW (1) TWI574502B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685207B (zh) * 2018-10-19 2020-02-11 瑞昱半導體股份有限公司 三角積分調變器的校正方法與校正電路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9800260B1 (en) * 2016-11-04 2017-10-24 Analog Devices Global Method and apparatus to increase dynamic range in delta-sigma ADC using internal feedback across all integrators in loop-filter
US11115066B2 (en) * 2016-12-22 2021-09-07 Intel Corporation Multi-purpose receiver chain for WiFi applications
CN110995257B (zh) * 2019-12-28 2023-06-02 芯动微电子科技(珠海)有限公司 一种环路滤波电路
CN111736650B (zh) * 2020-07-07 2022-03-22 中国电子科技集团公司第二十四研究所 一种积分器电路
US11121718B1 (en) 2020-08-12 2021-09-14 Analog Devices International Unlimited Company Multi-stage sigma-delta analog-to-digital converter with dither
US11245410B1 (en) * 2020-12-10 2022-02-08 Infineon Technologies Ag System and method for current digital-to-analog converter
CN113328632B (zh) * 2021-05-08 2022-05-06 南京君海数能科技有限公司 交流链路直流偏置电流检测及抑制方法、设备和介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729230A (en) * 1996-01-17 1998-03-17 Hughes Aircraft Company Delta-Sigma Δ-Σ modulator having a dynamically tunable continuous time Gm-C architecture
US6466096B1 (en) * 2001-05-22 2002-10-15 Analog Devices, Inc. Tunable oscillator with leakage compensation
US6876698B1 (en) * 1999-09-10 2005-04-05 Xilinx, Inc. Tunable narrow-band filter including sigma-delta modulator
US7095345B2 (en) * 2004-06-29 2006-08-22 Analog Devices, Inc. Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter
US7176819B1 (en) * 2005-09-08 2007-02-13 Agilent Technologies, Inc. Precision low noise-delta-sigma ADC with AC feed forward and merged coarse and fine results
US7193546B1 (en) * 2005-12-20 2007-03-20 Cirrus Logic, Inc. Phase-measuring delta-sigma modulator calibration method and apparatus
US7486214B1 (en) * 2007-09-04 2009-02-03 Infineon Technologies Ag Tuning methods for loop-filters of continuous-time sigma-delta modulators

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114980A (en) 1999-04-13 2000-09-05 Motorola, Inc. Method and apparatus for settling a DC offset
US6396428B1 (en) 2001-06-04 2002-05-28 Raytheon Company Continuous time bandpass delta sigma modulator ADC architecture with feedforward signal compensation
US6975259B1 (en) 2004-08-20 2005-12-13 Broadcom Corporation Continuous-time delta-sigma ADC with programmable input range
US7551029B2 (en) 2006-03-10 2009-06-23 Broadcom Corporation Transconductance stage providing gain control
US7215270B1 (en) 2006-04-10 2007-05-08 Intrinsix Corp. Sigma-delta modulator having selectable OSR with optimal resonator coefficient
US7420493B2 (en) 2007-01-10 2008-09-02 Texas Instruments Incorporated Extended range delta-sigma modulator and delta-sigma power converter
US7362252B1 (en) 2007-01-25 2008-04-22 Mstar Semiconductor, Inc. Bandwidth tunable sigma-delta ADC modulator
US8072363B2 (en) * 2007-08-10 2011-12-06 National University Of Singapore System and method for bandpass sigma-delta modulation
GB2457010A (en) 2007-12-13 2009-08-05 Ubidyne Inc Automatic gain control for delta sigma modulators
EP2117192B1 (en) 2008-05-09 2011-04-06 Telefonaktiebolaget Lm Ericsson (publ) Radio-receiver circuit
US8378751B2 (en) * 2009-02-13 2013-02-19 Qualcomm Incorporated Frequency synthesizer with multiple tuning loops
US7915921B1 (en) 2009-05-15 2011-03-29 Marvell International Ltd. Circuits and methods for level shifting a signal
JP5358829B2 (ja) 2009-10-28 2013-12-04 ルネサスエレクトロニクス株式会社 Δς型ａ／ｄ変換器
US8816782B2 (en) 2011-05-10 2014-08-26 Freescale Semiconductor, Inc. Phase locked loop circuit having a voltage controlled oscillator with improved bandwidth
US8519878B2 (en) 2011-06-27 2013-08-27 Broadcom Corporation Multi-mode analog-to-digital converter
US8810443B2 (en) 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
EP2959589A1 (en) 2013-02-21 2015-12-30 Telefonaktiebolaget L M Ericsson (Publ) A frequency selective circuit configured to convert an analog input signal to a digital output signal
US8842030B1 (en) * 2013-05-10 2014-09-23 Nvidia Corporation Sigma-delta analog to digital converter with improved feedback
US9246509B1 (en) * 2014-09-02 2016-01-26 Stmicroelectronics International N.V. Methods and apparatus for offline mismatch removal in sigma delta analog-to-digital converters
US9325340B2 (en) * 2014-09-02 2016-04-26 Nxp, B.V. Efficient analog to digital converter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729230A (en) * 1996-01-17 1998-03-17 Hughes Aircraft Company Delta-Sigma Δ-Σ modulator having a dynamically tunable continuous time Gm-C architecture
US6876698B1 (en) * 1999-09-10 2005-04-05 Xilinx, Inc. Tunable narrow-band filter including sigma-delta modulator
US6466096B1 (en) * 2001-05-22 2002-10-15 Analog Devices, Inc. Tunable oscillator with leakage compensation
US7095345B2 (en) * 2004-06-29 2006-08-22 Analog Devices, Inc. Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter
US7176819B1 (en) * 2005-09-08 2007-02-13 Agilent Technologies, Inc. Precision low noise-delta-sigma ADC with AC feed forward and merged coarse and fine results
US7193546B1 (en) * 2005-12-20 2007-03-20 Cirrus Logic, Inc. Phase-measuring delta-sigma modulator calibration method and apparatus
US7486214B1 (en) * 2007-09-04 2009-02-03 Infineon Technologies Ag Tuning methods for loop-filters of continuous-time sigma-delta modulators

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
A. J. Lopez-Martin, J. Ramirez-Angulo, R. G. Carvajal and L. Acosta, "CMOS Transconductors With Continuous Tuning Using FGMOS Balanced Output Current Scaling," in IEEE Journal of Solid-State Circuits, vol. 43, no. 5, pp. 1313-1323, May 2008 *
K. C. H. Chao, S. Nadeem, W. L. Lee and C. G. Sodini, "A higher order topology for interpolative modulators for oversampling A/D converters," in IEEE Transactions on Circuits and Systems, vol. 37, no. 3, pp. 309-318, Mar 1990. *
M. Kachare, Jaime Ramirez-Angulo, R. G. Carvajal and A. J. Lopez-Martin, "New low-Voltage fully programmable CMOS triangular/trapezoidal function Generator circuit," in IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 52, no. 10, pp. 2033-2042, Oct. 2005. *
M. S. Sawant, J. Ramirez-Angulo, R. G. Carvajal and A. J. Lopez-Martin, "Linear compact CMOS OTA with multidecade tuning, -62dB IM3, -75dB SFDR, constant input range and two independent degrees of freedom for gain adjustment," 2006 IEEE International Symposium on Circuits and Systems, Island of Kos, 2006, pp. 4 pp.-. *
M. Subhash Sawant, J. Ramirez-Angulo, A. J. Lopez-Martin and R. G. Carvajal, "Wide gm adjustment range highly linear OTA with programmable mirrors operating in triode mode," 48th Midwest Symposium on Circuits and Systems, 2005., 2005, pp. 21-23 Vol. 1. *
Yuanxun Wang，"CONTINUOUS-TIME DELTA-SIGMA MODULATORS FOR HIGH-SPEED A/D CONVERSION Theory, Practice and Fundamental Performance Limits"，2002年 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685207B (zh) * 2018-10-19 2020-02-11 瑞昱半導體股份有限公司 三角積分調變器的校正方法與校正電路

Also Published As

Publication number Publication date
DE102015118956B4 (de) 2021-10-14
CN105591653A (zh) 2016-05-18
US9590590B2 (en) 2017-03-07
US20160134301A1 (en) 2016-05-12
DE102015118956A1 (de) 2016-05-12
TW201618456A (zh) 2016-05-16
CN105591653B (zh) 2019-05-14

Similar Documents

Publication Publication Date Title
TWI574502B (zh) 具有用於動態地調整迴路濾波器係數之跨導器網路的三角積分調變器
US10340932B2 (en) Techniques for power efficient oversampling successive approximation register
US9312840B2 (en) LC lattice delay line for high-speed ADC applications
US9391628B1 (en) Low noise precision input stage for analog-to-digital converters
US9231614B2 (en) Cancellation of feedback digital-to-analog converter errors in multi-stage delta-sigma analog-to-digital converters
US9762221B2 (en) RC lattice delay
US10048714B2 (en) Current source calibration tracking temperature and bias current
US9425797B2 (en) High performance reconfigurable voltage buffers
US9209827B2 (en) Digital tuning engine for highly programmable delta-sigma analog-to-digital converters
US20140313065A1 (en) Clock signal error correction in a digital-to-analog converter
US9912144B2 (en) Embedded overload protection in delta-sigma analog-to-digital converters
US20140159930A1 (en) Sigma-delta modulators with high speed feed-forward architecture
US20160065236A1 (en) Delta-sigma modulator
Girgin et al. A silicon Hall sensor SoC for current sensors
CN106899301A (zh) 用于在连续输入adc处的可调电阻的保护电路
US9276468B2 (en) Low-noise current source
EP2940862B1 (en) Reference buffer with wide trim range
US9325337B1 (en) Self-referenced digital to analog converter
CN112468113A (zh) 基于源极跟随器的Sallen-Key架构
CN216901471U (zh) 可调节的电压源及芯片
Britton et al. PATARA: solid-state neutron detector readout electronics with pole-zero and complex shaping and gated baseline restorer for the SNS
Bashir et al. A 159 µW, Fourth Order, Feedforward, Multi-bit Sigma-Delta Modulator for 100 kHz Bandwidth Image Sensors in 65-nm CMOS Process
Wolfer et al. Performance and stability characterization of a 3rd order continuous-time delta-sigma modulator with active time-constant tuning