CN111106835B - 三角积分调变器的校正方法与校正电路 - Google Patents
三角积分调变器的校正方法与校正电路 Download PDFInfo
- Publication number
- CN111106835B CN111106835B CN201811250741.XA CN201811250741A CN111106835B CN 111106835 B CN111106835 B CN 111106835B CN 201811250741 A CN201811250741 A CN 201811250741A CN 111106835 B CN111106835 B CN 111106835B
- Authority
- CN
- China
- Prior art keywords
- circuit
- measured
- delta
- frequency
- sigma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/38—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明揭露了一种三角积分调变器的校正方法与校正电路。该三角积分调变器包含一回路滤波器、一量化器及一数模转换器。该校正方法包含:针对一待测频率产生一测试信号;将该测试信号输入至一前馈电路,其中该前馈电路包含至少一阻抗电路,该阻抗电路为可调,该测试信号是经由该阻抗电路输入该三角积分调变器;对该三角积分调变器之一输出信号进行计算,以得到该三角积分调变器之一信号传递函数在该待测频率的值;以及调整该阻抗电路。
Description
技术领域
本发明是关于三角积分调变器(sigma-delta modulator,SDM),尤其是关于三角积分调变器的校正方法与校正电路。
背景技术
三角积分调变器可作为类比数位转换器(analog-to-digital converter,ADC)使用,其缺点之一为容易受制程(process)、电压(voltage)与温度(temperature)影响,导致类比数位转换的解析度变差或甚至出现错误。电路设计者通常希望三角积分调变器能遵循原先设计的信号传递函数(signal transfer function,STF)运作,但制程、电压与温度却会使实际的信号传递函数偏离原先设计的信号传递函数。因此需要一种校正方法及校正电路来校正三角积分调变器,以确保三角积分调变器的效能及正确性。
发明内容
鉴于先前技术之不足,本发明之一目的在于提供一种三角积分调变器的校正方法与校正电路,以减轻或避免三角积分调变器受制程、电压与温度影响。
本发明揭露一种三角积分调变器的校正方法。该三角积分调变器包含一回路滤波器、一量化器及一数模转换器。该校正方法包含:针对一待测频率产生一测试信号;将该测试信号输入至一前馈电路,其中该前馈电路包含至少一阻抗电路,该阻抗电路为可调,该测试信号是经由该阻抗电路输入该三角积分调变器;对该三角积分调变器之一输出信号进行计算,以得到该三角积分调变器之一信号传递函数在该待测频率的值;以及调整该阻抗电路。
本发明另揭露一种三角积分调变器的校正电路。该三角积分调变器包含一回路滤波器、一量化器及一数模转换器。该校正电路包含一前馈电路、一存储器以及一控制电路。该前馈电路耦接该三角积分调变器且包含至少一阻抗电路,用来接收一测试信号,并将该测试信号输入该三角积分调变器。该存储器储存复数个程序指令。该控制电路耦接该存储器,用来执行该些程序指令以校正该三角积分调变器。该三角积分调变器的校正程序包含:针对一待测频率产生该测试信号;将该测试信号输入至该前馈电路;对该三角积分调变器之一输出信号进行计算,以得到该三角积分调变器之一信号传递函数在该待测频率的值;调整该阻抗电路。
本发明之三角积分调变器的校正方法与校正电路能够在晶片出厂时或电路操作前对三角积分调变器进行校正。相较于传统技术,本发明可以针对感兴趣的频段调整信号传递函数,使三角积分调变器在感兴趣的频段内达到预期的或设计的标准(例如遵循原先设计的信号传递函数),以大幅降低制程、电压与温度对三角积分调变器的影响。
有关本发明的特征、实作与功效,兹配合图式作实施例详细说明如下。
附图说明
[图1]为本发明之三角积分调变器的校正方法的一实施例的流程图;
[图2]为本发明之三角积分调变器的校正方法的另一实施例的流程图;
[图3]为图2之步骤S175的细部流程;
[图4]为三角积分调变器的校正电路的一实施例的功能方块图;
[图5]显示测试信号产生电路220以数模转换器实作的示意图;
[图6]显示步骤S110对应图5之实施例的子步骤;
[图7]显示测试信号产生电路220以锁相回路实作的示意图;
[图8]显示步骤S110对应图7之实施例的子步骤;以及
[图9]显示前馈电路230的细部电路以及前馈电路230与三角积分调变器210之间的连线。
符号说明
210 三角积分调变器
212、330、330-1、330-2 加法电路
214 回路滤波器
216 量化器
218、222 数模转换器
220 测试信号产生电路
230 前馈电路
240 存储器
250 控制电路
Vt 测试信号
Ctrl、Ctrl_1、Ctrl_2、Ctrl_3 控制信号
SC 控制值
Dout 输出信号
224 锁相回路
Fr 参考频率
310、310-1、310-2 积分器
320、320-1、320-2 放大器
235、235-1、235-2、235-3 阻抗电路
S110至S180、S1751至S1755 步骤
具体实施方式
以下说明内容之技术用语是参照本技术领域之习惯用语,如本说明书对部分用语有加以说明或定义,该部分用语之解释是以本说明书之说明或定义为准。
本发明之揭露内容包含三角积分调变器的校正方法与校正电路,用以减轻或避免三角积分调变器受制程、电压与温度影响。由于本发明之三角积分调变器的校正电路所包含之部分元件单独而言可能为已知元件,因此在不影响该装置实施例之充分揭露及可实施性的前提下,以下说明对于已知元件的细节将予以节略。此外,本发明之三角积分调变器的校正方法的部分或全部流程可以是软体及/或韧体之形式,并且可藉由本发明之三角积分调变器的校正电路或其等效装置来执行,在不影响该方法实施例之充分揭露及可实施性的前提下,以下方法实施例之说明将着重于步骤内容而非硬体。
图1为本发明之三角积分调变器的校正方法的一实施例的流程图,图4为三角积分调变器的校正电路的一实施例的功能方块图。校正电路包含测试信号产生电路220、前馈电路230、存储器240以及控制电路250。测试信号产生电路220耦接控制电路250及前馈电路230,且前馈电路230耦接控制电路250。控制电路250可以是具有程序执行能力的电路,例如中央处理单元、微控制器、微处理器或数位信号处理器。存储器240储存复数个程序码或程序指令,控制电路250执行该些程序码或程序指令来校正三角积分调变器210。三角积分调变器210包含加法电路212、回路滤波器214、量化器216以及数模转换器(digital-to-analog converter,DAC)218。以下的说明请同时参阅图1及图4。
校正开始时,控制电路250控制测试信号产生电路220针对待测频率产生测试信号Vt,亦即产生频率为待测频率的测试信号Vt(步骤S110)。测试信号Vt为单音信号(singletone signal),所以测试信号产生电路220可以是一个单音产生器(single tonegenerator)。测试信号产生电路220根据控制电路250的控制值SC产生测试信号Vt。
在一些实施例中,测试信号产生电路220可以用数模转换器实作,图5显示测试信号产生电路220以数模转换器222实作的示意图,图6显示步骤S110对应此实施例的子步骤。步骤S110包含子步骤S112及S114。在步骤S112中,控制电路250产生数位码(亦即控制值SC为数位码),而在步骤S114中,数模转换器222将数位码转换为测试信号Vt(亦即测试信号Vt为数模转换器222的输出)。测试信号Vt的频率与控制值SC的值有关,举例来说,以控制值SC为8位元为例,对应控制值SC=010101012的测试信号Vt相较于对应控制值SC=111100002的测试信号Vt有较高的频率。换言之,控制电路250可以藉由控制控制值SC来调整测试信号Vt的频率。
在一些实施例中,测试信号产生电路220可以用锁相回路实作,图7显示测试信号产生电路220以锁相回路224实作的示意图,图8显示步骤S110对应此实施例的子步骤。步骤S110包含子步骤S116及S118。在步骤S116中,控制电路250产生除数(亦即控制值SC为该除数),而在步骤S118中,锁相回路224根据除数及参考频率Fr产生测试信号Vt。控制电路250可以藉由控制控制值SC来调整测试信号Vt的频率。锁相回路的细部电路及其操作或控制方法为本技术领域具有通常知识者所熟知,故不再赘述。
回到图1。接下来,控制电路250控制测试信号产生电路220将测试信号Vt输入前馈电路230(步骤S120)。如图4所示,前馈电路230耦接于测试信号产生电路220与三角积分调变器210之间,而图9显示前馈电路230的细部电路以及前馈电路230与三角积分调变器210之间的连线。在图9的范例中,回路滤波器214是一个二阶的回路滤波器,包含两个积分器310(积分器310-1及积分器310-2)、两个放大器320(放大器320-1及放大器320-2)以及两个加法电路330(加法电路330-1及加法电路330-2)。回路滤波器214的操作原理为本技术领域具有通常知识者所熟知,故不再赘述。前馈电路230包含三个阻抗电路235,各自接收测试信号Vt。阻抗电路235-1与加法电路212耦接、阻抗电路235-2与加法电路330-1耦接以及阻抗电路235-3与加法电路330-2耦接。测试信号Vt经过阻抗电路235-1、阻抗电路235-2以及阻抗电路235-3后分别馈入加法电路212、加法电路330-1及加法电路330-2。阻抗电路235-1、阻抗电路235-2及阻抗电路235-3分别受控制电路250所产生的控制信号Ctrl_1~Ctrl_3(整体可由图4之控制信号Ctrl代表)控制,藉以调整各自的阻抗值。如图9所示,测试信号Vt经由前馈电路230输入三角积分调变器210,因此可以藉由调整阻抗电路235来改变测试信号Vt的振幅及/或相位。在一些实施例中,阻抗电路235-1、阻抗电路235-2以及阻抗电路235-3可以独立控制。图9的电路的操作细节可以参考文献:De Maeyer,J.,Raman,J.,Rombouts,P.,&Weyten,L.(2005).Controlled behaviour of STF in CTΣΔmodulators.Electronics letters,41(16),896-897.。
在一些实施例中,阻抗电路235-1、阻抗电路235-2以及阻抗电路235-3可各自包含一可变电阻、一可变电容、或一可变电阻及一可变电容。
接下来,在步骤S130中,控制电路250对三角积分调变器210的输出信号Dout进行计算,以得到信号传递函数在该待测频率的值。在一些实施例中,控制电路250具有执行快速傅立叶转换(Fast Fourier Transform,FFT)的能力,控制电路250可以藉由对输出信号Dout执行快速傅立叶转换运算,并根据转换结果来计算出信号传递函数在该待测频率的值。
接着,在步骤S140中,控制电路250判断信号传递函数的值是否达到标准(例如信号传递函数的值小于储存在存储器240中的一预设值Dthreshold)。此标准可以依电路的实际操作情形做设定。在一些实施例中,不同的待测频率有不同的标准(例如不同的预设值)。
当信号传递函数的值没有达到标准(步骤S140的判断结果为否)时,控制电路250接着判断在该待测频率下是否已执行完毕前馈电路230的所有参数组合(步骤S145)。当步骤S145的判断结果为否时,控制电路250在接下来的步骤S150中调整前馈电路230的参数,更明确地说,控制电路250在步骤S150的子步骤S155中调整前馈电路230的阻抗电路235。阻抗电路235可以包含电阻、电容及电感的至少其中之一,且电阻、电容及电感的至少其中一者为可调。调整后,校正流程回到步骤S130。控制电路250持续执行步骤S130~S150直到步骤S140或S145的判断结果为是。以图9的电路为例,假设阻抗电路235-1、阻抗电路235-2以及阻抗电路235-3各有5种选择(即5种设定值),则前馈电路230共有53=125种参数组合。
当信号传递函数的值达到标准(步骤S140的判断结果为是),或在该待测频率下前馈电路230的所有参数组合已执行完毕(步骤S145的判断结果为是)时,控制电路250检查是否还有尚未校正的待测频率(步骤S160)。如果有,则控制电路250选择其他待测频率(步骤S170),然后回到步骤S110;如果没有,则结束三角积分调变器210的校正流程(步骤S180)。当校正流程结束时,表示在感兴趣的频段(由所有待测频率组成)内,三角积分调变器210的操作可以接近或实质上等于原本的设计(亦即满足信号传递函数的设定值),代表校正后的三角积分调变器210已克服制程、电压与温度对电路造成的影响。
图2为本发明之三角积分调变器的校正方法的另一实施例的流程图。在本实施例中,控制电路250在执行步骤S130~S150时不判断信号传递函数的值是否达到标准(亦即本实施例不包含图1之步骤S140),而是针对每一待测频率执行前馈电路230的所有参数组合,并记录在该待测频率下各参数组合的信号传递函数的值。举例来说,假设前馈电路230有M个参数组合,且共有N个待测频率(M、N为正整数),则控制电路250会针对每个待测频率产生M个信号传递函数的值,因此控制电路250总共会产生M*N个信号传递函数的值。控制电路250可以将信号传递函数的值储存在本身的记忆电路(例如暂存器)中或是储存至存储器240。在测试完所有待测频率后(步骤S160判断为否),控制电路250从M个参数组合中选取一个目标参数组合来设定前馈电路230,该目标参数组合可以使最多待测频率达到信号传递函数标准(步骤S175),然后结束校正流程(步骤S180)。
在一些实施例中(参阅图3,图3可为图2之步骤S175的细部流程),控制电路250可设定N个待测频率分别的权重(如a1、a2…aN)及预设值(如Df1_threshold、Df2_threshold、…、DfN_threshold)(步骤S1751)(权重及预设值可储存在存储器240中),并将N个待测频率每一者所对应的M个”信号传递函数的值与预设值的差”乘上对应的权重,以产生M*N个权重值(步骤S1752、S1753),接着,控制电路250加总M个参数组合分别对应的N个权重值,以得到M个权重和(步骤S1754),并进一步根据M个权重和选取M个参数组合中之一者作为一个目标参数组合,以设定前馈电路230(步骤S1755)。举例来说,若有两个待测频率f1、f2以及两个参数组合S1、S2,待测频率f1对应之信号传递函数的值为Df1_S1及Df1_S2,对应之预设值为Df1_threshold;待测频率f2对应之信号传递函数的值为Df2_S1及Df2_S2,对应之预设值为Df2_threshold,控制电路250可计算a1*(Df1_threshold-Df1_S1)、a1*(Df1_threshold-Df1_S2)、a2*(Df2_threshold-Df2_S1)以及a2*(Df2_threshold-Df2_S2),接着,控制电路250计算参数组合S1、S2分别对应的权重和,即a1*(Df1_threshold-Df1_S1)+a2*(Df2_threshold-Df2_S1)以及a1*(Df1_threshold-Df1_S2)+a2*(Df2_threshold-Df2_S2),并选取权重和最高者所对应的参数组合以作为目标参数组合。
综上所述,即使三角积分调变器210的信号传递函数因受制程、电压与温度的影响而偏离原先的设计,本发明藉由调整前馈电路230的参数来使信号传递函数达到标准,以克服制程、电压与温度的影响。本发明是针对使三角积分调变器的信号传递函数进行校正,不影响三角积分调变器的噪声传递函数(noise transfer function,NTF)。再者,由于许多晶片内建有前述的测试信号产生电路(例如数模转换器或锁相回路),因此本发明容易实作且具有成本上的优势。
由于本技术领域具有通常知识者可藉由本发明之装置实施例的揭露内容来了解本发明之方法实施例的实施细节与变化,因此,为避免赘文,在不影响该方法实施例之揭露要求及可实施性的前提下,重复之说明在此予以节略。请注意,前揭图示中,元件之形状、尺寸、比例以及步骤之顺序等仅为示意,是供本技术领域具有通常知识者了解本发明之用,非用以限制本发明。
虽然本发明之实施例如上所述,然而该些实施例并非用来限定本发明,本技术领域具有通常知识者可依据本发明之明示或隐含之内容对本发明之技术特征施以变化,凡此种种变化均可能属于本发明所寻求之专利保护范畴,换言之,本发明之专利保护范围须视本说明书之申请专利范围所界定者为准。
Claims (10)
1.一种三角积分调变器的校正方法,该三角积分调变器包含一回路滤波器、一量化器及一数模转换器,该校正方法包含以下步骤:
(A)针对一待测频率产生一测试信号;
(B)将该测试信号输入至一前馈电路,其中该前馈电路包含至少一阻抗电路,该阻抗电路为可调,该测试信号经由该阻抗电路输入该三角积分调变器;
(C)对该三角积分调变器的一输出信号进行计算,以得到该三角积分调变器的一信号传递函数在该待测频率的值;以及
(D)调整该阻抗电路。
2.根据权利要求1所述的校正方法,其中该阻抗电路包含以下各项中的一项:一可变电阻;一可变电容;一可变电阻及可变电容。
3.根据权利要求1所述的校正方法,其中该数模转换器是一第一数模转换器,且步骤(A)包含:
(A1)产生一数位码;以及
(A2)利用一第二数模转换器将该数位码转换为该测试信号。
4.根据权利要求1所述的校正方法,其中该前馈电路是具有复数个参数组合,且步骤(D)是等效于调整该些参数组合,且共有复数个待测频率,该方法更包含:
(E)针对每个待测频率执行一次步骤(A)以及复数次步骤(B)至(D),以得到复数个信号传递函数在该待测频率的值;以及
(F)从该些参数组合中选取一目标参数组合来设定该前馈电路;
其中该目标参数组合可以使最多的该些待测频率达到该信号传递函数的标准。
5.根据权利要求1所述的校正方法,其中该前馈电路是具有复数个参数组合,且步骤(D)是等效于调整该些参数组合,且共有复数个待测频率,该方法更包含:
(E)针对每个待测频率执行一次步骤(A)以及复数次步骤(B)至(D),以得到复数个信号传递函数在该待测频率的值;以及
(F)从该些参数组合中选取一目标参数组合来设定该前馈电路,其中步骤(F)包含:
(F1)针对每个待测频率设定一权重及一预设值;
(F2)针对每个待测频率计算该预设值与该些信号传递函数在该待测频率的值的差值;
(F3)将该些差值分别乘上该权重以产生复数个权重值;
(F4)针对每个参数组合加总所对应的该些权重值,以得到复数个权重和;以及
(F5)根据该些权重和从该些参数组合中选取该目标参数组合。
6.一种三角积分调变器的校正电路,该三角积分调变器包含一回路滤波器、一量化器及一数模转换器,该校正电路包含:
一前馈电路,耦接该三角积分调变器且包含至少一阻抗电路,该阻抗电路用来接收一测试信号并将该测试信号输入该三角积分调变器;
一存储器,储存复数个程序指令;以及
一控制电路,耦接该存储器,该控制电路用来执行该些程序指令以校正该三角积分调变器;
其中该三角积分调变器的校正程序包含用于执行以下步骤的程序指令:
(A)针对一待测频率产生该测试信号;
(B)将该测试信号输入至该前馈电路;
(C)对该三角积分调变器之一输出信号进行计算,以得到该三角积分调变器之一信号传递函数在该待测频率的值;
(D)调整该阻抗电路。
7.根据权利要求6所述的校正电路,其中该阻抗电路是包含以下各项中的一项:一可变电阻;一可变电容;一可变电阻及可变电容。
8.根据权利要求6所述的校正电路,更包含耦接该控制电路及该前馈电路之一锁相回路,其中步骤(A)包含:
(A1)产生一除数;以及
(A2)利用该锁相回路根据该除数及一参考信号产生该测试信号。
9.根据权利要求6所述的校正电路,其中该前馈电路是具有复数个参数组合,且步骤(D)是等效于调整该些参数组合,且共有复数个待测频率,该三角积分调变器的校正程序更包含:
(E)针对每个待测频率执行一次步骤(A)以及复数次步骤(B)至(D),以得到复数个信号传递函数在该待测频率的值;以及
(F)从该些参数组合中选取一目标参数组合来设定该前馈电路;
其中该目标参数组合可以使最多的该些待测频率达到该信号传递函数之标准。
10.根据权利要求6所述的校正电路,其中该前馈电路是具有复数个参数组合,且步骤(D)是等效于调整该些参数组合,且共有复数个待测频率,该三角积分调变器的校正程序更包含:
(E)针对每个待测频率执行一次步骤(A)以及复数次步骤(B)至(D),以得到复数个信号传递函数在该待测频率的值;以及
(F)从该些参数组合中选取一目标参数组合来设定该前馈电路,其中步骤(F)包含:
(F1)针对每个待测频率设定一权重及一预设值;
(F2)针对每个待测频率计算该预设值与该些信号传递函数在该待测频率的值的差值;
(F3)将该些差值分别乘上该权重以产生复数个权重值;
(F4)针对每个参数组合加总所对应的该些权重值,以得到复数个权重和;以及
(F5)根据该些权重和从该些参数组合中选取该目标参数组合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811250741.XA CN111106835B (zh) | 2018-10-25 | 2018-10-25 | 三角积分调变器的校正方法与校正电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811250741.XA CN111106835B (zh) | 2018-10-25 | 2018-10-25 | 三角积分调变器的校正方法与校正电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111106835A CN111106835A (zh) | 2020-05-05 |
CN111106835B true CN111106835B (zh) | 2023-03-24 |
Family
ID=70417967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811250741.XA Active CN111106835B (zh) | 2018-10-25 | 2018-10-25 | 三角积分调变器的校正方法与校正电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111106835B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101364807B (zh) * | 2007-08-10 | 2011-08-24 | 晨星半导体股份有限公司 | 三角积分调制器及其相关方法 |
CN101515794B (zh) * | 2008-02-18 | 2012-07-18 | 瑞昱半导体股份有限公司 | 三角积分调制器及应用于其中的滤波电路 |
US7705758B2 (en) * | 2008-03-20 | 2010-04-27 | Mediatek Inc. | Method and apparatus for digital to analog conversion |
US8750413B2 (en) * | 2011-09-09 | 2014-06-10 | Mstar Semiconductor, Inc. | Digital modulation with arbitrary input sampling and output modulation frequencies |
TWI493884B (zh) * | 2012-08-28 | 2015-07-21 | Univ Nat Chiao Tung | 三角積分調變器及其校正方法 |
-
2018
- 2018-10-25 CN CN201811250741.XA patent/CN111106835B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN111106835A (zh) | 2020-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9584146B2 (en) | System and method for measuring the DC-transfer characteristic of an analog-to-digital converter | |
US9843337B1 (en) | Background flash offset calibration in continuous-time delta-sigma ADCS | |
US9041569B2 (en) | Method and apparatus for calibration of successive approximation register analog-to-digital converters | |
US8228221B2 (en) | Method and apparatus for calibrating sigma-delta modulator | |
WO2016065633A1 (zh) | 一种曲线拟合电路、模拟预失真器和射频信号发射机 | |
US9148168B2 (en) | System and method of improving stability of continuous-time delta-sigma modulators | |
WO2010058492A1 (ja) | デルタシグマ変調器及び無線通信装置 | |
US20140333351A1 (en) | Automatic loop-bandwidth calibration for a digital phased-locked loop | |
TWI634753B (zh) | Δ-σ調製器及用於δ-σ調製器的方法 | |
US9912342B2 (en) | Flash analog-to-digital converter calibration | |
TWI685207B (zh) | 三角積分調變器的校正方法與校正電路 | |
US20170179971A1 (en) | Frequency-domain adc flash calibration | |
US9407279B2 (en) | Systems and methods of element scrambling for compensation and calibration of analog-to-digital converter feedback | |
TWI547842B (zh) | 觸控偵測系統、差異積分調變器及其調變方法 | |
CN111106835B (zh) | 三角积分调变器的校正方法与校正电路 | |
US10778244B2 (en) | Correction method and correction circuit for sigma-delta modulator | |
US10541699B1 (en) | Signal processing and conversion | |
CN110971237B (zh) | 三角积分调变器的校正方法与校正电路 | |
TWI768847B (zh) | 具有訊號校正機制的數位至類比轉換裝置及方法 | |
US10742230B2 (en) | Correction method and correction circuit for sigma-delta modulator | |
CN110943742B (zh) | 三角积分调变器的校正方法与校正电路 | |
US9246509B1 (en) | Methods and apparatus for offline mismatch removal in sigma delta analog-to-digital converters | |
JP6542185B2 (ja) | マルチステージデルタシグマアナログ・デジタル変換器における信号伝達関数等化 | |
CN111010188A (zh) | 一种连续时间sigma-delta模数转换器的电阻电容校准电路 | |
WO2020097939A1 (zh) | 一种误差校正方法及时间交织模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |