JP2019161650A

JP2019161650A - アナログ−デジタル変換器のための、温度に基づいた基準利得の補正

Info

Publication number: JP2019161650A
Application number: JP2019042633A
Authority: JP
Inventors: ユンマファン; Yung Ma Fan; フェイパンユ; Fei Pan Yu
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2018-03-09
Filing date: 2019-03-08
Publication date: 2019-09-19
Anticipated expiration: 2039-03-08
Also published as: DE102019105957B4; JP6793770B2; DE102019105957A1; US10218370B1

Abstract

【課題】基準電圧に基づいてアナログ信号をデジタル信号に変換するアナログ−デジタル変換器（ＡＤＣ）における利得設定を制御するためのシステム、方法および回路を提供する。【解決手段】温度補償回路２００ｂは、温度利得補正回路２２０ｂと組み合わせ回路２３０とを含む。温度利得補正回路は、基準電圧に影響を与える温度に基づいて補正項を決定する。組み合わせ回路は、補正項を較正利得値と組み合わせて、補正された較正利得値を生成し、利得設定を制御するために、補正された較正利得値をＡＤＣ２５０に供給する。【選択図】図３Ｂ

Description

本開示は、アナログ−デジタル変換器（ＡＤＣ）の分野に関し、特に、温度に基づいてＡＤＣのための基準利得を補正するための方法、システムおよび回路に関する。

大抵のＡＤＣは、アナログ信号からデジタル信号への変換を実施するために基準電圧を使用する。基準電圧のわずかな変動でさえも、ＡＤＣの一貫性および精度に影響を与える。温度の変化は、基準電圧信号を生成する構成要素に関するデバイスの物理特性および製造公差に起因して、基準電圧信号に影響を与える。したがって、ＡＤＣの精度は、基準電圧の温度変動によって制限されることが多く、このことは、ＡＤＣの利得誤差につながってしまう。

以下では、回路、装置および／または方法の複数の実施例を、単なる例として説明する。これに関連して、添付の図面が参照される。

３つの異なるシリコンプロセスコーナーに関するバンドギャップ基準電圧の温度変動を示す１組の曲線である。図１Ａに示されるバンドギャップ基準電圧の変動に基づいて結果として生じるＡＤＣ利得の温度変動を示す１組の曲線である。温度Ｔ３において線形利得較正が実施された後の、ＡＤＣ利得の温度変動を示す１組の曲線である。記載された種々の態様によるＡＤＣと共に使用される温度補正回路の一例を示す図である。記載された種々の態様によるルックアップテーブルを含む温度補正回路の一例を示す図である。記載された種々の態様による補正項計算回路を含む温度補正回路の別の一例を示す図である。記載された種々の態様による、温度変動を補償するためにＡＤＣのための利得設定を制御するための方法の一例を示す図である。

ＡＤＣの精度は、基準電圧の温度変動によって制限されることが多く、このことは、ＡＤＣの利得誤差につながってしまう。多くのＡＤＣは、温度に依存しない基準電圧回路である「バンドギャップ電圧リファレンス」（「バンドギャップ」とも呼ばれる）を使用している。バンドギャップは、デバイスからの電源変動、温度変化および回路負荷によって引き起こされる変動に影響されない固定または一定の電圧を生成するように設計されている。しかしながら実際には、バンドギャップに基づいた基準電圧は、デバイスの物理特性および製造公差に起因して、±１％にもなり得る線形および非線形の両方の温度変動を有する。ＡＤＣの精度を改善するために、基準電圧の温度変動がアナログ領域またはデジタル領域において補償、補正、または較正される。

図１Ａは、３つの異なるシリコンプロセスコーナー０，１および２に関するバンドギャップ基準電圧の温度変動を示す。「プロセスコーナー」は、バンドギャップの性能に対して比較的極端な影響を有する複数のシリコンプロセスパラメータ値を組み合わせたものである。図１Ｂは、その結果として生じるＡＤＣ利得の温度変動を示す。Ｇ０，Ｇ１およびＧ２は、較正可能な線形利得である。Ｇ０は、目標利得である。図１Ｃは、温度Ｔ３において線形利得較正が実施された後の、ＡＤＣ利得の温度変動を示す。線形利得較正が実施された後に、顕著な非線形利得誤差が残留することが見て取れる。

アナログの基準電圧補正技術は、回路補償に頼っており、１つまたは２つの既知の温度でのアナログ較正を利用する（これはテスト時間のコストを招来する）。図１Ａ〜図１Ｃに示すように、線形温度変動（シリコンプロセスコーナーに依存する）によって引き起こされる利得誤差は、アナログトリミングを用いて補正することが可能である。非線形温度変動（シリコンプロセスコーナーに比較的依存しない）によって引き起こされる利得誤差は、別個のアナログ曲率補正回路を用いて補正され、このことは、基準電圧回路の複雑さと、曲率補正を実施するためのコストと、を増大させる。高精度の外部基準電圧を使用することもできるが、この解決法は、ＳｏＣの集積度を低下させ、システムコストおよびパッケージピンの追加を招来することとなる。

デジタルの基準電圧補正技術は、デジタル後処理を利用し、リアルタイムの温度情報に基づいたデジタル後処理中の非線形利得補正と同様に、（線形利得の温度成分を補正するための）１つまたは２つの既知の温度での較正を含む。システムオンチップ（ＳｏＣ）におけるデジタル信号処理（ＤＳＰ）の普及の増加により、デジタル後処理は、基準電圧補正にとって魅力的な選択肢となりつつある。ハードウェアベースのデジタル後処理では、多項式（プログラム可能な係数）またはルックアップテーブルを使用して、有限の組の温度依存性の補正係数を格納することが可能である。これらのデジタル後処理の解決法は、ハードウェアベースまたはプロセッサベースのデジタル算術演算を含む。

基準電圧の温度変動は、ＡＤＣ温度利得誤差につながるので、典型的には、非線形利得補正のためにいくつかの温度測定およびデジタル乗算演算が実施される。このことは、乗算演算を実施するためにプロセッサ／ファームウェアの介入または専用のデジタル算術ハードウェアが必要であることを意味する。プロセッサ／ファームウェアは、一部の用途、例えば機能安全性要件を有する自動車では利用することができない。専用のデジタル算術ハードウェアは、回路面積および電力の追加を招来する。

本願明細書に記載されるのは、デジタル算術乗算演算を使用してまたは使用せずに、温度影響に起因した基準電圧変動を補償するためにＡＤＣの利得のデジタル後処理補正を実施する方法、システムおよび回路である。記載された方法、システムおよび回路を、デジタル利得値が変換において固有であって高分解能で調整することが可能である、任意のＡＤＣに適用することができる。そのようなＡＤＣの例は、カウンタベースのフィルタ（例えばコムフィルタ）を有するデルタ−シグマＡＤＣ、（通常はカウンタベースの）離散的な時間サイクルを有する積分型ＡＤＣ（シングル、デュアルスロープ）である。

図２は、基準電圧Ｖｒｅｆの温度に起因する変動を補償するためにＡＤＣ１５０の利得を調整するように構成された温度補償システム１００の一例を示す。一般に、Ｄｏｕｔ（ＡＤＣによって生成されるデジタル出力符号）は、デジタルに変換されるアナログ電圧（Ｖｉｎ）とＶｒｅｆの比が乗算された、フルスケール出力符号ＦＳに等しい。
Ｄｏｕｔ＝ＦＳ・Ｖｉｎ／Ｖｒｅｆ
（式１）

温度信号（Ｔ）は、ＡＤＣ１５０に供給される基準電圧Ｖｒｅｆに影響を与える温度を表す。例えば、この温度は、Ｖｒｅｆを生成しているバンドギャップの温度またはそれに近い温度とすることができる。温度信号は、基準温度センサのような、温度を測定する温度センサによって生成することができる。あるいは、温度信号を、バンドギャップ付近の構成要素の検出された別のパラメータに基づいて「間接的に」生成してもよい。温度信号は、予想される動作温度の所定のセグメント化された範囲における温度のセグメントまたはサブレンジを識別するための温度セグメント識別子とすることができる。温度信号を、基準温度センサによって生成される、絶対温度に比例する（Proportional to Absolute Temperature：ＰＴＡＴ）電圧のような、既知の温度依存性の入力電圧とすることもできる。温度補償システム１００に温度を通知することができる他の任意の種類の温度信号を利用することもできる。

図１Ａ〜図１Ｃを参照しながら上述したように、「較正利得値」ＦＳｃａｌ（図１Ｃにおける較正された利得０ｃ，１ｃ，２ｃに等しい）を生成するために、ＦＳに対して線形利得較正が実施される。線形利得較正は、特定の較正温度Ｔ３において目標利得Ｇ０を得るために、フルスケール利得と基準電圧との線形関係に基づいて実施される。温度補償システム１１０は、温度がＴ３から逸脱した場合にＶｒｅｆの非線形温度変動を補償するために、較正利得値ＦＳｃａｌを調整する。これを達成するために、温度補償システム１００は、温度補償回路１１０を含み、この温度補償回路１１０は、補正され較正された利得値（ＦＳｃａｌ−Ｎ（Ｔ））を生成し、この補正され較正された利得値（ＦＳｃａｌ−Ｎ（Ｔ））は、ＡＤＣの利得制御回路１５５に供給される。

温度補償回路１１０は、温度信号（Ｔ）に基づいて補正項Ｎ（Ｔ）を生成する温度利得補正回路１２０を含む。補正項は、ＡＤＣに入力される基準電圧に対する温度の非線形影響を補正する。補正項は、組み合わせ回路１３０によって較正利得値ＦＳｃａｌと組み合わせられ、補正された較正利得値が生成される。１つの例では、組み合わせ回路は、デジタル加算器を含む。ＡＤＣ１５０は、温度補償回路１１０によって生成された補正された較正利得値を使用して、利得制御回路１５５によって制御されるように、アナログ−デジタル変換を実施する。

温度Ｔに関して、ＡＤＣ出力Ｄｏｕｔ（Ｔ）＝ＦＳ×Ｖｉｎ／Ｖｒｅｆ（Ｔ）であることを思い出されたい。基準電圧は、以下のように表現することができる。
Ｖｒｅｆ（Ｔ）＝ＶＢＥ（Ｔ）＋λ×Ｔ＝ＶＢＥＯ（Ｔｒ）＋ａ×Ｔ＋ｃ（Ｔ）
（式２）
＝ＶＢＥＯ（Ｔｒ）｛１＋ｈ（Ｔ）｝
（式３）
ａは、絶対温度に比例する（ＰＴＡＴ）補償の後におけるＶＢＥの残留線形項である。
ａ＝｛ＶＢＥ（Ｔｒ）−ＶＢＥｎｏｍ（Ｔｒ）｝／Ｔｒ
（式４）
ＶＢＥｎｏｍ（Ｔｒ）およびＶＢＥ（Ｔｒ）は、温度ＴｒにおけるＶＢＥ（Ｔ）の公称シリコン値および実際シリコン値である。製造工程のばらつきに起因して、ＶＢＥｎｏｍ（Ｔｒ）とＶＢＥ（Ｔｒ）とはそれぞれ異なっている。ａの値は、既知の温度での較正によって測定することができる。以下のことが既知である。
ｈ（Ｔ）＝｛ａ×Ｔ＋ｃ（Ｔ）｝／ＶＢＥＯ（Ｔｒ）
（式５）
ｃ（Ｔ）＝β×（Ｔ−Ｔｒ−Ｔ×Ｌｎ（Ｔ／Ｔｒ））
（式６）
β＝（ｋ／ｑ）×（η−ｍ）
（式７）
βの値は、物理定数（ｋ，ｑ）およびプロセスパラメータ（η，ｍ）に依存しており、シリコンの特性化によって最も良好に得られる。ｍは、バイポーラコレクタ電流の温度指数である（ＰＴＡＴ設計の場合、抵抗温度係数に起因して典型的には１未満である）。ＶＢＥＯ（Ｔｒ）は、理想的な基準電圧Ｖｒｅｆ_{ｉｄｅａｌ}である。

Ｄｏｕｔ（Ｔ）は、以下のように表現することができる。
Ｄｏｕｔ（Ｔ）＝ＦＳ×ＶＩＮ／［Ｖｒｅｆ_{ｉｄｅａｌ}｛１＋ｈ（Ｔ）｝］＝ＦＳ（Ｔ）×ＶＩＮ／Ｖｒｅｆ_{ｉｄｅａｌ}
（式８）
ＦＳ（Ｔ）＝ＦＳ／｛１＋ｈ（Ｔ）｝
（式９）

温度Ｔｃでの一点較正の場合には、
Ｄｏｕｔ（Ｔｃ）＝ＦＳ（Ｔｃ）×ＶＩＮ／Ｖｒｅｆ_{ｉｄｅａｌ}
（式１０）
であり、Ｄｏｕｔ（Ｔｃ）＝ＦＳ_{ｉｄｅａｌ}×ＶＩＮ／Ｖｒｅｆ_{ｉｄｅａｌ}と設定し、ＦＳ_{ｉｄｅａｌ}が、理想的なフルスケールカウントＦＳ（Ｔｃ）＝ＦＳ_{ｉｄｅａｌ}である場合には、
ＦＳ＝ＦＳ_{ｉｄｅａｌ}×｛１＋ｈ（Ｔｃ）｝＝ＦＳ_{ｉｄｅａｌ}＋ＦＳ_{ｉｄｅａｌ}×ｈ（Ｔｃ）
（式１１）
ＦＳｃａｌ＝ＦＳ_{ｉｄｅａｌ}＋Ｎｃａｌ
（式１２）
である。Ｎｃａｌ＝整数［ＦＳ_{ｉｄｅａｌ}×ｈ（Ｔｃ）］であり、ＦＳｃａｌは、Ｎｃａｌによって定義された、デジタル較正されたフルスケール利得である。フルスケール利得（ＦＳｃａｌ）とＶｒｅｆの間には線形関係が存在する。
Ｄｏｕｔ（Ｔ）＝ＦＳ×ＶＩＮ／Ｖｒｅｆ（Ｔ）×ＶＩＮ
（式１３）
Ｔｃでの較正中、
ＦＳｃａｌ／Ｖｒｅｆ（Ｔｃ）＝ＦＳ_{ｉｄｅａｌ}／Ｖｒｅｆ_{ｉｄｅａｌ}
（式１４）
ＦＳｃａｌ＝（ＦＳ_{ｉｄｅａｌ}／Ｖｒｅｆ_{ｉｄｅａｌ}）×Ｖｒｅｆ（Ｔｃ）＝Ｇ×Ｖｒｅｆ（Ｔｃ）
（式１５）
である。Ｇ＝（ＦＳ_{ｉｄｅａｌ}／Ｖｒｅｆ_{ｉｄｅａｌ}）は、線形利得係数である。

較正後には、
Ｄｏｕｔ（Ｔ）＝ＦＳ（Ｔ）×ＶＩＮ／Ｖｒｅｆ_{ｉｄｅａｌ}＝［ＦＳｃａｌ／｛１＋ｈ（Ｔ）｝］×ＶＩＮ／Ｖｒｅｆ_{ｉｄｅａｌ}
（式１６）
であり、ｈ（Ｔ）＜＜１，１／｛１＋ｈ（Ｔ）｝≒｛１−ｈ（Ｔ）｝の場合には、
Ｄｏｕｔ（Ｔ）≒［ＦＳｃａｌ×｛１−ｈ（Ｔ）｝］×ＶＩＮ／Ｖｒｅｆ_{ｉｄｅａｌ}＝［ＦＳｃａｌ−ＦＳｃａｌ×ｈ（Ｔ）］×ＶＩＮ／Ｖｒｅｆ_{ｉｄｅａｌ}
（式１７）
＝［ＦＳｃａｌ−Ｎ（Ｔ）］×ＶＩＮ／Ｖｒｅｆ_{ｉｄｅａｌ}
（式１８）
である。

Ｎ（Ｔ）＝整数［ＦＳｃａｌ×ｈ（Ｔ）］であり、Ｎ（Ｔ）は、温度依存性の補正項であり、較正されたフルスケールカウントＦＳｃａｌから減算される。１つの例では、この補正項を、ルックアップテーブル（ＬＵＴ）に格納することができる（図３Ａを参照）。２の補数の形式を用いると、温度依存性の補正項を計算するためにデジタル加算器だけでよくなる。デジタル加算器は、デジタル乗算器に比べて格段に単純である。

このことは、つまり、
Ｄｏｕｔ（Ｔ）＝［ＦＳ_{ｉｄｅａｌ}＋Ｎｃａｌ−Ｎ（Ｔ）］×ＶＩＮ／Ｖｒｅｆ_{ｉｄｅａｌ}
（式１９）
＝［｛ＦＳ_{ｉｄｅａｌ}＋Ｎｃａｌ−Ｎ（Ｔ）］｝／ＦＳ_{ｉｄｅａｌ}］×ＦＳ_{ｉｄｅａｌ}×ＶＩＮ／Ｖｒｅｆ_{ｉｄｅａｌ}
（式２０）
＝ＧａｉｎＴｒｉｍ（Ｔ）×Ｄｏｕｔ_{ｉｄｅａｌ}
（式２１）
を意味する。
ＧａｉｎＴｒｉｍ（Ｔ）＝［ＦＳ_{ｉｄｅａｌ}＋Ｎｃａｌ−Ｎ（Ｔ）］／ＦＳ_{ｉｄｅａｌ}
（式２２）
Ｄｏｕｔ_{ｉｄｅａｌ}＝ＦＳ_{ｉｄｅａｌ}×ＶＩＮ／Ｖｒｅｆ_{ｉｄｅａｌ}
（式２３）
である。

図３Ａは、温度影響に起因したＶｒｅｆの変動を補償するために、ルックアップテーブルを利用してＡＤＣ２５０の利得を調整する温度補償システム２００ａの一例を示す。システム２００ａは、線形利得調整回路２１５と、温度利得補正回路２２０ａと、を含む。温度信号生成器２６０ａは、温度信号（Ｔ）を生成し、この温度信号（Ｔ）は、図示の例では、−５５℃〜１８５℃の予想される動作範囲の２４個のサブレンジの中から１つの温度セグメントを識別する。既に上述したように、温度信号生成器２６０ａは、温度を直接的に測定する温度センサを含むことができるか、またはシステム２００ａに近接する電子構成要素動作パラメータに基づいて温度を推定する回路を含むことができる。温度信号生成器２６０ａは、ＰＴＡＴ電圧または温度値のデジタル表現を生成する基準温度センサとすることができる。

ＡＤＣ２５０は、ＶｉｎとＶｒｅｆとの間の比較に基づいて一連の１および０を生成するΔΣ変調器を含む。Ｄｏｕｔを生成するために、カウンタフィルタは、変調器によって所定のカウント数の間に生成された１の数、すなわち「利得カウント」をカウントする。利得制御回路２５５は、格納されている利得カウントと、利得カウンタ値と、の間の比較に基づいてカウンタの利得カウント時間を調整する。格納されている利得カウントは、これから説明するように、温度補償システムによって生成された補正された較正利得値である。

線形利得回路２１５は、フルスケール利得と、較正中に得られた基準電圧と、の間で決定された線形関係に基づいて線形利得カウントを生成する。この利得カウント値は、フラッシュメモリに格納される。ＡＤＣの起動時に、フラッシュメモリの内容が較正レジスタに格納される。線形利得回路２１５は、較正レジスタの内容を読み取ることによって線形利得カウントを選択または計算する。

温度利得補正回路２２０ａは、ルックアップテーブル（ＬＵＴ）２２５ａを含み、このルックアップテーブル（ＬＵＴ）２２５ａでは、温度セグメントが、正または負であり得る温度利得カウント（補正項）にマッピングされている。ＬＵＴ２２５ａは、利用され得る温度セグメントと、温度セグメントにマッピングされた特定の補正項と、の単なる一例を示す。ＬＵＴ２２５ａは、フラッシュメモリ２２２ａに格納することができ、起動時に、温度利得補正回路２２０ａにアクセス可能にされる（例えばバッファまたはレジスタに転送される）。あるいは、ＬＵＴを、ハードコード化されたデジタルロジックとして実装することができる。温度利得補正回路２２０ａは、温度セグメント識別子（Ｔ）を受信し、ＬＵＴ２２５ａにおけるそのセグメントにマッピングされた温度利得カウント補正項Ｎ（Ｔ）を出力する。組み合わせ回路２３０は、較正利得値を補正項と組み合わせて、補正された較正利得値を生成し、この補正された較正利得値が、カウンタフィルタに対する利得カウントとしてＡＤＣに供給される。１つの例では、組み合わせ回路２３０はデジタル加算器である。

図３Ａのシステムでは、利得補正の精度は、利得カウントの分解能（１／ＦＳ_{ｉｄｅａｌ}）および補正項に依存する。補正項Ｎ（Ｔ）の誤差は、整数丸め誤差であるだけでなく、ＬＵＴに格納されている離散的な温度点の数でもある。
誤差［Ｎ（Ｔ）］＝ＦＳｃａｌ×ｈ（Ｔ）−整数［ＦＳｃａｌ×ｈ（Ｔｉ）］
（式２１）
Ｔｉは、格納されている、実際の温度Ｔに最も近い温度点である。

図３Ｂは、温度影響に起因したＶｒｅｆの変動を補償するために、温度利得補正計算回路２２５ｂを利用してＡＤＣ２５０の利得を調整する温度補償システム２００ｂの一例を示す。システム２００ｂは、線形利得調整回路２１５と、温度利得補正回路２２０ｂと、を含む。温度信号生成器２６０ｂは、温度信号（Ｔ）を生成する。既に上述したように、温度信号生成器２６０ｂは、温度を直接的に測定する温度センサを含むことができるか、またはシステム２００ｂに近接する電子構成要素動作パラメータに基づいて温度を推定する回路を含むことができる。温度信号生成器２６０ｂは、ＰＴＡＴ電圧または温度値のデジタル表現を生成する基準温度センサとすることができる。

線形利得回路２１５は、較正中に得られた既知の入力電圧Ｖｉｎに対する測定された出力に基づいて線形利得カウントを生成する。この利得カウント値は、フラッシュメモリに格納される。ＡＤＣの起動時に、フラッシュメモリの内容が較正レジスタに格納される。線形利得回路２１５は、較正レジスタの内容を読み取ることによって線形利得カウントを選択または計算する。

温度利得補正回路２２０ｂは、温度利得計算回路２２５ｂを含み、この温度利得計算回路２２５ｂは、温度信号（Ｔ）に基づいて温度利得カウント補正項を計算する。温度利得計算回路２２５ｂは、温度の非線形関数に基づいて補正項を計算する。温度と補正項との間の関係を表す非線形方程式は、フラッシュメモリ２２２ｂに格納することができ、起動時に、温度利得補正回路２２０ｂにアクセス可能にされる（例えばバッファまたはレジスタに転送される）。あるいは、非線形方程式を、ハードコード化されたデジタルロジックとして実装することができる。温度利得補正回路２２０ｂは、温度信号（Ｔ）を受信し、温度利得計算回路２２５ｂによって計算された温度利得カウント補正項Ｎ（Ｔ）を出力する。組み合わせ回路２３０は、較正利得値を補正項と組み合わせて、補正された較正利得値を生成し、この補正された較正利得値が、カウンタフィルタに対する利得カウントとしてＡＤＣに供給される。１つの例では、組み合わせ回路２３０はデジタル加算器である。

図４は、基準電圧に基づいてアナログ信号をデジタル信号に変換するアナログ−デジタル変換器（ＡＤＣ）のための利得設定を制御するための方法の一例を概説するフロー図である。本方法４００は、４１０において、基準電圧に影響を与える温度を表す温度信号を受信することを含む。４２０において、温度に基づいて補正項を決定し、４３０において、補正項を用いて較正利得値を調整し、補正された較正利得値を生成する。本方法は、４４０において、補正された較正利得値をＡＤＣの利得制御回路に供給することを含む。

本開示は、デジタル算術乗算を必要としない電圧基準温度変動のデジタル補正の一例を説明するものである（例えば図３Ａを参照）。ＡＤＣデジタル利得の、温度に基づいた補償が達成され、このような補償を、デジタル利得カウントが変換において固有であって高分解能で調整することが可能である、任意のＡＤＣに適用することができる。そのようなＡＤＣの例は、カウンタベースのフィルタを有するデルタ−シグマＡＤＣ、（通常はカウンタベースの）離散的な時間サイクルを有する積分型ＡＤＣ（シングル、デュアルスロープ）である。

上記の説明から、記載されたシステム、回路および方法が、温度影響に起因した基準電圧の変動を補償するためにＡＤＣの利得を調整していることが理解されるであろう。いくつかの例では、記載されたシステム、回路および方法は、乗算演算に頼らない単純化された実施態様を用いたデジタル後処理の解決法において、リアルタイムの温度補正を提供する（例えば図３Ａを参照）。

本発明は、１つまたは複数の実施態様に関して図示および記載されてきたが、代替および／または修正が、添付の請求の範囲の精神および範囲から逸脱することなく図示例に対して行われてもよい。特に、上述した構成要素または構造（アセンブリ、装置、回路、システム等）によって実行されるさまざまな機能に関して、この種の構成要素を記載するために用いられる用語（「手段」の参照を含む）は、特に明記しない限り、本発明の例示的な実施態様に図示される本願明細書における機能を実行する開示された構造に構造的に等しくないとしても、記載されている構成要素の特定の機能を実行する任意の構成要素または構造（例えば、機能的に等価である）に対応することを意図する。

例は、特徴事項、例えば、方法、方法のステップまたはブロックを実行するための手段、命令を含む少なくとも１つの機械可読媒体を含んでもよく、命令は、機械によって実行されるとき、本願明細書に記載されている実施形態および例に従って複数の通信技術を用いた同時通信のために、機械に方法のステップまたは装置またはシステムのステップを実行させる。

例１は、基準電圧に基づいてアナログ信号をデジタル信号に変換するアナログ−デジタル変換器（ＡＤＣ）における利得設定を制御するように構成された温度補償回路において、温度利得補正回路と組み合わせ回路とを含む、温度補償回路である。温度利得補正回路は、基準電圧に影響を与える温度に基づいて補正項を決定するように構成されている。組み合わせ回路は、補正項を較正利得値と組み合わせて、補正された較正利得値を生成し、利得設定を制御するために、補正された較正利得値をＡＤＣに供給するように構成されている。

例２は、任意選択の要素を含有または省略しながら例１の特徴事項を含み、ここでは、温度利得補正回路が、温度を表す信号を温度センサから受信し、温度に基づいて補正項を決定するように構成されている。

例３は、任意選択の要素を含有または省略しながら例２の特徴事項を含み、ここでは、信号が、絶対温度に比例する電圧を含む。

例４は、任意選択の要素を含有または省略しながら例２の特徴事項を含み、ここでは、信号が、温度のデジタル表現を含む。

例５は、任意選択の要素を含有または省略しながら例２の特徴事項を含み、ここでは、信号が、ＡＤＣに近接して配置された温度センサによって生成される。

例６は、任意選択の要素を含有または省略しながら例２の特徴事項を含み、ここでは、信号が、熱シミュレーションに基づいて温度値が１つまたは複数の他の構成要素動作パラメータにマッピングされた熱モデルに基づいて生成される。

例７は、任意選択の要素を含有または省略しながら例１の特徴事項を含み、ここでは、温度利得補正回路が、温度とＡＤＣに入力される基準電圧との非線形関係に基づいて温度が補正項にマッピングされたルックアップテーブルを含む。

例８は、任意選択の要素を含有または省略しながら例１の特徴事項を含み、ここでは、温度利得補正回路が、温度を含む非線形方程式に基づいて補正項を計算するように構成されている。

例９は、任意選択の要素を含有または省略しながら例１の特徴事項を含み、ここでは、較正利得値が、フルスケール利得と、ＡＤＣに入力される基準電圧と、の線形関係に基づいて較正されたフルスケール利得値を含む。

例１０は、基準電圧に基づいてアナログ信号をデジタル信号に変換するアナログ−デジタル変換器（ＡＤＣ）のための利得設定を制御するように構成された方法である。本方法は、基準電圧に影響を与える温度を表す温度信号を受信することと、温度に基づいて補正項を決定することと、補正項を用いて較正利得値を調整し、補正された較正利得値を生成することと、補正された較正利得値をＡＤＣの利得制御回路に供給することと、を含む。

例１１は、任意選択の要素を含有または省略しながら例１０の特徴事項を含み、信号を生成する温度センサを用いて温度を測定することをさらに含む。

例１２は、任意選択の要素を含有または省略しながら例１０の特徴事項を含み、ここでは、信号が、絶対温度に比例する電圧を含む。

例１３は、任意選択の要素を含有または省略しながら例１０の特徴事項を含み、ここでは、信号が、温度のデジタル表現を含む。

例１４は、任意選択の要素を含有または省略しながら例１０の特徴事項を含み、ここでは、決定することが、温度が対応する補正項にマッピングされたルックアップテーブルに信号を入力することと、ルックアップテーブルの出力を補正項として決定することと、を含む。

例１５は、任意選択の要素を含有または省略しながら例１４の特徴事項を含み、ここでは、ルックアップテーブルでは、温度とＡＤＣに入力される基準電圧との非線形関係に基づいて温度が対応する補正項にマッピングされている。

例１６は、任意選択の要素を含有または省略しながら例１０の特徴事項を含み、ここでは、決定することが、温度を含む非線形方程式に基づいて補正項を計算することを含む。

例１７は、任意選択の要素を含有または省略しながら例１０の特徴事項を含み、ここでは、較正利得値が、フルスケール利得と、ＡＤＣに入力される基準電圧と、の線形関係に基づいて較正されたフルスケール利得値を含む。

例１８は、任意選択の要素を含有または省略しながら例１７の特徴事項を含み、ここでは、較正されたフルスケール利得値が、ＡＤＣの較正中に決定される。

例１９は、温度補償型のアナログ−デジタル変換器（ＡＤＣ）において、基準電圧に基づいて入力電圧をデジタル信号に変換するように構成されたＡＤＣであって、利得カウントに基づいて当該ＡＤＣの動作を制御する利得制御回路を含む、ＡＤＣと、温度補償システムと、を含む、温度補償型のアナログ−デジタル変換器（ＡＤＣ）である。温度補償システムは、温度を表す温度信号を受信し、温度と基準電圧との非線形関係に基づいて補正された較正利得値を生成し、補正された較正利得値を利得カウントとして利得制御回路に供給するように構成されている。

例２０は、任意選択の要素を含有または省略しながら例１９の特徴事項を含み、ここでは、温度補償システムが、温度と基準電圧との非線形関係に基づいて温度が補正項にマッピングされたルックアップテーブルを含む。

例２１は、任意選択の要素を含有または省略しながら例１９の特徴事項を含み、ここでは、温度補償システムが、温度を含む非線形方程式に基づいて補正項を計算するように構成された温度利得補正計算回路を含む。

例２２は、任意選択の要素を含有または省略しながら例１９の特徴事項を含み、ここでは、補正された較正利得値が、非線形関係に基づく補正項によって調整された、較正されたフルスケール利得値を含み、較正されたフルスケール利得値は、フルスケール利得と、ＡＤＣに入力される基準電圧と、の線形関係に基づく。

１つまたは複数の実施態様に関する上記の説明は、例示および説明を提供するが、包括的であることを意図しないし、または例示的な実施形態の範囲を開示された正確な形に限定することを意図しない。修正および変形は、上記の教示に照らして可能であるか、または例示的な実施形態の種々の実施態様の実践から得られ得る。

本願明細書に開示される態様に関連して記載されているさまざまな図示のロジック、ロジックブロック、モジュールおよび回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラム可能なロジック装置、別々のゲートまたはトランジスタロジック、別々のハードウェア構成要素または本願明細書に記載されている機能を実行するように設計されたこれらの任意の組み合わせを用いて実施または実行されてもよい。汎用プロセッサは、マイクロプロセッサでもよいが、代替的に、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラまたは状態機械でもよい。

本開示の図示の実施形態の上述した記載は、要約に記載されていることを含み、包括的であることを意図しないし、または開示された実施形態を開示された正確な形に制限することを意図しない。特定の実施形態および例が本願明細書において説明のために記載されているが、当業者が認識できるように、さまざまな変更が、この種の実施形態および例の範囲内にあるとみなすことができる。

この点に関しては、開示された特徴事項は、各種実施形態および対応する図面に関連して記載されてきたが、該当する場合、他の類似の実施形態が使用可能である、または、記載された実施形態に変更および追加を行い、開示された特徴事項と同一、類似、代替または代わりの機能を、そこから逸脱することなく実行できることを理解されたい。それゆえ、開示された特徴事項は、本願明細書に記載されているただ１つの実施形態に限定されるべきではなく、むしろ、以下に添付の請求の範囲に従って幅および範囲において解釈されるべきである。

本開示では、類似の参照符号は、類似の要素を参照するために用いられ、図示の構造および装置は、必ずしも一定の比率で描画されているわけではない。本願明細書において利用されるように、「モジュール」、「構成要素」、「システム」、「回路」、「要素」、「スライス」等の用語は、コンピュータ関連のエンティティ、ハードウェア、（例えば、実行中の）ソフトウェアおよび／またはファームウェアを参照することを意図する。例えば、回路または類似の用語は、プロセッサ、プロセッサ上で実行するプロセス、コントローラ、オブジェクト、実行ファイル、プログラム、記憶装置および／または処理装置を有するコンピュータとすることができる。例えば、サーバ上で実行するアプリケーションおよびサーバもまた、回路とすることができる。１つまたは複数の回路は、プロセス内に存在することができ、回路は、１つのコンピュータ上にローカルに存在することができ、かつ／または、２つ以上のコンピュータ間で分散されることができる。一組の要素または一組の他の回路は、本願明細書において記載可能であり、「組」という用語は、「１つまたは複数」と解釈可能である。

他の例として、回路または類似の用語は、電気または電子回路によって動作される機械部分により提供される特定の機能を有する装置とすることができ、電気または電子回路は、１つまたは複数のプロセッサによって実行されるソフトウェア・アプリケーションまたはファームウェア・アプリケーションによって動作可能である。１つまたは複数のプロセッサは、装置の内部にあっても外部にあってもよく、ソフトウェアまたはファームウェア・アプリケーションの少なくとも一部を実行することができる。さらに他の例として、回路は、電子構成要素により、機械部分なしで特定の機能を提供する装置とすることができ、電子構成要素は、電子構成要素の機能を少なくとも部分的に与えるソフトウェアおよび／またはファームウェアを実行するための、フィールドゲート、ロジック構成要素、ハードウェアエンコードされたロジック、レジスタ転送ロジック、１つまたは複数のプロセッサを含むことができる。

一方の要素が他方の要素に「電気的に接続されている」または「電気的に結合されている」と記載されている場合には、これらの要素によって形成された導電経路に沿って電流および／または電磁放射が流れることができるように、一方の要素を他方の要素に物理的に接続または結合することができることを理解すべきである。要素同士が相互に電気的に結合または接続されていると記載されている場合には、一方の要素と他方の要素との間に介在する導電要素、誘導要素、または容量要素を設けてもよい。さらに、相互に電気的に結合または接続される場合には、一方の要素は、物理的な接触または構成要素の介在なしに、電圧または電流の流れまたは電磁波の伝播を他方の要素に導くことが可能であってもよい。さらに、電圧、電流、または信号が要素に「印加されている」と記載されている場合には、この電圧、電流、または信号を、物理的な接続によって要素に導いてもよく、または物理的な接続を含まない容量結合、電磁結合、また誘導結合によって要素に導いてもよい。

「例示的」という用語の使用は、本発明の概念を具体的に提示することを意図する。本願明細書で使用される用語は、特定の例を説明することのみを目的としており、例を限定することを意図するものではない。本願明細書で使用される場合、単数形「１つの」（ａ，ａｎおよびｔｈｅ）は、文脈による明らかな別段の指示がない限り、複数形も同様に含むことを意図している。「含む」および「含んでいる」（ｃｏｍｐｒｉｓｅｓ，ｃｏｍｐｒｉｓｉｎｇ，ｉｎｃｌｕｄｅｓおよび／またはｉｎｃｌｕｄｉｎｇ）という用語は、本願明細書で使用される場合、記載された特徴、整数、ステップ、動作、要素および／または構成要素の存在を特定するものであるが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素および／またはそれらのグループの存在または追加を排除しないことをさらに理解すべきである。

Claims

基準電圧に基づいてアナログ信号をデジタル信号に変換するアナログ−デジタル変換器（ＡＤＣ）における利得設定を制御するように構成された温度補償回路において、
前記温度補償回路は、
前記基準電圧に影響を与える温度に基づいて補正項を決定するように構成された温度利得補正回路と、
組み合わせ回路と、
を含み、
前記組み合わせ回路は、
前記補正項を較正利得値と組み合わせて、補正された較正利得値を生成し、
前記利得設定を制御するために、前記補正された較正利得値を前記アナログ−デジタル変換器（ＡＤＣ）に供給する、
ように構成されている、
温度補償回路。
前記温度利得補正回路は、
前記温度を表す信号を温度センサから受信し、
前記温度に基づいて前記補正項を決定する、
ように構成されている、
請求項１記載の温度補償回路。
前記信号は、絶対温度に比例する電圧を含む、
請求項２記載の温度補償回路。
前記信号は、前記温度のデジタル表現を含む、
請求項２記載の温度補償回路。
前記信号は、前記アナログ−デジタル変換器（ＡＤＣ）に近接して配置された温度センサによって生成される、
請求項２記載の温度補償回路。
前記信号は、熱シミュレーションに基づいて温度値が１つまたは複数の他の構成要素動作パラメータにマッピングされた熱モデルに基づいて生成される、
請求項２記載の温度補償回路。
前記温度利得補正回路は、前記温度と、前記アナログ−デジタル変換器（ＡＤＣ）に入力される基準電圧と、の非線形関係に基づいて温度が補正項にマッピングされたルックアップテーブルを含む、
請求項１記載の温度補償回路。
前記温度利得補正回路は、前記温度を含む非線形方程式に基づいて前記補正項を計算するように構成されている、
請求項１記載の温度補償回路。
前記較正利得値は、フルスケール利得と、前記アナログ−デジタル変換器（ＡＤＣ）に入力される基準電圧と、の線形関係に基づいて較正されたフルスケール利得値を含む、
請求項１記載の温度補償回路。
基準電圧に基づいてアナログ信号をデジタル信号に変換するアナログ−デジタル変換器（ＡＤＣ）のための利得設定を制御するように構成された方法において、前記方法は、
前記基準電圧に影響を与える温度を表す温度信号を受信するステップと、
前記温度に基づいて補正項を決定するステップと、
補正項を用いて較正利得値を調整し、補正された較正利得値を生成するステップと、
前記補正された較正利得値を前記アナログ−デジタル変換器（ＡＤＣ）の利得制御回路に供給するステップと、
を含む方法。
前記方法は、前記温度信号を生成する温度センサを用いて前記温度を測定するステップをさらに含む、
請求項１０記載の方法。
前記温度信号は、絶対温度に比例する電圧を含む、
請求項１０記載の方法。
前記温度信号は、前記温度のデジタル表現を含む、
請求項１０記載の方法。
前記決定するステップは、
温度が対応する補正項にマッピングされたルックアップテーブルに前記温度信号を入力するステップと、
前記ルックアップテーブルの出力を前記補正項として決定するステップと、
を含む、
請求項１０記載の方法。
前記ルックアップテーブルでは、前記温度と、前記アナログ−デジタル変換器（ＡＤＣ）に入力される基準電圧と、の非線形関係に基づいて温度が対応する補正項にマッピングされている、
請求項１４記載の方法。
前記決定するステップは、前記温度を含む非線形方程式に基づいて前記補正項を計算するステップを含む、
請求項１０記載の方法。
前記較正利得値は、フルスケール利得と、前記アナログ−デジタル変換器（ＡＤＣ）に入力される基準電圧と、の線形関係に基づいて較正されたフルスケール利得値を含む、
請求項１０記載の方法。
前記較正されたフルスケール利得値を、前記アナログ−デジタル変換器（ＡＤＣ）の較正中に決定する、
請求項１７記載の方法。
温度補償型のアナログ−デジタル変換器（ＡＤＣ）において、
基準電圧に基づいて入力電圧をデジタル信号に変換するように構成されたアナログ−デジタル変換器（ＡＤＣ）であって、利得カウントに基づいて当該アナログ−デジタル変換器（ＡＤＣ）の動作を制御する利得制御回路を含む、アナログ−デジタル変換器（ＡＤＣ）と、
温度補償システムと、
を含み、
前記温度補償システムは、
温度を表す温度信号を受信し、
前記温度と前記基準電圧との非線形関係に基づいて補正された較正利得値を生成し、
前記補正された較正利得値を前記利得カウントとして前記利得制御回路に供給する、
ように構成されている、
温度補償型のアナログ−デジタル変換器（ＡＤＣ）。
前記温度補償システムは、前記温度と前記基準電圧との非線形関係に基づいて温度が補正項にマッピングされたルックアップテーブルを含む、
請求項１９記載の温度補償型のアナログ−デジタル変換器（ＡＤＣ）。
前記温度補償システムは、前記温度を含む非線形方程式に基づいて前記補正項を計算するように構成された温度利得補正計算回路を含む、
請求項１９記載の温度補償型のアナログ−デジタル変換器（ＡＤＣ）。
前記補正された較正利得値は、前記非線形関係に基づく補正項によって調整された、較正されたフルスケール利得値を含み、
前記較正されたフルスケール利得値は、フルスケール利得と、前記アナログ−デジタル変換器（ＡＤＣ）に入力される基準電圧と、の線形関係に基づく、
請求項１９記載の温度補償型のアナログ−デジタル変換器（ＡＤＣ）。