JPH06276097A - モノリシック電圧基準の較正方法及び装置 - Google Patents

モノリシック電圧基準の較正方法及び装置

Info

Publication number
JPH06276097A
JPH06276097A JP5235612A JP23561293A JPH06276097A JP H06276097 A JPH06276097 A JP H06276097A JP 5235612 A JP5235612 A JP 5235612A JP 23561293 A JP23561293 A JP 23561293A JP H06276097 A JPH06276097 A JP H06276097A
Authority
JP
Japan
Prior art keywords
digital
temperature
voltage
analog
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5235612A
Other languages
English (en)
Other versions
JP3167065B2 (ja
Inventor
Bruce D Signore
デル シグノア ブルース
Eric J Swanson
ジェイ スワンソン エリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crystal Semiconductor Corp
Original Assignee
Crystal Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crystal Semiconductor Corp filed Critical Crystal Semiconductor Corp
Publication of JPH06276097A publication Critical patent/JPH06276097A/ja
Application granted granted Critical
Publication of JP3167065B2 publication Critical patent/JP3167065B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K15/00—Testing or calibrating of thermometers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G12—INSTRUMENT DETAILS
    • G12B—CONSTRUCTIONAL DETAILS OF INSTRUMENTS, OR COMPARABLE DETAILS OF OTHER APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G12B13/00—Calibrating of instruments and apparatus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Abstract

(57)【要約】 （修正有） 【目的】 モノリシック電圧基準を温度の関数として較
正する方法及び装置を提供する。 【構成】 モノリシック電圧基準のエラー較正装置は、
トリミングを受けていない電圧と温度電圧を出力するバ
ンドギャップ電圧基準５０を有する。これらの電圧は共
にデルタ−シグマ型Ａ／Ｄコンバータ５２へ送られる。
コンバータ出力はデジタルフィルタ５４で処理された
後、ＥＥＰＲＯＭ６０へ記憶される。ＥＥＰＲＯＭは１
つのモードにおいて温度履歴データを、また別のモード
において温度補償データを記憶する。１つのモードで
は、マルチプライヤ／アキュムレータ７４が、ＥＥＰＲ
ＯＭからの温度補償パラメータを用いて補償係数を発生
させ、トリミング回路１４を制御するＤ／Ａコンバータ
７６へデジタルワードとして送る。トリミング回路はバ
ンドギャプ電圧基準の出力を温度補償する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的に電圧基準に関
し、さらに詳細にはアナログ−デジタルコンバータのよ
うなデータ収集装置に用いる、電圧基準を温度の関数と
して較正する方法に関する。
【０００２】
【従来の技術】従来型電圧基準はアナログ基準回路を用
いてその出力電圧をトリミングすることにより温度ドリ
フトを除去している。かかる方式を曲率補償(curvature
compensation)と呼ぶ。一般的に、この従来型アナログ
電圧基準としてバンドギャップ基準を利用する。このタ
イプのアナログ基準は負の温度係数をもつバイポーラ素
子のベース−エミッタ電圧Ｖbeと正の温度係数をもつ熱
電圧Ｖthの和より成る。この熱電圧は異なる電流密度で
作動する２つのバイポーラ素子のベース−エミッタ電圧
の差から求める。Ｖbe及びＶthの値は適当にスケーリン
グして全回路の温度係数を一次精度で相殺する必要があ
る。温度ドリフトをさらに低いレベルにするには二次或
いは三次の補償が必要である。
【０００３】従来の温度補償方法の主要な問題点は、こ
れらの操作がアナログ領域においてアナログ温度曲率補
償方式により行われることにある。電圧Ｖthは絶対温度
に比例する（ＰＴＡＴ）線形電圧であり、ベース−エミ
ッタ電圧は幾つかの二次及び／または三次項をもつため
温度と共に変化する多項式である。電圧Ｖbeを温度に関
して線形化すると以下の式が得られる。
【０００４】
【数１】 上式１の定数Ｋ、Ｆ、Ｇはデジタル「整数」値でなくて
アナログの実数「量」である。これらの量は、得られる
電圧が温度変化に感応しないようにスケーリングして加
算する必要がある。全てのスケーリング及び加算操作は
アナログ領域で行われるため、これらの回路は処理の不
確かさ(processing uncertainties)及び時間ドリフトに
影響される度合いが大きい。基準の温度性能の調整には
主としてレーザートリミングした抵抗を用いる。基準は
トリミング完了後実装されるため実装後の応力に起因し
て圧電効果による較正後のシフトが存在するのが普通で
ある。
【０００５】
【発明が解決しようとする課題】本発明は、未補償アナ
ログ電圧を発生するモノリシック基準電圧発生器を備え
る補償電圧基準を提供する。基準電圧発生器のエラーは
アナログ領域で測定した後アナログ−デジタルコンバー
タによりデジタル領域のデジタルエラー情報へ変換す
る。デジタルエラー情報に関連するデジタル補償パラメ
ータを記憶させるために持久型メモリを用いる。補償プ
ロセッサにより、アナログーデジタルコンバータから出
力されるデジタルエラー情報に対応するデジタル補償パ
ラメータの一部をメモリから選択する。このプロセッサ
は選択したデジタル補償パラメータを所定の補償アルゴ
リズムに従って処理することによりデジタル補償ワード
を出力する。補償回路はデジタル補償ワードを受けて該
デジタル補償ワードに応じて未補償アナログ電圧を補償
する。
【０００６】本発明の別のもう１つの特徴は、測定され
るエラーが温度エラーであることである。温度モニター
を、モノリシック基準電圧発生器と「共在(co-locate
d)」させてその発生器の温度を測定させアナログ温度信
号を出力させる。アナログ温度信号を該アナログ温度信
号と、モノリシック基準電圧と共在する内部の基準電圧
の比率を表わすデジタル温度信号へアナログ−デジタル
コンバータにより変換する。
【０００７】本発明のさらに別の特徴は、モノリシック
基準電圧発生器が発生される内部熱電圧基準を有するバ
ンドギャップ基準発生器より成ることである。この基準
はアナログ温度信号として出力され、アナログ−デジタ
ルコンバータが基準電圧発生器の未補償アナログ出力電
圧に対する熱電圧基準の比率であるデジタル温度信号を
与える。この内部熱電圧基準は絶対温度に比例する。
【０００８】本発明のさらに別の特徴は、テスト制御回
路を設けて、複数の温度における温度の関数としての未
補償アナログ出力電圧応答を測定して各測定温度に対し
てデジタル温度信号及びその関連のデジタルエラー電圧
信号が出力されるようにアナログ−デジタルコンバータ
を制御することである。これらの信号は各測定温度にお
いてメモリに記憶させる。アナログ−デジタルコンバー
タの入力にマルチプレクサを設けて外部の標準基準電
圧、未補償アナログ電圧、アナログ温度信号及び内部基
準電圧を受信させる。デジタルエラー信号は未補償アナ
ログ電圧と外部標準基準電圧の比率を表わすが、デジタ
ル温度信号はアナログ温度信号と内部基準電圧の比率を
表わす。
【０００９】本発明のさらに別の特徴は、補償回路がヒ
ステリシスを含むことである。補償回路の出力はデジタ
ル補償ワードの値が所定数の最下位ビットだけ変化する
までその変化を禁止される。
【００１０】以下、添付図面を参照して本発明を実施例
につき詳細に説明する。
【００１１】
【実施例】図１は曲率補償アナログ基準のブロック図を
示す。このアナログ基準は単一のチップ１０の上に形成
されたモノリシック回路である。このアナログ基準は電
圧ＶUNTRIMを出力する未だトリミングされていないモノ
リシックアナログ基準１２を含む。この電圧ＶUNTRIMは
デジタルバス１６上でデジタルトリミングコマンドワー
ドを受けるトリミング回路１４へ入力される。このデジ
タルトリミングコマンドワードはトリミング回路１４の
作動を制御するためその内部のデジタル−アナログコン
バータ（ＤＡＣ）へ入力される。トリミング回路１４の
出力が曲率補償済みアナログ電圧ＶTRIMである。
【００１２】バス１６上のデジタルトリミングコマンド
ワードはデジタル処理回路１５により発生される。この
処理回路１５はその１つの入力として温度測定装置１８
から温度測定値を受ける。この温度測定値と探索表２０
に記憶させた較正パラメータを組み合わせてデジタルバ
ス１６上へデジタルトリミングコマンドワードを出力す
る。ここで重要なことは、温度測定回路１８はチップ１
０上のアナログ基準１２及びそれ以外のブロックと一体
的であるため電圧の直接温度測定が行われることであ
る。これは外部の温度測定装置から温度測定値を外部の
ピンに入力するシステムとは対照的である。
【００１３】動作について説明すると、較正パラメータ
を探索表２０に記憶させた後、作動時の温度を測定して
デジタル処理回路１５に入力し、この温度測定値に対応
するパラメータを探索表２０から取り出してデジタル処
理回路１５のデジタル処理アルゴリズムに利用させる。
後述するように、電圧の温度ドリフトを補正するこの方
法はデジタル多項曲線当てはめアルゴリズムによるデジ
タル方式を利用する。
【００１４】図２は単一チップ１０上の図１に示したモ
ノリシック基準のさらに詳細なブロック図である。好ま
しい実施例において、トリミングを受けていないアナロ
グ基準１２はバンドギャップ電圧基準５０により実現す
る。しかしながら、これはいかなる種類のツェナー素子
或いは埋め込み型ツェナー素子のようなものでよい。バ
ンドギャップ電圧基準５０は一次補償されており、また
トリミング回路１４のトリミング動作のためその基準の
絶対値は重要ではない。バンドギャップ電圧基準５０は
アナログ基準電圧ＶUNTRIMを出力するが、この基準電圧
は基本的にバイポーラトランジスタのＶbeにこのＶbeに
対するＰＴＡＴ補正電圧ＫＶＴを加えたもので、Ｖbeの
線形温度変動を相殺する、即ち一次補償を行う。ＰＴＡ
Ｔ補正電圧を加えた後、電圧ＶUNTRIMの変動はほとんど
二次の温度変動によるものである。バンドギャップ電圧
基準の１つの特徴はＰＴＡＴ熱電圧を出力できることで
あり、この電圧はバンドギャップ基準内の異なる電流密
度で作動する２つのバイポーラ素子のベース−エミッタ
電圧間の差である。この電圧をＶthで示す。
【００１５】Ｖthヲバンドギャップ電圧基準５０が発生
するものとして示すが、バンドギャップ電圧基準と共在
する、即ち同じパッケージ或いは同じ基板上の別のＶth
発生器により発生させることも可能である。この別のＶ
th発生器は２つの異なる電圧密度で作動する２つのバイ
ポーラ素子により実現することができるが、この電圧Ｖ
thはこれら２つの素子のＶbe電圧の間の差である。
【００１６】電圧ＶUNTRIMはデルターシグマ型アナログ
−デジタルコンバータ５２に入力される。このアナログ
−デジタルコンバータは任意の次数、例えば２、３、４
次のものでよく、任意のトポロジー、例えば単一ルー
プ、マルチループ、マルチビットでよい。好ましい実施
例において、このアナログ−デジタルコンバータ５２は
二次電荷再分配型デルターシグマコンバータとしてシリ
コンで実現される。これはEarly et alの米国特許第
４，９４３，８０７号（発明の名称:Digitally Calibra
ted Delta-Sigma Analog-to-Digital Converter）に記
載されたデルターシグマコンバータのトポロジーに似て
いる。デルターシグマ型アナログ−デジタルコンバータ
５２は高い開ループ利得を有するアナログフィードバッ
クループ（コンパレータを含む）内に埋め込んだ１ビッ
トアナログ−デジタルコンバータより成る二次の変調器
を含む。アナログ入力信号はバンドギャップ電圧基準５
０のトリミングされていない出力ＶUNTRIMより成る。デ
ルターシグマ型アナログ−デジタルコンバータ５２内の
コンパレータの出力は、正または負の出力基準電圧に接
続した１組のスイッチより成る１ビットデジタル−アナ
ログコンバータを駆動する。このデジタルーアナログコ
ンバータの出力信号は積分キャパシタ上の電荷を零に近
い値に維持する。従って、コンパレータの出力のデュー
ティーサイクルはアナログ入力の値を表わす。デルター
シグマ型アナログ−デジタルコンバータ５２のサンプリ
ング周波数は３２７．６８ｋＨｚである。１ビットデジ
タル−アナログコンバータを用いているが高次の出力レ
ベルを用いてもよい。
【００１７】デルターシグマ型アナログ−デジタルコン
バータ５２の出力はデジタルフィルタ５４へ入力され
る。デジタルフィルタ５４は有限長インパルス応答型デ
ジタルフィルタであり、高速で低分解能の１ビットコン
パレータ出力を低周波数の１６ビット分解能出力に変換
する。デルターシグマ型アナログ−デジタルコンバータ
５２とデジタルフィルタ５４全体のダイナミックレンジ
は９０ｄＢより大きい。このフィルタの出力ワードレー
トは５Ｈｚである。デルターシグマ型アナログ−デジタ
ルコンバータ５２は論理制御回路５６により制御される
が、その制御は外部の理想電圧ＶIDEAL及び接地電圧だ
けでなく入力Ｖth及びＶUNTRIMを選択させるものであ
り、該コンバータの入力として多重化される。以下にお
いて詳しく説明するように、これらの電圧を用いて多項
曲線当てはめアリゴリズムを実行させる。
【００１８】デジタルフィルタ５４の出力はデジタルデ
ータバス５８に接続してあるが、このバスは電気的に消
去可能で且つプログラム可能なリードオンリーメモリ
（ＥＥＰＲＯＭ）に入力される。このＥＥＰＲＯＭ６０
は種々のパラメータを記憶に用いるが、後述するように
これらのパラメータは１つのモードにおいてそのパラメ
ータを測定し、別のモードにおいて最終較正パラメータ
を記憶させるに必要なものである。ＥＥＰＲＯＭ６０は
論理制御回路５６により発生されるアドレスをアドレス
バス６２を介してアドレス入力として受ける。さらに、
Ｉ／Ｏ回路６６の入力としてシリアルポート６４上でチ
ップ１０の外部においてアドレスを受けることができ
る。このＩ／Ｏ回路６６はアドレスバス６２及びデータ
バス５８とインターフェイスする。後述するように、較
正モードの間多数の温度においてチップ１０を較正する
ためのデータをＥＥＰＲＯＭ６０に記憶させる。この情
報は最終テストでＥＥＰＲＯＭから取り出され、最終補
正パラメータを計算した後チップの作動時に利用するた
めＥＥＰＲＯＭ６０に記憶させる。しかしながら、後述
するように、これら全ての動作をチップ上で行うことも
可能である。
【００１９】ＥＥＰＲＯＭをプログラミングする際、デ
ータをＥＥＰＲＯＭ６０に永続的に記憶させる必要があ
るが、これは持久型メモリであるからである。これはラ
イン６８上で受けて論理制御回路５６とインターフェイ
スする読取り／書込み信号（Ｒ／Ｗ）を用いて行う。図
示しないがＲ／Ｗ信号ライン６８はチップの外部でもイ
ンターフェイスされている。プログラミングは書込み動
作とプログラム電圧に関連して行う。プログラム電圧は
ＥＥＰＲＯＭ６０を能率良くプログラミングするため所
定の持続時間、所定のレベルにするに必要な普通の電圧
である。これはＥＥＰＲＯＭ６０に固有の特徴である。
１つの実施例において、このプログラム電圧はオンチッ
プ電荷ポンプ７０から得られるが、これはチップのプロ
グラミングに必要な適当な高電圧を与える。しかしなが
ら、好ましい実施例では、この電圧は外部で発生させ
る。電荷ポンプ７０におけるプログラム電圧の作用は論
理制御回路５６により制御される。
【００２０】データバス５８はまたマルチプライヤ／ア
キュムレータ７４に接続されているが、このマルチプラ
イヤ／アキュムレータ７４も論理制御回路５６により制
御される。マルチプライヤ／アキュムレータ７４はトリ
ミング回路１４へ入力するデジタル出力をデジタルバス
１６上に発生させる。マルチプライヤ／アキュムレータ
７４は１６ビット×１６ビットの乗算と１６ビットの加
算を行うことができる。この回路７４を用いて傾きと切
片の計算を下式に従って行う。
【００２１】
【数２】 以下においてこの式をさらに詳細に説明する。
【００２２】トリミング回路１４は基準トリミングデジ
タル−アナログコンバータ７６を含み、このコンバータ
はデジタル的にプログラム可能な抵抗分圧器として働く
抵抗型デジタル−アナログコンバータを用いる。その主
要な目的はトリミングされていない基準電圧を３．０ボ
ルトの値に調整することである。トリミングデジタル−
アナログコンバータの分解能は約５０マイクロボルトで
ある。基準トリミングデジタル−アナログコンバータ７
６は１６ビットの分解能を有するが全てのビットが利用
されるわけではない。トリミングされていない基準電圧
の変動は最悪のケースでも３．４乃至３．８ボルトの範
囲内にあり、３．０ボルトにトリミングするに過ぎない
ため、その範囲の１５％だけを利用する。このデジタル
−アナログコンバータのＤＮＬ及びＩＮＬは普通１／４
ＬＳＢに近い。
【００２３】図３乃至７を参照して、図示の曲線はデジ
タル曲線当てはめ操作を説明するものである。図３は、
バンドギャップ基準により出力される実際の電圧Ｖ
UNTRIMを理想的な電圧ＶIDEAL比較したプロットであ
る。これは電圧対温度のプロットである。曲線に沿うｎ
個のポイントにおいて、ＶUNTRIMを測定してＶIDEALと
比較しξnを評価する。これはＶUNTRIM曲線とＶIDEAL曲
線の間の差である。温度及び差の値を後で利用するため
記憶させる。後述するように、所与の温度におけるξn
が分かると、ＶIDEALの電圧を復元するにはこの値を任
意の所与の温度においてＶUNTRIMの値から差し引くこと
が必要があるに過ぎない。
【００２４】図４はデータ群の２つのセグメント、即ち
最初のセグメントと最後のセグメントに対するＶUNTRIM
とＶIDEALのプロットを表わす。ＴN-1＜Ｔx＜ＴNであれ
ば、ξx＝ξN-1である。これは長方形近似法であり、図
４の曲線に書き加えたものである。その結果を図５に示
す。各セクションのレベルがシフトされているが傾きは
調整されていない。
【００２５】図６はトリミングされていない電圧曲線を
不等辺四辺形で近似したさらに複雑な曲線当てはめ法を
示す。この方法では、Ｎ−１個のセグメントの各々が線
形補間アルゴリズムにより補間されている。このアルゴ
リズムはエンドポイントにつき実行した後、傾きと切片
を所与のセグメントについて計算する。例えば、傾きｍ
1を下式で計算する。
【００２６】
【数３】 ｙ切片は下式で計算する。
【００２７】
【数４】 通常動作時、温度を連続的にモニターし、その温度に応
じて適当なセグメントの傾き及び切片を共に求める。図
６に示す例では、温度ＴNとＴN-1の間の温度ＴX及び新
しい差電圧ξxを下式で計算する。
【００２８】
【数５】 ξxをトリミングされていない基準電圧から差し引くと
理想電圧ＶIDEALが得られる。本発明のチップによる実
施例は分解能を増加させるため不等辺四辺形による近似
法を用いる基準を含む。その結果を図７に示すが、これ
は不等辺四辺形による近似を行うためセクションごとに
下記の全体式を利用する。
【００２９】
【数６】 不等辺四辺形による近似を好ましい実施例で用いたが、
長方形による近似もまた利用可能である。さらに、他の
種類の高次多項曲線当てはめ法では多項当てはめアルゴ
リズムを利用することが可能である。最小自乗法または
スプライン曲線当てはめ法も利用可能である。さらに複
雑なアルゴリズムを用いると温度の変動により基準電圧
の受ける影響が少なくなる。多項当てはめ法は下式を利
用する。
【数７】 ＶUNTRIMに対して受入れ可能なＶTRIMを提供するに十分
な曲線当てはめ法を実行するためには、温度ベースライ
ンに沿って多数の点を設定する必要があることが分か
る。従って、実際の装置を温度を変化させて測定する必
要がある。後述するように、これらの測定はそれぞれバ
ーンイン(burn-in)工程の較正時それぞれの温度で行
う。このデータを持久型メモリに記憶させた後で取り出
す。この後でとは好ましい実施例では最終テストのこと
であるが、最終較正パラメータを計算してチップの実際
の作動時に用いるためＥＥＰＲＯＭ６０に記憶させる。
これについては後述する。
【００３０】図８はデルターシグマ多重化方式の概略図
である。この図から分かるように、デルターシグマ型ア
ナログ−デジタルコンバータ５２の入力は種々の動作を
行うため多重化されている。即ち、ＶUNTRIM、Ｖth、Ｖ
IDEAL及び接地電圧を用いてチップの較正及び作動の両
方に必要な情報が発生される。電圧ＶUNTRIMはノード８
４に接続してある。ノード８４はスイッチ８６，８８，
９０，９２，９４の入力に接続してある。スイッチ８
６，８８，９２のもう一方の端子はノード９６に接続し
てあり、このノードはデルターシグマ型アナログ−デジ
タルコンバータ５２のＶREFERENCE入力を構成する。ス
イッチ９０のもう一方の側はノード９８に接続してあ
り、デルターシグマ型アナログ−デジタルコンバータ５
２のＶSIGNAL入力を形成する。Ｖthはスイッチ１００の
一方の側に接続してあり、もう一方の側はノード９６に
接続してある。電圧ＶIDEALは外部の電圧標準１０２に
より発生され、その出力はスイッチ１０４の一方の側に
接続してあり、もう一方の側はノード９８に接続してあ
る。アースはスイッチ１０６の一方の側に接続してあ
り、そのもう一方の側はノード９８に接続してある。
【００３１】スイッチ８６はマルチプレクス制御信号φ
1により制御される。これはオフセットを測定するため
に利用する。スイッチ８８，９０は、利得を測定するた
めに利用するマルチプレクス制御信号φ2により制御さ
れる。スイッチ９２，１００は、温度を測定するために
用いるマルチプレクス制御信号φ3により制御される。
スイッチ９４，１０４は、電圧を測定するために用いる
マルチプレクス制御信号φ4により制御される。従っ
て、４つのマルチプレクス制御信号φ1−φ4により４つ
の動作モードが得られる。較正時、オフセット、利得、
温度及び電圧を全て測定してそれらをＥＥＰＲＯＭ６０
に記憶させたパラメータを発生させるために利用する。
作動時、温度を測定する。オフセットを求めるには、電
圧ＶUNTRIMを接地電圧と比較するだけでよく、利得につ
いては、ＶREFERENCE入力とデルターシグマ型アナログ
−デジタルコンバータ５２のＶSIGNAL信号をＶUNTRIM信
号に接続するだけでよい。温度の測定は、Ｖth信号をＶ
SIGNAL入力に入力させ、ＶUNTRIM信号をＶREFERENCE入
力に入力させて行う。電圧の測定は較正時ＶIDEAL信号
とＶUNTRIM信号を入力として与えることにより行う。
【００３２】図９はデルターシグマ型アナログ−デジタ
ルコンバータのブロック図である。ＶREFERENCE入力は
スイッチトキャパシタセクション１３０の一方の側に接
続され、もう一方の側は入力ノード１３２に接続されて
いる。この入力ノードは増幅器１３４の非反転入力に接
続されている。同様に、ＶSIGNAL入力はスイッチトキャ
パシタセクション１３６の一方の側を構成し、そのもう
一方の側も入力ノード１３２に接続されている。スイッ
チトキャパシタセクション１３０，１３６は従来型スイ
ッチトキャパシタセクションであり、キャパシタの各側
は２つの別個に制御されるスイッチを介してアースとス
イッチトキャパシタセクション１３０の入力及び出力に
接続される。作動について説明すると、第１サイクルに
おいてキャパシタの一方の側が接地されもう一方の側が
入力信号に接続されるが、第２サイクルではキャパシタ
のもう一方の側が接地され、前に接地されていた側が入
力ノード１３２に接続される。
【００３３】増幅器１３４の反転入力はアースに接続さ
れ、またフィードバックキャパシタ１３５は非反転入力
と出力との間に接続されている。増幅器１３４の出力は
スイッチトキャパシタセクション１３７の一方の側に接
続され、そのもう一方の側は第２段増幅器１３８の非反
転入力に接続されている。この増幅器１３８の負の入力
はアースに接続され、また増幅器の非反転入力と出力の
間にはフィードバックキャパシタ１４０が接続されてい
る。増幅器１３８の出力はスイッチ１４１の一方の側に
接続され、そのもう一方の側はノード１４２に接続され
ている。このノード１４２はスイッチ１４４を介して接
地され、またキャパシタ１４６の一方の側にも接続され
ている。キャパシタ１４６のもう一方の側はノード１４
８に接続されている。ノード１４８はスイッチ１５０を
介して接地されまたスイッチ１５４を介してコンパレー
タ１５２の入力に接続されている。コンパレータ１５２
の出力はＩ／Ｏデジタル流を構成する。ノード１４８は
またフィードバックパスを介してキャパシタ１５８の一
方の側とキャパシタ１６０の一方の側に接続されてい
る。このキャパシタ１５８のもう一方の側はアースに、
またキャパシタ１６０のもう一方の側はノード１６２に
接続されている。ノード１６２はスイッチ１６４を介し
てアースに接続されまたスイッチ１６６を介して増幅器
１３４の出力に接続されている。これらのスイッチ１４
０，１４４，１５０，１５４及びキャパシタ１４６は出
力部のスイッチトキャパシタセクションを構成する。ス
イッチ１６４，１６６及びキャパシタ１５８，１６０よ
りなるフィードバックパスは１ビットのデジタル−アナ
ログコンバータ・フィードバックパスを提供する。これ
は従来型動作である。これら全てのスイッチトキャパシ
タセクション及びスイッチのタイミングは周知であるた
めこれ以上説明しない。
【００３４】図１０はトリミング回路１４の詳細な論理
図である。電圧ＶUNTRIMはマルチタップ抵抗１８２の一
方の側に接続されている。この抵抗のもう一方の側はア
ースに接続されている。ワイパー１８４は抵抗１８２の
６５，５３６個のうちの任意の点に接続されるが、この
点はそれぞれデジタル的に選択可能である。ワイパーの
もう一方の端部はノード１８６に接続されている。この
ノード１８６はバッファ構成の演算増幅器１８８の一方
の入力に接続されている。演算増幅器１８８の反転入力
は出力に接続され、非反転入力はノード１８６に接続さ
れている。この演算増幅器は出力における出力電圧Ｖ
TRIMの駆動条件を満足させる。基準トリミングデジタル
−アナログコンバータ７６はワイパー１８４が接続され
るタップを選択することによりこの基準をトリミングす
るが、この新しい接続点または位置はデジタルバス１６
で受けたデジタルワードに応じて決まる。
【００３５】図１１はＥＥＰＲＯＭ６０の作動を示すブ
ロック図である。上述したように、このＥＥＰＲＯＭ６
０はチップがその内部で発生したデータを記憶すると共
に較正プロセスの実行及び最終的なデジタル補償ワード
発生のためそのデータのダウンロード及びアップロード
を行うべく外部からそのデータへアクセスしてきるよう
にする。従って、ＥＥＰＲＯＭ６０はチップの外部から
アクセスできなければならない。これはチップ上のピン
を多重化することにより容易に行える。さらに、プログ
ラム電圧制御スイッチ１９０に加えて、チップの外部に
おいてプログラム電圧を発生させる。これにより完全な
プログラム電圧がＶPROG端子に入力され、プログラム電
圧がＥＥＰＲＯＭ６０へ印加することが可能となる。Ｒ
／Ｗ信号は、マルチプレクサ１９２を介してＥＥＰＲＯ
Ｍ６０のＲ／Ｗ信号に接続されるピン上に入力される。
図示しないが、テストピンがあり、これは高レベルにな
ると多重化されたピンをテスト目的の信号を受けるテス
トモードにする。
【００３６】シリアルＩ／Ｏポート６４は１つのピン
と、マルチプレクサ１９４を介して並直列コンバータ１
９６とに接続されている。この並直列コンバータ１９６
は、マルチプレクサ１９４からのシリアル入力をデータ
バス５８へ出力するためのパラレルデータに変換すると
共に、バス５８からのパラレルデータをシリアルＩ／Ｏ
バス６４へ出力するように変換可能である。さらに、ア
ドレス発生器２００への接続のためマルチプレクサ１９
８によって多重化されたピン上にアドレス情報が受信さ
れる。アドレス発生器２００は論理制御回路５６の一部
であり、アドレスバス６２上へ出力されるアドレスを発
生することができる。テストモードでは、このモードの
アドレスピンを所定の持続時間の間、高レベルにするこ
とによりアドレスを入力させる。アドレス発生器２００
の内部カウンタが入力ピン上のパルスの長さによりその
アドレスを決定する。このアドレスはその後ＥＥＰＲＯ
Ｍ６０への出力でラッチされ、読取りモード時このデー
タは出力されるが書込みモード時は入力される。上述し
たように、チップの外部からこのＥＥＰＲＯＭ６０にア
クセスする目的はデータをアップロード及びダウンロー
ドするためである。しかしながら、システム全体をチッ
プ上に形成するとＥＥＰＲＯＭ６０への外部からのアク
セスは不要となる。
【００３７】較正動作時、外部温度制御器１９５及び温
度センサー１９６が提供される。外部温度制御器はバー
ンイン・オーブン内の運転温度を決定し、データを収集
するためのテストを始動させるＴＥＳＴ信号を発生する
ことができる。テスト時、システムは初期化され、信号
が論理制御ブロック５６へ入力される。論理制御ブロッ
ク５６はデータを測定するようにアナログ−デジタルコ
ンバータ５２に命令することが可能であり、その後この
データはＥＥＰＲＯＭ６０に記憶される。外部温度制御
器１９５は１３０°Ｃから３０°Ｃに減少する温度範囲
内の２３のポイントにおいて論理制御ブロック５６への
測定プロンプト信号を周期的に発生させることが可能で
ある。アナログ−デジタルコンバータ５２が測定を行う
と、その結果がＥＥＰＲＯＭ６０内の最初に利用可能な
場所に記憶される。内部カウンタ及び論理制御回路５６
は次の測定データが次の場所に記憶されるようにアドレ
スをインクリメントする。後述するように、情報の一部
は温度データである。温度データはそのデータがいかな
る温度で測定されたかについての情報を与える。後で、
データを取り出す際、関連の較正データを見付けるには
この温度データが必要であるにすぎない。
【００３８】図１２は本発明の別の実施例であり、その
較正動作は、テストモード時のデジタルエラー電圧及び
デジタル温度信号の発生と、温度が所定の温度範囲を越
えそして外部のＴＥＳＴ信号が存在するときＥＥＰＲＯ
Ｍ６０へ記憶させるための補償パラメータの計算とより
なる。ＥＥＰＲＯＭ６０に記憶させる補償パラメータは
その後バス１６上にデジタル補償ワードを発生させるた
めマルチプライヤ／アキュムレータにより利用される。
【００３９】動作について説明すると、マルチプレクサ
６３がデジタルフィルタ５４が出力したデータを受けて
それをデータバス５８或いはアドレスバス６２へ差し向
けることによりデータまたはアドレス情報を供給する。
較正モードでは、非常に小さい増分で多数の温度測定が
行われる。これは２３回の測定を行うに過ぎない上述の
実施例とは対照的である。従って、各温度値に対して較
正パラメータが計算される。ＥＥＰＲＯＭ６０に情報を
記憶させるためのアドレスは、温度測定の際デジタルフ
ィルタ５４により出力されるＴＥＭＰデジタル値に対応
する。従って、後述するように、ＲＵＮまたは作動時、
補償パラメータを出力するようＥＥＰＲＯＭ６０をアド
レスすることだけが必要である。さらに、マルチプライ
ヤ／アキュムレータ７４の制御により論理制御回路５６
が補償パラメータを発生し、それによりデジタル補償ワ
ードがＲＵＮ動作時、補償パラメータとしてＥＥＰＲＯ
Ｍ６０に記憶されるようにする。
【００４０】ＴＥＳＴ信号があると、マルチタップしき
い回路２０１はデータバス５８からデータを受けてその
温度で較正動作を始動させ、しきい値を過ぎると必ずＥ
ＥＰＲＯＭ６０へ記憶させるためデジタル補償ワードを
決定する。例えば、もし部品またはチップの温度が１３
０°Ｃから３０°Ｃへ変化すると、デジタルフィルタ５
４により出力されるデジタル温度値が多数のしきい値の
うちの１つを通過する。デジタル温度値がしきい値を通
過するごとに較正動作が始動され、その温度におけるア
ナログ−デジタルコンバータ５２が発生したデジタル温
度値及びデジタルエラー電圧がマルチプライヤ／アキュ
ムレータ７４へ入力され、マルチプライヤ／アキュムレ
ータ７４に関連する補償アルゴリズムに従ってデジタル
補償ワードが計算される。その後このデジタル補償ワー
ドが較正動作を始動させたデジタル温度値に関連してＥ
ＥＰＲＯＭ６０に記憶される。
【００４１】上述したように、これはデジタルフィルタ
５０により出力されるデジタル温度信号の値に関連する
ＥＥＰＲＯＭ６０内のアドレスにすぎない。さらに、ア
ドレス発生器２００はマルチタップしきい回路により制
御することが可能であり、その後温度電圧とデジタル補
償ワードの両方がそのアドレスに記憶される。このモー
ドでは、ＲＵＮ動作はデジタルフィルタ５４により出力
される値と、関連のデジタル補償ワードを出力させるた
めＥＥＰＲＯＭ６０に記憶されるＴＥＭＰ値との比較を
必要とする。図１２の実施例では、集積回路或いはモノ
リシック電圧基準発生器がＴＥＳＴ信号の存在に関連す
るある特定の温度範囲を過ぎるという事実だけによって
デジタル補償ワードを自動的に発生可能であることが分
かる。外部での測定は不要で、デジタルフィルタ５４の
出力へのアクセスも不要でありまた補償トリミング動作
を行うためＥＥＰＲＯＭ６０の内容へアクセスすること
も不要である。
【００４２】図１３はデータ収集動作を表わすフローチ
ャートである。この好ましい実施例では、複数のチップ
１０がバーイン工程を通るが、この工程ではチップは所
定時間、所定の高い温度及び低い温度でおいて不足電圧
状態に維持される。しかしながら、テストが完了すると
バーイン・オーブンを高温から室温へ変化させた後その
デバイスを取り出す。この温度低下時において、チップ
は較正を行うに十分な数の温度ポイントを与えるに必要
な温度範囲を通過する。この較正はその温度低下時にお
いて、温度制御器１９４により温度及び他のパラメータ
を温度の各増分ごとに自動的に測定することによって行
う。これらの温度増分は前もって決められている。この
方式は、チップを特殊なテストボード上に置いて主とし
て温度テストを行い、補正係数を指示させてそれを記憶
させる必要のある方式とは対照的である。この方式は、
後述するように、自動的に較正演算を行い、所定の情報
を計算し、ＥＥＰＲＯＭ６０にこの情報を記憶させるも
のである。
【００４３】さらに図１３を参照して、このフローチャ
ートはスタートブロック２０４でスタートし、ブロック
２０６へ進んでＮの初期値を零にセットする。好ましい
実施例のＮの値は２３個ある。プログラムは次に機能ブ
ロック２０８へ進んでＶＢＧと呼ぶ接地電圧とＶUNTRIM
の比率を測定する。これがオフセット値ＯＦＳＴであ
る。この測定はマルチプレクス制御信号φ1により容易
に行える。機能ブロック２１０で示すようにこれを記憶
させた後、プログラムは機能ブロック２１２へ進んでマ
ルチプレクス制御電圧φ２により利得を測定する。この
ためデルターシグマ型アナログ−デジタルコンバータ５
２の両方の入力に電圧ＶUNTRIMが印加されＶＢＧ対ＧＮ
Ｄの比率を得られる。機能ブロック２１４で示すよう
に、その後プログラムはこれを利得としてＥＥＰＲＯＭ
６０に記憶させる。
【００４４】次いでプログラムは機能ブロック２１６へ
進んで絶対電圧測定値を求める。これはマルチプレクス
制御信号φ4により行われるが、この信号は電圧を測定
するために用いられる。これは電圧ＶUNTRIMとＶIDEAL
の比率を測定する。これは機能ブロック２１８で示すよ
うに項ＶＢＧＡとして記憶される。さらにプログラムは
機能ブロック２２０へ進んでマルチプレクス制御信号φ
3により電圧Ｖth／電圧ＶUNTRIMまたはＶＢＧを測定す
ることにより温度を測定する。これは機能ブロック２２
２に示すように可変ＴＥＭＰとして記憶される。
【００４５】ここで重要なことは、ＴＥＭＰの値を求め
るときアナログ−デジタルコンバータ５２の基準入力が
電圧ＶUNTRIMに接続されていることである。このように
して、アナログ−デジタルコンバータ５２上のＴＥＭＰ
として出力される電圧信号はＲＵＮ動作時に出力される
電圧と同一である。これはＶUNTRIMの温度による変動が
反復的であるという事実による。このため、ＴＥＭＰの
値はＥＥＰＲＯＭ６０に記憶させた較正データの「タ
グ」として働く。ＥＥＰＲＯＭ６０に記憶された２つの
ＴＥＭＰ値の間の電圧を測定すると、これら２つの電圧
間の外挿が必要であるに過ぎない。このようにして、精
度がほぼ０．１度に維持される。
【００４６】ＴＥＭＰの値を記憶させた後、プログラム
は判定ブロック２２４へ進んでＮの値が最大値に等しい
か否かを判定する。もし等しくなければプログラムは
「Ｎ」パスを進んで機能ブロック２２６へ入りＮの値を
増分して機能ブロック２０８の入力へ戻る。しかしなが
ら、全測定完了後、プログラムは「Ｙ」パスに沿ってエ
ンドブロック２２８へ進む。各パラメータを計算により
求めた後記憶させると説明したが、システムは実際、Ｎ
の所与の値に対する４つの変数を全て蓄積した後これら
４つの値を４つの１６ビット・ブロックより成る１つの
６４ビットワードとしてＥＥＰＲＯＭに記憶させる。こ
こで重要なことは、データは温度低下時、自動的に収集
されてＥＥＰＲＯＭ６０に記憶されるということであ
る。これは補償パラメータを計算してＥＥＰＲＯＭ６０
内のこれらの補償パラメータを取り出した後、最終テス
トにおいて利用される。従って、ＥＥＰＲＯＭ６０は温
度補償パラメータ或いは関連の任意の温度より成るチッ
プの温度履歴を含む。さらに、温度低下時、較正パラメ
ータをチップにつき計算して補償係数だけをＥＥＰＲＯ
Ｍに記憶させることも可能である。
【００４７】図１４は、スタートブロック２３４でスタ
ートされる最終テストを表わすフローチャートである。
バーイン・オーブンから部品またはチップを取り出した
後、プログラムは機能ブロック２３６へ進んで変数ＴＥ
ＭＰ、ＶＢＧＡ、ＧＡＩＮ、ＯＦＳＴをダウンロードす
る。その後プログラムは機能プログラム２３８へ進んで
Ｎの値を零にセットし、機能ブロック２４０へ進んでエ
ラー値を計算する。このエラー値は本質的に、ＧＡＩＮ
のオフセット値をＶＢＧＡのオフセット値で割算し、そ
れから１を差し引いた後２16を乗算したものである。プ
ログラムはその後機能ブロック２４２へ進んでＮの傾き
を計算する。これはＮとＮ−１のエラー値の差をＴＥＭ
Ｐ（Ｎ）とＴＥＭＰ（Ｎ−１）の温度差で割算した値に
等しい。その後プログラムは機能ブロック２４４へ進ん
でｙ切片を計算する。このｙ切片はＮ−１のエラーとＮ
の傾きとＮ−１のＴＥＭＰ値の積の差に等しい。その後
プログラムは機能ブロック２４６へ進んでＴＥＭＰ、Ｓ
ＬＯＰＥ及びｙ切片値をアップロードする。プログラム
はその後判定ブロック２４８へ進んでＮの値が最大値に
等しいか否かを判定する。もし等しくなければ、プログ
ラムは機能ブロック２５０へ進んでその値を増分しその
後機能ブロック２４０の入力へ戻る。全ての計算が終わ
るとプログラムはエンドブロック２５２へ進む。
【００４８】図１５はＲＵＮ動作のフローチャートであ
り、スタートブロック２５４でスタートした後機能ブロ
ック２５６へ進んで温度電圧Ｖthとトリミングされてい
ない電圧ＶＢＧの比率を測定する。その後プログラムは
判定ブロック２５８へ進んでＴＥＭＰの値がＴＥＭＰ
（１）の値より低く曲線の最初の点を示すものであるか
否かを判定する。もしそうであれば、ＳＬＯＰＥとＹ
INTERCEPTはブロック２５９で示すようにＮ＝１に対し
て与えられるＳＬＯＰＥ及びＹINTERCEPTの値に等しい
値にセットされる。もしそうでなければ、プログラムは
判定ブロック２６０へ進んでＴＥＭＰの値が曲線のエン
ドポイントであるＴＥＭＰ（２１）より大きいか否かを
判定する。もしそうであれば、プログラムは判定ブロッ
ク２６２へ進んでＳＬＯＰＥ及びＹINTERCEPTの値をＮ
＝２１の値に等しいようにリセットする。もしＴＥＭＰ
の値が下方の境界より低いか或いは上方の境界よりも高
い場合は、プログラムは判定ブロック２６４へ進んでＴ
ＥＭＰがＴＥＭＰ（Ｎ）とＴＥＭＰ（Ｎ＋１）との間に
あるか否かの判定を行う。もしそうでなければ、プログ
ラムは判定ブロック２５８の入力へ戻ってＴＥＭＰの値
がどこにあるかを再びチェックする。しかしながら、Ｔ
ＥＭＰの値がこれらの範囲間にある場合、プログラムは
機能ブロック２６６へ進んでＳＬＯＰＥとＹINTERCEPT
の値をＮの値に対するＳＬＯＰＥ及びＹINTERCEPTに等
しい値にセットする。機能ブロック２５９，２６２，２
６６の出力は機能ブロック２６８へ進む。
【００４９】機能ブロック２６８においてＥＲＲＯＲの
値を求めるが、これはＳＬＯＰＥ（Ｎ）とＴＥＭＰの積
にＮの切片値を加えたものに等しい。その後プログラム
は機能ブロック２７２へ進んでＶDACの値を計算する
が、この値はＥＲＲＯＲ値をＶUNTRIM／２16で割算した
もので、ＥＲＲＯＲ値は２16個のセグメントの各々に対
して５０マイクロボルトの増分で変化する。プログラム
はその後機能ブロック２７４へ進んで出力ＶＢＧ（Ｖ
UNTRIM）とＶDACの差であるＶTRIMの値を計算する。そ
の後プログラムは機能ブロック２５６の入力へ戻るが、
２００ミリ秒の一定の時間インターバルで循環する。
【００５０】この通常動作時、デルタ−シグマ型コンバ
ータはマルチプレクス制御信号φ3に対応するモードに
ロックされ、２００ミリ秒の一定の時間インターバルで
測定値が得られる。温度が変化すると、デジタルマルチ
プライヤ／アキュムレータ７４がデルタ−シグマ出力ワ
ードに基づいて正しい温度セグメントを選択し、この対
象となるセグメントに対応する傾き及び切片情報を用い
てその計算を行う。この計算の結果が基準トリミングデ
ジタル−アナログコンバータ７６を制御し、トリミング
された基準電圧が常に正しくなるようにエラー電圧を調
整する。
【００５１】図１６はヒステリシスのない場合とヒステ
リシスのある場合の２つの状態に対する補償された出力
電圧ＶTRIMのプロットを示す。ヒステリシス曲線は曲線
２８０で示し、ヒステリシスのない曲線は曲線２８２で
表わす。ヒステリシスにより一定の時間での補償方式に
存在する問題が解決する。例えば、集積回路の温度が２
つの可能なデジタル−アナログコンバータ・トリミング
コードの正確にその境界上の温度であるとき、トリミン
グされた基準は３．０ボルトの電圧上の、周波数５Ｈｚ
のＤＡＣトリミングが１ＬＳＢの（±５０マイクロボル
ト）の方形波をもつかもしれない。その結果曲線２８２
が得られる。好ましい実施例では、集積回路に対してデ
ジタルヒステリシスアルゴリズムを実行するため、基準
トリミングデジタル−アナログコンバータは電圧基準が
トリミングされる前に１よりも大きい一定数の最下位ビ
ットだけ変化する必要がある。好ましい実施例では、ヒ
ステリシスの値は５にセットされているため、これがデ
ジタル−アナログコンバータ・トリミング出力が変化す
る前に変化する必要のある最下位ビットの数となる。こ
れにより小さな温度偏移に対する基準電圧の見掛上のス
テップ数が減少する。
【００５２】較正時、マルチプレクサへの制御信号φ4
が存在する間トリミングされていない電圧基準ＶUNTRIM
の絶対値を得るために外部の標準基準電圧を用いる。こ
の外部電圧はバーンイン・オーブン内の全ての集積回路
に接続されているため、長い印刷回路板が必要である。
このバーンイン・オーブンの環境は、望ましくない周波
数６０Ｈｚの干渉の存在を回避できない環境である。外
部の標準基準電圧を読み取ると６０Ｈｚのライン周波数
の干渉の問題が悪化するだけである。
【００５３】この問題を解決するため、マルチプレクサ
制御信号φ4が存在する期間の間逆デルタ−シグマ変換
を行う。通常、外部電圧標準がデルタ−シグマ基準入力
に接続され、トリミングされていない電圧ＶUNTRIMがデ
ルタ−シグマ信号入力に接続される。本実施例では、そ
の逆でもよい。そのようにするとデジタルフィルタのデ
ルタ−シグマ信号入力における減衰が利用できる。デジ
タルフィルタ５４の零点は５Ｈｚの倍数点にあるため、
外部の電圧標準に存在する任意の５０Ｈｚまたは６０Ｈ
ｚのライン周波数による干渉がデジタルフィルタ５４に
より大きく減衰され、測定値を不正確にすることはな
い。この逆変換は各セグメントに対して傾き及びｙ切片
値を計算するときテストを行う人が留意する。
【００５４】要約すると、本発明はバンドギャップ電圧
基準回路のようなアナログ基準電圧発生器をトリミング
する方法を提供する。アナログ−デジタルコンバータを
用いて、トリミングされていない電圧を理想電圧と比較
すると共にそのトリミングされていない電圧を温度電圧
とも比較する。この情報を用いて補償パラメータを較正
する。これらの補償パラメータはチップの内部温度が変
化するバーンイン工程の間に計算により求める。温度が
このように変化する間、トリミングされていない電圧を
温度に対して補償するに必要な較正パラメータを求めて
これを持久型メモリに記憶させる。チップの作動時、温
度を測定して適当な補償係数を持久型メモリから取り出
し、これを用いてその電圧をトリミングするアナログト
リミング回路を制御するデジタル補償ワードを発生させ
る。
【００５５】
【図面の簡単な説明】
【図１】アナログ基準をトリミングする回路の全体ブロ
ック図。
【図２】アナログ基準をトリミングする好ましい実施例
のさらに詳細なブロック図。
【図３】図２のブロック図に用いる曲線当てはめアルゴ
リズムを示す図。
【図４】図２のブロック図に用いる曲線当てはめアルゴ
リズムを示す図。
【図５】図２のブロック図に用いる曲線当てはめアルゴ
リズムを示す図。
【図６】図２のブロック図に用いる曲線当てはめアルゴ
リズムを示す図。
【図７】図２のブロック図に用いる曲線当てはめアルゴ
リズムを示す図。
【図８】異なる動作モードを制御するためのデルタ−シ
グマコンバータの多重化方式を示す詳細なブロック図。
【図９】デルタ−シグマ型アナログ−デジタルコンバー
タの詳細なブロック図
【図１０】トリミング回路及びセグメント化されたデジ
タル−アナログコンバータの簡単なブロック図。
【図１１】ＥＥＰＲＯＭのプログラミング動作を示すブ
ロック図。
【図１２】ＥＥＰＲＯＭのプログラミング動作を示すブ
ロック図。
【図１３】データ収集動作のフローチャート。
【図１４】ＥＥＰＲＯＭに記憶させる補償係数を発生さ
せるための最終テストのフローチャート。
【図１５】温度補償動作のフローチャート。
【図１６】ヒステリシスがある場合とない場合のセグメ
ント化されたデジタル−アナログコンバータ出力の比較
プロットである。
【符号の説明】
１０ チップ １２ トリミングされていないモノリシックアナログ基
準 １４ トリミング回路 １５ デジタル処理回路 １６ デジタルバス １８ 温度測定装置 ２０ 探索表 ５０ バンドギャプ電圧基準 ５２ デルタ−シグマ型アナログ−デジタルコンバータ ５４ デジタルフィルタ ５６ 論理制御回路 ６０ ＥＥＰＲＯＭ ６２ アドレスバス ６６ Ｉ／Ｏ回路 ７０ 電荷ポンプ ７４ マルチプライヤ／アキュミュレータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エリック ジェイ スワンソン アメリカ合衆国 テキサス州 オースティ ン レジャーウッズ 505

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 未補償アナログ電圧及び二次デジタル補
    償ワードを受け、二次デジタル補償ワードの入力値に応
    じて未補償アナログ電圧を補償し、補償済みアナログ電
    圧を出力する補償回路と、 補償回路の環境の関数として変化する環境パラメータを
    受け、所定の補償アルゴリズムに従って一次デジタル補
    償ワードを発生させる補償プロセッサと、 一次デジタル補償ワードを受け、二次デジタル補償ワー
    ドを出力するヒステリシス回路とよりなり、 一次デジタル補償ワードと二次デジタル補償ワードの間
    に、二次デジタル補償ワードの値が変化する前に一次デ
    ジタル補償ワードの値が変化するようなヒステリシスが
    与えられていることを特徴とするモノリシック補償済み
    電圧基準。
  2. 【請求項２】 前記補償回路は、 未補償アナログ電圧を発生させる基準電圧発生器と、 基準電圧発生器に関連する所定環境パラメータを測定
    し、測定環境パラメータに対応するアナログ環境情報を
    発生させるアナログ環境パラメータ測定装置と、 アナログ環境情報をデジタル環境情報へ変換するアナロ
    グ−デジタルコンバータと、 デジタル環境情報に関連するデジタル補償パラメータを
    記憶させる持久型メモリとより成り、 前記補償プロセッサは、 アナログーデジタルコンバータが出力するデジタル環境
    情報に対応するデジタル補償パラメータをメモリから選
    択する手段と、 デジタル補償ワードを受け、該デジタル補償ワードの値
    に応じて未補償アナログ電圧を補償する補償回路とより
    成り、 前記補償プロセッサは選択されたデジタル補償パラメー
    タを所定の補償アルゴリズムに従って処理することによ
    りアナログ環境情報に対応するデジタル補償ワードを出
    力するように作動可能なことを特徴とする請求項１に記
    載に電圧基準。
  3. 【請求項３】 前記電圧基準発生器はアナログ温度信号
    を与える熱電圧出力を有するバンドギャップ基準発生器
    より成り、前記アナログ温度信号は絶対温度に比例する
    電圧応答を有することを特徴とする請求項２の電圧基
    準。
  4. 【請求項４】 前記アナログ環境パラメータ測定装置は
    基準電圧発生器と共在し該基準電圧発生器の温度を測定
    してアナログ温度信号を与える温度モニターより成り、
    前記アナログ−デジタルコンバータの出力はデジタル温
    度信号であることを特徴とする請求項２の電圧基準。
  5. 【請求項５】 前記アナログ−デジタルコンバータは温
    度モニターの出力と基準電圧発生器と共在する内部電圧
    基準との比率を出力するように作動可能なことを特徴と
    する請求項４の電圧基準。
  6. 【請求項６】 前記基準電圧発生器は内部熱電圧基準を
    有するバンドギャップ基準発生器より成り、前記内部熱
    電圧基準は絶対温度に比例する温度応答に対応する温度
    エラーを有することを特徴とする請求項５の電圧基準。
  7. 【請求項７】 前記所定補償アルゴリズムは補償プロセ
    ッサが用いる多項曲線当てはめアルゴリズムより成るこ
    とを特徴とする請求項２の電圧基準。
  8. 【請求項８】 前記補償回路はデジタル的にプログラム
    可能な抵抗分圧器を有する抵抗分圧器より成り、デジタ
    ル的にプログラム可能な抵抗分圧器の値は二次デジタル
    補償ワードにより選択されることを特徴とする請求項２
    の電圧基準。
  9. 【請求項９】 アナログ−デジタルコンバータを制御し
    て温度の関数としての未補償アナログ電圧の応答を複数
    の温度において測定することにより各測定温度に対して
    デジタル温度信号及びその関連のデジタルエラー電圧信
    号を発生させ、また各測定温度においてその関連のデジ
    タル温度信号及びデジタルエラー電圧信号をメモリに記
    憶させるテスト制御回路をさらに具備し、前記デジタル
    エラー電圧信号は各デジタル温度信号について補償パラ
    メータへ変換されることを特徴とする請求項２の電圧基
    準。
  10. 【請求項１０】 前記テスト制御回路は外部の測定プロ
    ンプト信号に応答してデジタル温度信号及びその関連の
    デジタルエラー電圧信号を出力させ、それらをメモリに
    記憶させるように作動することを特徴とする請求項９の
    電圧基準。
  11. 【請求項１１】 前記アナログーデジタルコンバータは
    外部の標準基準電圧、未補償アナログ電圧及びアナログ
    温度信号を受けるマルチプレクサを入力側に有し、前記
    マルチプレクサはテスト制御回路の制御下にあるテスト
    モードにおいて外部の標準基準電圧と未補償アナログ電
    圧の比率を表わすデジタル値及び標準基準電圧とアナロ
    グ温度電圧の比率を表わすデジタル値を与えるように作
    動可能であり、前記マルチプレクサはまた動作モードに
    おいて標準基準電圧とアナログ温度信号との比率を表わ
    すデジタル値をデジタル温度信号として与えるように作
    動可能であることを特徴とする請求項９の電圧基準。
  12. 【請求項１２】 モノリシック基準電圧発生器からの未
    補償アナログ電圧出力を補償して補償済みアナログ出力
    電圧を与える方法であって、 基準電圧発生器の近傍において該基準電圧発生器に関連
    する所定の環境パラメータを測定して所定の環境パラメ
    ータの測定値に対応するアナログ環境信号を発生させ、 アナログ−デジタルコンバータによりアナログ環境信号
    をデジタル環境信号へ変換し、 デジタル環境信号に関連するデジタル補償パラメータを
    持久型メモリに記憶させ、 変換ステップから得たデジタル環境信号に対応するデジ
    タル補償パラメータをメモリから取り出し、 デジタル補償パラメータを所定の補償アルゴリズムに従
    って処理することによりデジタル補償ワードを出力し、 アナログ領域の未補償アナログ電圧をデジタル補償ワー
    ドの値に対応する値に応じて補償するステップよりなる
    ことを特徴とする補償方法。
  13. 【請求項１３】 前記測定ステップは基準電圧発生器の
    測定及びアナログ環境信号としてのアナログ温度信号の
    発生より成り、前記変換ステップはアナログ温度信号の
    デジタル温度信号への変換より成ることを特徴とする請
    求項１２の方法。
  14. 【請求項１４】 前記変換ステップはアナログ温度信号
    及び基準電圧発生器と共在する内部電圧基準の値を処理
    してそれらの比率をデジタル信号として与えることを特
    徴とする請求項１３の方法。
  15. 【請求項１５】 前記基準電圧発生器はバンドギャップ
    基準発生器より成り、基準電圧発生器温度の測定ステッ
    プはバンドギャップ基準発生器が出力する内部の熱的電
    圧基準を測定して絶対温度に比例する温度応答を有する
    アナログ温度信号を与えることを特徴とする請求項１４
    の方法。
  16. 【請求項１６】 所定の環境パラメータは温度パラメー
    タより成り、所定の環境パラメータを測定する前記ステ
    ップは基準電圧発生器近傍の温度を測定し絶対温度に比
    例するアナログ温度信号を発生するステップより成り、
    デジタル環境信号はデジタル温度信号よりなることを特
    徴とする請求項１２の方法。
  17. 【請求項１７】 基準電圧発生器が出力する未補償アナ
    ログ電圧の応答を複数の温度において温度の関数として
    測定し、 各測定温度についてデジタル温度信号及びその関連のデ
    ジタルエラー電圧信号を出力し、 各測定温度においてその関連のデジタル温度信号及びデ
    ジタルエラー電圧信号をメモリに記憶させるステップを
    さらに含み、 デジタルエラー電圧信号は各デジタル温度信号について
    補償パラメータに変換されることを特徴とする請求項１
    ６の方法。
  18. 【請求項１８】 温度の関数として未補償アナログ電圧
    の応答を測定する前記ステップは外部の測定プロンプト
    信号の受信に応答して作動することにより温度信号及び
    その関連のエラー電圧信号を出力させ、それらの値がメ
    モリに記憶されるようにすることを特徴とする請求項１
    ７の方法。
  19. 【請求項１９】 温度の関数として未補償アナログ電圧
    の応答を測定する前記ステップは、アナログ−デジタル
    コンバータの変換動作時、入力を多重化して外部の標準
    基準電圧、未補償アナログ電圧、内部の基準電圧及びア
    ナログ温度信号を受信し、 前記多重化ステップはテストモードにおいて、未補償ア
    ナログ電圧だけでなく外部の基準電圧のデジタル値と外
    部の基準電圧とアナログ温度電圧の比率を表わすデジタ
    ル値をアナログーデジタルコンバータの出力に与えるよ
    うに作動し、 前記多重化ステップは動作モードにおいて内部の基準電
    圧とアナログ温度信号の比率を表わすデジタル値をデジ
    タル温度信号として与えるように作動することを特徴と
    する請求項１７の方法。
  20. 【請求項２０】 デジタル補償ワードの値に応じて未補
    償アナログ電圧を補償する前記ステップはデジタル補償
    ワードにヒステリシスを与えることによりヒステリシス
    をかけたデジタル補償ワードを出力させ、該ヒステリシ
    スをかけたデジタル補償ワードはデジタル補償ワードが
    所定数の最下位ビットだけ変化するまでその変化を禁止
    されており、未補償アナログ電圧はヒステリシスをかけ
    たデジタルワードの値に応じて補償されることを特徴と
    する請求項１２の方法。
  21. 【請求項２１】 一次デジタル補償ワードの値に対応す
    る値によってアナログ領域の未補償アナログ電圧を補償
    し、 未補償アナログ電圧補償ステップに関連する環境パラメ
    ータに応答して作動される所定の補償アルゴリズムによ
    り二次デジタル補償ワードを発生させ、 二次補償ワードが所定数の最下位ビットだけ変化するま
    で一次デジタル補償ワードの変化を禁止することによ
    り、二次デジタル補償ワードに関して一次デジタル補償
    ワードにヒステリシスをかけることを特徴とする請求項
    １２の方法。
  22. 【請求項２２】 基準電圧発生器を第１の温度にし、 基準電圧発生器の温度を第１の温度から第２の温度へ変
    化させ、 基準電圧発生器の温度変化に従って第１の温度と第２の
    温度の間の複数の温度測定点において基準電圧発生器の
    アナログ出力電圧を測定し、 複数の温度測定点の各々において基準電圧発生器のアナ
    ログ出力電圧の温度エラーを表わすデジタルエラー電圧
    信号を所定のエラー測定アルゴリズムに従って発生さ
    せ、 各温度測定点についてその温度に対応する値をもつデジ
    タル温度信号を発生させ、 各温度測定点についてデジタル温度信号と共にデジタル
    エラー電圧信号を持久型メモリに記憶させるステップよ
    りなることを特徴とする請求項１２の方法。
  23. 【請求項２３】 第１の温度と第２の温度の間のランダ
    ムな任意の温度にある基準電圧発生器の温度を第１の温
    度から第２の温度へ変化させた後測定し、 基準電圧発生器の測定温度を該温度に対応する測定デジ
    タル温度値に変換し、 所定の選択アルゴリズム及び記憶させた関連のデジタル
    温度信号に応じて測定デジタル温度信号に対応する補償
    パラメータを選択し、 所定の補償アルゴリズムに応じて測定デジタル温度信号
    及び取り出した補償パラメータを処理してデジタル補償
    ワードを発生させ、 デジタル補償ワードの値に応じて基準電圧発生器のアナ
    ログ出力電圧を補償することによりデジタル補償出力電
    圧を発生させることを特徴とする請求項２２の方法。
JP23561293A 1992-08-31 1993-08-27 モノリシック電圧基準の較正方法及び装置 Expired - Fee Related JP3167065B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/937,993 US5440305A (en) 1992-08-31 1992-08-31 Method and apparatus for calibration of a monolithic voltage reference
US937993 1997-09-26

Publications (2)

Publication Number Publication Date
JPH06276097A true JPH06276097A (ja) 1994-09-30
JP3167065B2 JP3167065B2 (ja) 2001-05-14

Family

ID=25470686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23561293A Expired - Fee Related JP3167065B2 (ja) 1992-08-31 1993-08-27 モノリシック電圧基準の較正方法及び装置

Country Status (2)

Country Link
US (1) US5440305A (ja)
JP (1) JP3167065B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098157A (ja) * 1996-09-20 1998-04-14 Nec Corp 半導体集積回路装置
JP2001517334A (ja) * 1995-11-30 2001-10-02 コネクサント・システムズ・インコーポレイテッド 定電流およびｐｔａｔ電流のためのデュアル源
JP2003116270A (ja) * 1994-10-07 2003-04-18 Elonex Ip Holdings Ltd 改良された可変電圧のｃｐｕ電圧調整装置
WO2005057775A1 (ja) * 2003-12-15 2005-06-23 Nsk Ltd. モータ駆動装置および電動パワーステアリング装置
JP2005275701A (ja) * 2004-03-24 2005-10-06 Denso Corp 定電流回路
JP2006072971A (ja) * 2004-09-03 2006-03-16 Au Optronics Corp 補償回路を有する基準電圧駆動回路とその補償方法
JP2012243054A (ja) * 2011-05-19 2012-12-10 Asahi Kasei Electronics Co Ltd バンドギャップリファレンス回路
JP2013239153A (ja) * 2012-05-14 2013-11-28 Samsung Electro-Mechanics Co Ltd 可変電源の温度補償電源電圧の出力回路及びその方法
JP2019161650A (ja) * 2018-03-09 2019-09-19 インフィニオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ アナログ−デジタル変換器のための、温度に基づいた基準利得の補正
CN115267573A (zh) * 2022-09-27 2022-11-01 大唐恩智浦半导体（徐州）有限公司 一种电池管理系统的电压测量方法和装置

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015366B1 (ko) * 1993-09-17 1996-11-09 엘지전자 주식회사 인버터 조리기의 보온온도 보상방법 및 장치
US7216064B1 (en) 1993-09-21 2007-05-08 Intel Corporation Method and apparatus for programmable thermal sensor for an integrated circuit
US5784016A (en) * 1995-05-02 1998-07-21 Texas Instruments Incorporated Self-calibration technique for pipe line A/D converters
US5808971A (en) * 1995-10-03 1998-09-15 Sgs-Thomson Microelectronics S.R.L. Timer with temperature compensation of time delays
US5629612A (en) * 1996-03-12 1997-05-13 Maxim Integrated Products, Inc. Methods and apparatus for improving temperature drift of references
US6134148A (en) * 1997-09-30 2000-10-17 Hitachi, Ltd. Semiconductor integrated circuit and data processing system
US6055489A (en) * 1997-04-15 2000-04-25 Intel Corporation Temperature measurement and compensation scheme
US6108804A (en) * 1997-09-11 2000-08-22 Micron Technology, Inc. Method and apparatus for testing adjustment of a circuit parameter
US6081820A (en) * 1998-02-20 2000-06-27 Siemens Energy & Automation Method and apparatus for filtering a signal using a window value
US6285707B1 (en) * 1998-05-15 2001-09-04 3Com Corporation Temperature compensation for communications cards
US5973487A (en) * 1998-07-08 1999-10-26 National Semiconductor Corporation Methods and apparatus for providing an autocalibrated voltage reference
US6294962B1 (en) 1998-12-09 2001-09-25 Cypress Semiconductor Corp. Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator
US6816100B1 (en) 1999-03-12 2004-11-09 The Regents Of The University Of California Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators
US6191660B1 (en) 1999-03-24 2001-02-20 Cypress Semiconductor Corp. Programmable oscillator scheme
US6753739B1 (en) 1999-03-24 2004-06-22 Cypress Semiconductor Corp. Programmable oscillator scheme
US6789037B2 (en) * 1999-03-30 2004-09-07 Intel Corporation Methods and apparatus for thermal management of an integrated circuit die
US6393374B1 (en) 1999-03-30 2002-05-21 Intel Corporation Programmable thermal management of an integrated circuit die
US6363490B1 (en) 1999-03-30 2002-03-26 Intel Corporation Method and apparatus for monitoring the temperature of a processor
US6075354A (en) * 1999-08-03 2000-06-13 National Semiconductor Corporation Precision voltage reference circuit with temperature compensation
US6424276B1 (en) * 1999-09-09 2002-07-23 Cirrus Logic, Inc. Successive approximation algorithm-based architectures and systems
US6348885B1 (en) * 1999-09-09 2002-02-19 Cirrus Logic, Inc. System and method for digitally calibrating an analog-to-digital converter
US6246353B1 (en) * 1999-09-13 2001-06-12 Analog Devices, Inc. Integrated-circuit structures and methods for correction of temperature and process-induced parameter errors
US6304201B1 (en) * 2000-01-24 2001-10-16 Analog Devices, Inc. Precision digital-to-analog converters and methods having programmable trim adjustments
US6297705B1 (en) 2000-02-23 2001-10-02 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US6407641B1 (en) 2000-02-23 2002-06-18 Cypress Semiconductor Corp. Auto-locking oscillator for data communications
US6946920B1 (en) 2000-02-23 2005-09-20 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US7093151B1 (en) 2000-09-22 2006-08-15 Cypress Semiconductor Corp. Circuit and method for providing a precise clock for data communications
US7263567B1 (en) 2000-09-25 2007-08-28 Intel Corporation Method and apparatus for lowering the die temperature of a microprocessor and maintaining the temperature below the die burn out
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
DE10319602B4 (de) * 2003-05-02 2016-06-02 Robert Bosch Gmbh Verfahren und Vorrichtung zur Bestimmung der Ausgangsspannung einer ersten Spannungsquelle mit Hilfe einer zweiten Spannungsquelle
DE102004002007B4 (de) * 2004-01-14 2012-08-02 Infineon Technologies Ag Transistoranordnung mit Temperaturkompensation und Verfahren zur Temperaturkompensation
US6924760B1 (en) * 2004-02-27 2005-08-02 Standard Microsystems Corporation Highly accurate switched capacitor DAC
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8082531B2 (en) * 2004-08-13 2011-12-20 Cypress Semiconductor Corporation Method and an apparatus to design a processing system using a graphical user interface
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US7116588B2 (en) * 2004-09-01 2006-10-03 Micron Technology, Inc. Low supply voltage temperature compensated reference voltage generator and method
WO2006030374A2 (en) * 2004-09-15 2006-03-23 Koninklijke Philips Electronics N.V. Digital temperature sensors and calibration thereof
GB0420486D0 (en) * 2004-09-15 2004-10-20 Koninkl Philips Electronics Nv Digital temperature sensors and calibration thereof
DE102004046618A1 (de) * 2004-09-25 2006-03-30 Robert Bosch Gmbh Schaltungsanordnung zum Analog/Digital-Wandeln
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US7809973B2 (en) * 2005-11-16 2010-10-05 Cypress Semiconductor Corporation Spread spectrum clock for USB
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8035455B1 (en) 2005-12-21 2011-10-11 Cypress Semiconductor Corporation Oscillator amplitude control network
US7395466B2 (en) * 2005-12-30 2008-07-01 Intel Corporation Method and apparatus to adjust voltage for storage location reliability
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US8564252B2 (en) * 2006-11-10 2013-10-22 Cypress Semiconductor Corporation Boost buffer aid for reference buffer
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8035401B2 (en) 2007-04-18 2011-10-11 Cypress Semiconductor Corporation Self-calibrating driver for charging a capacitive load to a desired voltage
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US7796067B2 (en) * 2008-04-08 2010-09-14 Standard Microsystems Corporation Curvature correction methodology
US8449173B1 (en) * 2008-04-10 2013-05-28 Google Inc. Method and system for thermal testing of computing system components
US8087823B2 (en) * 2008-08-18 2012-01-03 International Business Machines Corporation Method for monitoring thermal control
US8044677B2 (en) * 2008-12-19 2011-10-25 Stmicroelectronics S.R.L. Electrical system, voltage reference generation circuit, and calibration method of the circuit
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US7920016B2 (en) * 2009-05-29 2011-04-05 Linear Technology Corporation Monolithic voltage reference device with internal, multi-temperature drift data and related testing procedures
US7772920B1 (en) 2009-05-29 2010-08-10 Linear Technology Corporation Low thermal hysteresis bandgap voltage reference
CN101931409B (zh) * 2010-08-17 2013-08-14 惠州Tcl移动通信有限公司 一种移动终端及其adc模块的校准装置
US8645583B2 (en) * 2010-09-23 2014-02-04 Intersil Americas Inc. Zero pin serial interface
US8364870B2 (en) 2010-09-30 2013-01-29 Cypress Semiconductor Corporation USB port connected to multiple USB compliant devices
US9182295B1 (en) 2011-09-09 2015-11-10 Sitime Corporation Circuitry and techniques for resistor-based temperature sensing
US9667240B2 (en) 2011-12-02 2017-05-30 Cypress Semiconductor Corporation Systems and methods for starting up analog circuits
US8736469B2 (en) * 2011-12-16 2014-05-27 Lear Corporation Method and system for minimizing variation of converter voltage reference
US8947142B2 (en) * 2012-05-16 2015-02-03 Cypress Semiconductor Corporation Common mode trimming with variable duty cycle
US9726696B2 (en) * 2012-09-21 2017-08-08 Matthew Powell Precision reference circuit and related method
US9077374B2 (en) * 2013-05-17 2015-07-07 Linear Technology Corporation Resolution-boosted sigma delta analog-to-digital converter
KR102154191B1 (ko) * 2013-09-02 2020-09-10 삼성전자 주식회사 프로세서 내에 집적되는 온도 센서, 이의 동작 방법 및 상기 온도 센서를 포함하는 장치
US9356590B1 (en) 2014-12-16 2016-05-31 Freescale Semiconductor, Inc. Production test trimming acceleration
US10352775B2 (en) * 2015-09-25 2019-07-16 Micron Technology, Inc. Systems and methods for reducing temperature sensor reading variation due to device mismatch
US10788376B2 (en) * 2017-09-27 2020-09-29 Silicon Laboratories Inc. Apparatus for sensing temperature in electronic circuitry and associated methods
JP6962795B2 (ja) * 2017-11-22 2021-11-05 ルネサスエレクトロニクス株式会社 半導体装置および半導体システム
CN111130542A (zh) * 2018-11-01 2020-05-08 北京自动化控制设备研究所 一种模拟信号温度补偿方法
US11668612B2 (en) * 2020-06-18 2023-06-06 Sandisk Technologies Llc Apparatus, system, and method for trimming analog temperature sensors
CN113206669B (zh) * 2021-05-19 2022-10-18 武汉永力科技股份有限公司 一种基于mcu的可调dac缓输出方法及系统
US11940832B2 (en) * 2021-10-28 2024-03-26 Nxp B.V. Predicting a bandgap reference output voltage based on a model to trim a bandgap reference circuit
US11733277B2 (en) 2021-12-07 2023-08-22 Nxp B.V. Circuits and methods for voltage measurement
CN117109776B (zh) * 2023-10-24 2024-01-19 成都明夷电子科技有限公司 一种光模块单点温度校准方法
CN117666693B (zh) * 2024-01-31 2024-04-05 悦芯科技股份有限公司 一种高精度可调基准电压源
CN117723800A (zh) * 2024-02-18 2024-03-19 上海芯诣电子科技有限公司 半导体检测电路和方法、半导体检测设备和存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5616323A (en) * 1979-07-11 1981-02-17 Honeywell Inc Device for determining transfer function of analoggtoodigital converter
JPS5882130A (ja) * 1981-11-10 1983-05-17 Ishida Scales Mfg Co Ltd 電子秤に於ける温度誤差補正方法及び装置
JPS6033359A (ja) * 1983-08-03 1985-02-20 Okuno Seiyaku Kogyo Kk 銅被膜形成用組成物
JPS62114332A (ja) * 1985-11-13 1987-05-26 Fuji Electric Co Ltd アナログデイジタル変換方式
JPH02241227A (ja) * 1989-03-15 1990-09-25 Fujitsu Ltd アナログ／ディジタル変換回路
JPH03139873A (ja) * 1989-10-25 1991-06-14 Nec Corp 温度検出回路
JPH04218902A (ja) * 1990-12-19 1992-08-10 Sanyuu Kogyo Kk ディジタル可変抵抗器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3427743A1 (de) * 1984-07-27 1986-02-06 Keller AG für Druckmeßtechnik, Winterthur Verfahren zur temperaturkompensation und messschaltung hierfuer
US4943807A (en) * 1988-04-13 1990-07-24 Crystal Semiconductor Digitally calibrated delta-sigma analog-to-digital converter
US5053640A (en) * 1989-10-25 1991-10-01 Silicon General, Inc. Bandgap voltage reference circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5616323A (en) * 1979-07-11 1981-02-17 Honeywell Inc Device for determining transfer function of analoggtoodigital converter
JPS5882130A (ja) * 1981-11-10 1983-05-17 Ishida Scales Mfg Co Ltd 電子秤に於ける温度誤差補正方法及び装置
JPS6033359A (ja) * 1983-08-03 1985-02-20 Okuno Seiyaku Kogyo Kk 銅被膜形成用組成物
JPS62114332A (ja) * 1985-11-13 1987-05-26 Fuji Electric Co Ltd アナログデイジタル変換方式
JPH02241227A (ja) * 1989-03-15 1990-09-25 Fujitsu Ltd アナログ／ディジタル変換回路
JPH03139873A (ja) * 1989-10-25 1991-06-14 Nec Corp 温度検出回路
JPH04218902A (ja) * 1990-12-19 1992-08-10 Sanyuu Kogyo Kk ディジタル可変抵抗器

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003116270A (ja) * 1994-10-07 2003-04-18 Elonex Ip Holdings Ltd 改良された可変電圧のｃｐｕ電圧調整装置
JP2001517334A (ja) * 1995-11-30 2001-10-02 コネクサント・システムズ・インコーポレイテッド 定電流およびｐｔａｔ電流のためのデュアル源
JPH1098157A (ja) * 1996-09-20 1998-04-14 Nec Corp 半導体集積回路装置
JPWO2005057775A1 (ja) * 2003-12-15 2007-07-12 日本精工株式会社 モータ駆動装置および電動パワーステアリング装置
WO2005057775A1 (ja) * 2003-12-15 2005-06-23 Nsk Ltd. モータ駆動装置および電動パワーステアリング装置
US7382105B2 (en) 2003-12-15 2008-06-03 Nsk Ltd. Motor driving device and electric power steering apparatus
JP4803723B2 (ja) * 2003-12-15 2011-10-26 日本精工株式会社 モータ駆動装置および電動パワーステアリング装置
JP2005275701A (ja) * 2004-03-24 2005-10-06 Denso Corp 定電流回路
JP2006072971A (ja) * 2004-09-03 2006-03-16 Au Optronics Corp 補償回路を有する基準電圧駆動回路とその補償方法
JP2012243054A (ja) * 2011-05-19 2012-12-10 Asahi Kasei Electronics Co Ltd バンドギャップリファレンス回路
JP2013239153A (ja) * 2012-05-14 2013-11-28 Samsung Electro-Mechanics Co Ltd 可変電源の温度補償電源電圧の出力回路及びその方法
JP2019161650A (ja) * 2018-03-09 2019-09-19 インフィニオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ アナログ−デジタル変換器のための、温度に基づいた基準利得の補正
CN115267573A (zh) * 2022-09-27 2022-11-01 大唐恩智浦半导体（徐州）有限公司 一种电池管理系统的电压测量方法和装置

Also Published As

Publication number Publication date
JP3167065B2 (ja) 2001-05-14
US5440305A (en) 1995-08-08

Similar Documents

Publication Publication Date Title
JPH06276097A (ja) モノリシック電圧基準の較正方法及び装置
US5319370A (en) Analog-to-digital converter with a continuously calibrated voltage reference
US6369740B1 (en) Programmable gain preamplifier coupled to an analog to digital converter
US6590517B1 (en) Analog to digital conversion circuitry including backup conversion circuitry
US9483034B2 (en) Temperature sensor with digital trim and trimming method thereof
US4550360A (en) Circuit breaker static trip unit having automatic circuit trimming
US4596977A (en) Dual slope analog to digital converter with out-of-range reset
CA1053924A (en) Calibrating a measurement system including bridge circuit
US6414619B1 (en) Autoranging analog to digital conversion circuitry
US5995033A (en) Signal conditioning circuit including a combined ADC/DAC, sensor system, and method therefor
US5805467A (en) Weight measuring method using a plurality of sensors
US6310518B1 (en) Programmable gain preamplifier
US9748969B1 (en) Method of operation for an oversampled data converter
FR2610414A1 (fr) Appareil et procede d'etalonnage interne d'un appareil d'etalonnage electrique
KR20020003393A (ko) 온도 보상형 수정 발진기 및 온도 보상 방법
US5621406A (en) System for calibrating analog-to-digital converter
US6066976A (en) Apparatus and method for improved dynamic range
US6112162A (en) Weight measuring apparatus using a plurality of sensors
US4947130A (en) Impedance measuring apparatus
US5699063A (en) Analog signal input circuitry with an analog-to-digital converter in a semiconductor device
US4901078A (en) Variable duty cycle window detecting analog to digital converter
US20010045864A1 (en) Method and arrangement for calibrating an active filter
JP2000151409A (ja) アナログ―ディジタル変換器装置および勾配増幅器の調節装置
CN111522386A (zh) 基准电压源、芯片、电源及电子设备
US11644521B1 (en) Circuitry for compensating for gain and/or phase mismatch between voltage and current monitoring paths

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19961015

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees